KR100190082B1 - Method of forming contact in semiconductor device using collimator - Google Patents
Method of forming contact in semiconductor device using collimator Download PDFInfo
- Publication number
- KR100190082B1 KR100190082B1 KR1019960034522A KR19960034522A KR100190082B1 KR 100190082 B1 KR100190082 B1 KR 100190082B1 KR 1019960034522 A KR1019960034522 A KR 1019960034522A KR 19960034522 A KR19960034522 A KR 19960034522A KR 100190082 B1 KR100190082 B1 KR 100190082B1
- Authority
- KR
- South Korea
- Prior art keywords
- titanium
- forming
- barrier layer
- contact
- depositing
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
- H01J37/3411—Constructional aspects of the reactor
- H01J37/3447—Collimators, shutters, apertures
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
콜리메이터를 이용하여 콘택홀을 신뢰성 있게 매립할 수 있는 반도체장치의 콘택 형성방법에 대해 기재되어 있다. 이 방법은, 반도체기판 상에 형성된 층간절연막에 콘택홀을 형성하는 단계와, 콘택홀이 형성된 결과물 상에, 콜리메이터 스퍼터링(collimator sputtering) 방법을 사용하여 티타늄(Ti)을 증착하는 단계와, 티타늄이 증착된 결과물을 산소(O2) 중에 노출시키는 단계와, 티타늄막 상에 콜리메이터 스퍼터링 방법을 사용하여 티타늄 나이트라이드(TiN)를 증착하는 단계 및 티타늄 나이트라이드층 위에 배선물질을 증착하는 단계를 포함하는 것을 특징으로 한다. 따라서, 산소가 티타늄 나이트라이드 막질내에 균일하게 분포하도록하여 배선금속이 반도체기판으로 확산되는 것을 억제함으로써, 배선금속의 확산에 의한 접합 스파이킹 현상을 방지하여 신뢰성있는 콘택을 형성할 수 있다.A method for forming a contact in a semiconductor device that can reliably fill a contact hole using a collimator is described. The method comprises the steps of forming a contact hole in an interlayer insulating film formed on a semiconductor substrate, depositing titanium (Ti) using a collimator sputtering method on the resultant formed contact hole, Exposing the deposited result in oxygen (O 2 ), depositing titanium nitride (TiN) using a collimator sputtering method on the titanium film, and depositing a wiring material on the titanium nitride layer. It is characterized by. Therefore, by allowing oxygen to be uniformly distributed in the titanium nitride film and suppressing the diffusion of the wiring metal to the semiconductor substrate, it is possible to prevent the junction spiking caused by the diffusion of the wiring metal and to form a reliable contact.
Description
본 발명은 반도체장치의 제조방법에 관한 것으로, 특히 콜리메이터 스퍼터링(collimator sputtering)을 이용하여 콘택홀을 신뢰성있게 매립할 수 있는 반도체장치의 콘택 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for forming a contact in a semiconductor device that can reliably fill a contact hole using collimator sputtering.
반도체장치의 다층 배선 방법은 소자의 동작속도, 수율 및 신뢰성을 결정하는 요인이 되기 때문에 반도체 제조공정중 가장 중요한 위치를 점유하고 있다. 최근 반도체소자의 집적화기술이 발전함에 따라 초고집적회로(ULSI) 급의 소자에서는 콘택홀의 디자인 룰(design rule)이 0.4㎛이하이고, 콘택홀의 어스펙트 비(aspect ratio)는 1.4를 상회하고 있다. 따라서, 반도체소자의 높은 수율, 빠른 동작속도 및 신뢰성을 이루기 위해서는 어스펙트 비가 높고 사이즈가 작은 콘택홀을 금속이나 도전물질로 평탄하게 매립할 수 있는 기술이 요구된다.The multilayer wiring method of the semiconductor device occupies the most important position in the semiconductor manufacturing process because it is a factor for determining the operation speed, yield and reliability of the device. Recently, as the integration technology of semiconductor devices is developed, the design rule of the contact hole is 0.4 µm or less, and the aspect ratio of the contact hole is greater than 1.4 in the ultra high integrated circuit (ULSI) device. Therefore, in order to achieve high yield, fast operation speed, and reliability of the semiconductor device, a technology for flatly filling contact holes having a high aspect ratio and small size with a metal or a conductive material is required.
이러한 어스펙트 비가 높은 콘택홀을 매립하는 방법으로, 텅스텐 플러그(W - Plug) 공정이 제안되었는데, 상기 텅스텐 플러그 공정은 하부에 접착층(adhesion layer) 또는 장벽층(barrier layer)으로 스퍼터링 방법에 의해 형성되는 티타늄 나이트라이드(TiN)층 또는 티타늄(Ti)층을 필요로 한다. 그러나, 스퍼터링 방법으로 형성된 TiN층 또는 Ti층은 스텝 커버리지가 나쁘기 때문에, 어스펙트 비가 높고 사이즈가 작은 콘택홀을 텅스텐으로 완전하게 매립할 수 없고, 이에 따라 텅스텐 플러그 상에서의 금속층의 단락이 발생하거나 신뢰성이 저하되는 문제점이 발생한다.As a method of filling contact holes having a high aspect ratio, a tungsten plug process has been proposed, and the tungsten plug process is formed by a sputtering method with an adhesive layer or a barrier layer at a lower portion thereof. It requires a titanium nitride (TiN) layer or a titanium (Ti) layer. However, since the TiN layer or the Ti layer formed by the sputtering method has poor step coverage, a contact hole having a high aspect ratio and a small size cannot be completely filled with tungsten, resulting in a short circuit or reliability of the metal layer on the tungsten plug. This deterioration problem occurs.
최근에, 상기한 텅스텐 플러그 공정의 문제점을 개선하기 위하여, 장벽층으로 사용되는 TiN층 또는 Ti층을 형성할 때 콜리메이터(collimator)를 이용하는 콜리메이터 스퍼터링(collimator sputtering) 방법이 제안되었다. 상기 콜리메이터는 스퍼터된 원자, 예를 들어 TiN 또는 Ti 입자들에 방향성을 주어 성장되는 막의 균일성을 향상시키기 위해 사용된다. 즉, 콜리메이터 스퍼터링 공정은 웨이퍼와 타겟(target) 사이에 콜리메이터를 설치하여 스퍼터된 입자들중 직진성이 높은 입자만을 콘택홀 내부에 도달하게 함으로써 콘택홀 내에서의 매립물질의 스텝 커버리지(step coversge)를 개선하는 공정으로서, 장벽금속 및 배선금속의 증착 모두에 적용되고 있다.Recently, in order to improve the problem of the tungsten plug process, a collimator sputtering method using a collimator when forming a TiN layer or a Ti layer used as a barrier layer has been proposed. The collimator is used to direct the sputtered atoms, for example TiN or Ti particles, to improve the uniformity of the grown film. In other words, in the collimator sputtering process, a collimator is installed between a wafer and a target so that only spherical particles of the sputtered particles reach the inside of the contact hole, thereby reducing the step coverage of the buried material in the contact hole. As a process to improve, it is applied to both deposition of barrier metal and wiring metal.
도 1a 내지 도 1c는 콜리메이터 스퍼터링 방법을 이용한 종래의 콘택 형성방법을 설명하기 위한 단면도들이다.1A to 1C are cross-sectional views illustrating a conventional contact forming method using a collimator sputtering method.
도 1a를 참조하면, 먼저 반도체기판(10) 상에 형성된 층간절연막(12)을 부분적으로 식각하여 반도체기판의 활성영역(또는 하부 도전층)과 배선금속층과 같은 상부 도전층을 연결시키기 위한 콘택홀(14)을 형성한다.Referring to FIG. 1A, a contact hole for connecting an active region (or lower conductive layer) of a semiconductor substrate to an upper conductive layer, such as a wiring metal layer, is partially etched by partially etching the interlayer insulating layer 12 formed on the semiconductor substrate 10. (14) is formed.
도 1b를 참조하면, 콘택홀이 형성된 결과물 상에 장벽층을 형성하기 위하여 콜리메이터 스퍼터링 방법을 사용하여 티타늄(16)/ 티타늄 나이트라이드(18)를 연속적으로 증착한 후, 어닐링을 실시한다.Referring to FIG. 1B, titanium 16 / titanium nitride 18 is continuously deposited using a collimator sputtering method to form a barrier layer on the resultant contact hole, and then annealing is performed.
도 1c를 참조하면, 장벽층이 형성된 결과물 상에 도전물질, 예를 들어 알루미늄(20)과 같은 배선금속을 콜리메이터 스퍼터링 방법을 사용하여 증착함으로써 상기 콘택홀을 완전히 매몰시킨다.Referring to FIG. 1C, the contact hole is completely buried by depositing a conductive material, for example, a wiring metal such as aluminum 20 using a collimator sputtering method, on the resultant barrier layer.
상기한 콜리메이터 스퍼터링 방법을 이용한 종래의 콘택 형성방법에 따르면, 장벽금속 및 배선금속 증착시 콜리메이터를 적용함으로써 스텝 커버리지가 향상되어 콘택홀 매몰 문제는 개선된다. 그러나, 콜리메이터 스퍼터링시 장벽물질인 티타늄(Ti)/ 티타늄 나이트라이드(TiN) 자체의 특성 변화로 인해 금속 콘택의 전기적 특성이 열화되어 접합 누설 전류 레벨 (junction leakage current level)이 높아지는 문제가 발생된다.According to the conventional contact forming method using the collimator sputtering method described above, the step coverage is improved by applying the collimator during deposition of the barrier metal and the wiring metal, thereby improving the contact hole embedding problem. However, when the collimator sputtering, the electrical properties of the metal contact are deteriorated due to the change in the properties of titanium (Ti) / titanium nitride (TiN), which is a barrier material, resulting in a problem of high junction leakage current level.
도 2는 종래의 방법으로 콘택을 형성한 결과, 접합 누설 전류 레벨이 높아 소자의 페일(fail)이 발생한 콘택부위를 관측한 주사형 전자 현미경(Scanning Electron Microscopy; SEM) 사진이다. 이러한 소자의 페일은 배선물질인 알루미늄(Al)의 확산에 의한 접합 스파이킹(junction spike) 현상에 의한 것으로, 상기한 접합 스파이킹 현상은 제품의 수율 및 소자의 신뢰성을 저하시키는 주요 원인이 된다.FIG. 2 is a scanning electron microscope (SEM) photograph of a contact portion where a contact failure occurs due to a high junction leakage current level as a result of forming a contact by a conventional method. The failing of the device is caused by a junction spike phenomenon caused by diffusion of aluminum (Al), which is a wiring material, and the above-described junction spike phenomenon is a major cause of deterioration of product yield and device reliability.
본 발명이 이루고자 하는 기술적 과제는, 콜리메이터 스퍼터링을 이용한 콘택 형성시 배선금속의 확산에 의한 접합 스파이킹 현상을 방지하여 제품의 수율 및 신뢰성을 향상시킬 수 있는 반도체장치의 콘택 형성방법을 제공하는 것이다.SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a method for forming a contact for a semiconductor device capable of improving the yield and reliability of a product by preventing junction spiking due to diffusion of wiring metal when forming a contact using collimator sputtering.
도 1a 내지 도 1c는 콜리메이터 스퍼터링 방법을 이용한 종래의 반도체장치의 콘택 형성방법을 설명하기 위한 단면도들이다.1A to 1C are cross-sectional views illustrating a method for forming a contact of a conventional semiconductor device using a collimator sputtering method.
도 2는 종래의 방법으로 콘택을 형성한 결과, 접합 누설 전류 레벨이 높아 소자의 페일(fail)이 발생한 콘택부위를 주사형 전자 현미경(SEM)으로 관측한 사진이다.FIG. 2 is a photograph of a contact region where a contact failure occurs due to a high junction leakage current level as a result of contact formation using a conventional method, using a scanning electron microscope (SEM).
도 3은 장벽금속인 Ti/ TiN의 두께 변화에 따른 소자의 페일이 발생한 비율을 나타낸 그래프이다.Figure 3 is a graph showing the rate of failure of the device according to the thickness change of the barrier metal Ti / TiN.
도 4는 TiN 막질 내의 티타늄(Ti)과 질소(N)의 조성비에 따른 소자의 페일 발생 비율을 나타낸 그래프이다.4 is a graph showing a fail generation rate of a device according to a composition ratio of titanium (Ti) and nitrogen (N) in the TiN film.
도 5는 TiN 막질 내의 산소에 의한 장벽특성 개선효과를 관측한 결과를 나타낸 그래프이다.5 is a graph showing the results of observing the effect of improving the barrier properties by oxygen in the TiN film quality.
도 6은 Ti 및 TiN 증착 사이에 기판을 대기중에 노출시키는 진공 브레이크를 실시한 결과를 나타낸 그래프이다.6 is a graph showing the results of a vacuum break to expose the substrate to the atmosphere between Ti and TiN deposition.
도 7a 내지 도 7d는 본 발명을 적용한 반도체장치의 콘택 형성방법의 일 실시예를 설명하기 위한 단면도들이다.7A to 7D are cross-sectional views illustrating an example embodiment of a method for forming a contact for a semiconductor device to which the present invention is applied.
도 8a 내지 도 8c는 본 발명을 적용한 반도체장치의 콘택 형성방법의 다른 실시예를 설명하기 위한 단면도들이다.8A to 8C are cross-sectional views illustrating another example of a method for forming a contact of a semiconductor device to which the present invention is applied.
도면의 주요 부분에 대한 부호의 설명Explanation of symbols for the main parts of the drawings
30.....반도체기판 32.....층간절연막30 ..... semiconductor substrate 32 ..... interlayer dielectric
36.....티타늄(Ti)막 38,50..티타늄 나이트라이드(TiN)막36 ..... Titanium (Ti) film 38,50..Titanium nitride (TiN) film
40.....알루미늄(Al)막40 ..... Aluminum (Al) film
상기 과제를 이루기 위하여 본 발명에 의한 반도체장치의 콘택 형성방법은, 반도체기판 상에 형성된 층간절연막에 콘택홀을 형성하는 단계; 콘택홀이 형성된 결과물 상에, 콜리메이터 스퍼터링 방법을 사용하여 티타늄(Ti)을 증착하는 단계; 티타늄이 증착된 상기 결과물을 산소(O2) 중에 노출시키는 단계; 상기 티타늄막 상에 콜리메이터 스퍼터링 방법을 사용하여 티타늄 나이트라이드(TiN)를 증착하는 단계; 및 상기 티타늄 나이트라이드층 위에 배선물질을 증착하는 단계를 포함하는 것을 특징으로 한다. 여기서, 상기 티타늄 및/또는 티타늄 나이트라이드는 10Å 이상의 두께로 증착하고, 상기 티타늄이 증착된 결과물을 산소중에 노출시키는 단계는, 티타늄막이 형성된 반도체기판을 대기, 산소가스(O2), 수증기(H2O), 과산화수소(H2O2), 또는 O, O2, O3등의 산소를 함유하거나 발생시킬 수 있는 액체 또는 기체에 0.1초 이상 노출시키는 것이 바람직하다.According to an aspect of the present invention, there is provided a method of forming a contact in a semiconductor device, the method including: forming a contact hole in an interlayer insulating film formed on a semiconductor substrate; Depositing titanium (Ti) on the resultant contact hole using a collimator sputtering method; Exposing the resultant product in which titanium is deposited in oxygen (O 2 ); Depositing titanium nitride (TiN) on the titanium film using a collimator sputtering method; And depositing a wiring material on the titanium nitride layer. Here, the titanium and / or titanium nitride is deposited to a thickness of 10Å or more, and exposing the titanium-deposited product to oxygen, the atmosphere of the semiconductor substrate on which the titanium film is formed, oxygen gas (O 2 ), water vapor (H) Exposure to a liquid or gas containing or generating oxygen, such as 2 O), hydrogen peroxide (H 2 O 2 ), or O, O 2 , O 3 , is preferably at least 0.1 second.
상기 과제를 이루기 위하여 본 발명에 따른 반도체장치의 콘택 형성방법은 또한, 반도체기판 상에 형성된 층간절연막에 콘택홀을 형성하는 단계; 콘택홀이 형성된 결과물 상에, 콜리메이터 스퍼터링 방법을 사용하여 티타늄(Ti)과 티타늄 나이트라이드(TiN)를 차례로 증착하여 제1 장벽층을 형성하는 단계; 제1 장벽층이 형성된 결과물을 열처리하는 단계; 열처리된 결과물 상에, 콜리메이터 스퍼터링 방법을 사용하여 제2 장벽층을 형성하는 단계; 및 상기 제2 장벽층 위에 배선물질을 증착하는 단계를 포함하는 것을 특징으로 한다. 여기서, 상기 제2 장벽층으로 티타늄 또는 티타늄 나이트라이드를 10Å 이상의 두께로 형성할 수 있다.According to an aspect of the present invention, there is also provided a method of forming a contact in a semiconductor device, the method including: forming a contact hole in an interlayer insulating film formed on a semiconductor substrate; Depositing titanium (Ti) and titanium nitride (TiN) in order by using a collimator sputtering method on the resultant formed contact hole to form a first barrier layer; Heat treating the resultant formed first barrier layer; On the heat treated result, forming a second barrier layer using a collimator sputtering method; And depositing a wiring material on the second barrier layer. Here, the second barrier layer may be formed of titanium or titanium nitride to a thickness of 10Å or more.
상기 과제를 이루기 위하여 본 발명에 의한 반도체장치의 콘택 형성방법은 또한, 반도체기판 상에 형성된 층간절연막을 부분적으로 식각하여 기판과 상부 도전층을 연결시키는 콘택홀을 형성하는 단계; 콘택홀이 형성된 결과물 상에, 콜리메이터 스퍼터링 방법을 사용하여 티타늄(Ti)과 티타늄 나이트라이드(TiN)를 차례로 증착함으로써 제1 장벽층을 형성하는 단계; 상기 제1 장벽층 상에 제2 장벽층을 형성하는 단계; 제2 장벽층이 형성된 결과물을 열처리하는 단계; 및 상기 제2 장벽층 위에 배선물질을 증착하는 단계를 포함하는 것을 특징으로 한다. 여기서, 상기 제2 장벽층으로 티타늄 또는 티타늄 나이트라이드를 10Å 이상의 두께로 형성하는 것이 바람직하다.According to an aspect of the present invention, there is also provided a method of forming a contact in a semiconductor device, the method comprising: forming a contact hole connecting a substrate and an upper conductive layer by partially etching an interlayer insulating film formed on a semiconductor substrate; Forming a first barrier layer on the resulting contact hole by sequentially depositing titanium (Ti) and titanium nitride (TiN) using a collimator sputtering method; Forming a second barrier layer on the first barrier layer; Heat treating the resultant formed second barrier layer; And depositing a wiring material on the second barrier layer. Here, it is preferable to form titanium or titanium nitride with a thickness of 10 GPa or more as the second barrier layer.
본 발명에 따르면, 산소가 티타늄 나이트라이드 막질내에 균일하게 분포하도록하여 배선금속이 반도체기판으로 확산되는 것을 억제함으로써, 배선금속의 확산에 의한 접합 스파이킹 현상을 방지하여 신뢰성있는 콘택을 형성할 수 있다.According to the present invention, the oxygen is uniformly distributed in the titanium nitride film to suppress the diffusion of the wiring metal onto the semiconductor substrate, thereby preventing the junction spiking caused by the diffusion of the wiring metal, thereby forming a reliable contact. .
이하, 첨부된 도면을 참조하여 본 발명을 더욱 상세히 설명하기로 한다.Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings.
본 발명에서는 콜리메이터 스퍼터링을 사용하여 콘택을 형성할 때 소자의 신뢰성을 확보할 수 있는 최적의 공정조건을 제시하기 위한 것이다. 상기 콜리메이터 스퍼터링의 최적 공정조건을 확보하기 위하여 64M 디램(DRAM) 표준공정을 적용하여 디자인 룰이 0.43㎛인 콘택홀을 형성한 후, 장벽금속층으로 티타늄(Ti)/ 티타늄 나이트라이드(TiN)를 증착한다. 그리고, 질소가스(N2) 분위기에서 60분 정도 어닐링을 실시하여 장벽금속의 안정화를 이루고, 알루미늄을 증착한 후 플로우공정을 진행한다. 또한, 장벽금속 증착 및 어닐링 단계에서 장벽금속의 특성 향상을 위해 다음과 같은 조건을 부여하여 공정을 진행한다.The present invention is to propose an optimal process condition that can ensure the reliability of the device when forming a contact using the collimator sputtering. In order to secure the optimum process conditions for the collimator sputtering, a contact hole having a design rule of 0.43 µm was formed by applying a 64M DRAM standard process, and then titanium (Ti) / titanium nitride (TiN) was deposited as a barrier metal layer. do. Then, annealing is performed for about 60 minutes in a nitrogen gas (N 2 ) atmosphere to stabilize the barrier metal, deposit aluminum, and then proceed with a flow process. In addition, in order to improve the properties of the barrier metal in the deposition and annealing of the barrier metal, the following conditions are given to the process.
첫째, 배선층인 알루미늄(Al)층에서 반도체기판까지의 확산거리를 증가시키기 위해 장벽금속층의 두께를 변화시킨다.First, the thickness of the barrier metal layer is changed to increase the diffusion distance from the aluminum (Al) layer, which is the wiring layer, to the semiconductor substrate.
둘째, 티타늄 나이트라이드(TiN)의 조성변화에 의한 장벽특성 향상을 확인하기 위하여 아르곤(Ar)과 질소(N2)의 비율을 변화시킨다.Second, the ratio of argon (Ar) and nitrogen (N 2 ) is changed to confirm the improvement of barrier properties due to the composition change of titanium nitride (TiN).
셋째, 티타늄 나이트라이드(TiN) 증착 후 어닐링 조건이 장벽금속의 특성변화에 미치는 영향을 확인하고자 어닐링 조건을 변화시킨다.Third, the annealing conditions are changed to determine the effect of annealing conditions on the change of barrier metal properties after the deposition of titanium nitride (TiN).
넷째, 티타늄 나이트라이드(TiN) 내의 산소함량 증가에 의한 장벽특성의 변화를 확인하기 위하여 티타늄 나이트라이드(TiN) 증착전에 약 1분정도 대기중에 노출(이하, 진공 브레이크(vacuum break)라 칭함)시킨다.Fourth, in order to confirm the change of the barrier properties due to the increase of oxygen content in titanium nitride (TiN), it is exposed to the atmosphere for about one minute before the deposition of titanium nitride (TiN) (hereinafter referred to as vacuum break). .
이상과 같은 조건으로 공정을 진행한 결과는 다음과 같다.The results of the process under the above conditions are as follows.
① 장벽금속 Ti/ TiN의 두께① Thickness of barrier metal Ti / TiN
도 3은 장벽금속인 Ti/ TiN의 두께 변화에 따른 누설전류에 의해 소자의 페일이 발생한 비율을 나타낸 그래프로서, 알루미늄층 으로부터 반도체기판 까지의 확산거리인 TiN의 두께는 접합 스파이킹의 직접적인 원인이 없는 것으로 확인되었다.FIG. 3 is a graph showing the failure rate of the device due to leakage current according to the thickness change of the barrier metal Ti / TiN. The thickness of TiN, which is the diffusion distance from the aluminum layer to the semiconductor substrate, is a direct cause of junction spiking. It was confirmed that no.
② Ti/ TiN 어닐시 아르곤(Ar)/ 질소(N2)의 비율② Ratio of argon (Ar) / nitrogen (N 2 ) in Ti / TiN annealing
도 4는 티타늄 나이트라이드(TiN) 증착시 챔버내 가스의 비율을 변경하여 TiN 막질 내의 티타늄(Ti)과 질소(N)의 조성비에 따른 소자의 페일 발생 비율을 나타낸 그래프이다.4 is a graph showing a fail generation rate of a device according to a composition ratio of titanium (Ti) and nitrogen (N) in the TiN film by changing the ratio of gas in the chamber during the deposition of titanium nitride (TiN).
도시된 바와 같이, 질소가스(N2)의 비율이 가장 높은 아르곤(Ar) : 질소(N2)가 15 : 30일 때 가장 좋은 결과를 나타내었다. 특히, 타겟을 TiN화하여 스퍼터링함으로써 낮은 전력에서 막질을 형성시켜 산소의 함입효과를 향상시킬 수 있을 것으로 예측한 질화모드(nitride mode) 스퍼터링에서 접합 누설 포인트가 60％ 이상 발생하였다.As shown, argon (Ar): nitrogen (N 2 ) having the highest ratio of nitrogen gas (N 2 ) showed the best result when 15:30. In particular, the junction leakage point occurred more than 60% in nitride mode sputtering, which is expected to improve the oxygen incorporation effect by forming a film at low power by sputtering the target by TiN formation.
③ TiN의 어닐링 조건③ TiN annealing conditions
도 5는 TiN 막질 내의 산소에 의한 장벽특성 개선효과를 관측한 결과를 나타낸 그래프로서, 500℃ 이상의 온도에서 상당히 개선되었음을 나타내고 있다.5 is a graph showing the results of observing the effect of improving the barrier properties caused by oxygen in the TiN film quality, it shows that significantly improved at a temperature above 500 ℃.
④ 도 6은 장벽특성에 있어서 중요한 요인인 산소 스터핑(stuffing) 효과를 극대화하기 위하여 Ti 및 TiN 증착 사이에 기판을 대기중에 노출시키는 진공 브레이크를 실시한 결과를 나타낸 그래프이다.④ FIG. 6 is a graph showing the results of a vacuum break to expose the substrate to the atmosphere between Ti and TiN deposition in order to maximize the oxygen stuffing effect, which is an important factor in barrier properties.
도시된 바와 같이, 모든 공정조건에서 소자의 페일 포인트가 20％ 이하로 감소했으며, 특히 아르곤(Ar)과 질소(N2)의 비율이 13 : 130이고, 480℃의 온도에서 TiN 어닐링을 실시하고 램핑(ramping)이 없는 조건으로 진행한 결과 소자의 페일이 완전히 제거되었음을 알 수 있다.As shown, the fail point of the device was reduced to 20% or less under all the process conditions. In particular, the ratio of argon (Ar) and nitrogen (N 2 ) was 13: 130, and TiN annealing was performed at a temperature of 480 ° C. As a result of the absence of ramping, it can be seen that the device has completely failed.
이상과 같은 콘택부위에서의 접합 스파이킹이 발생하는 메카니즘은, TiN 중의 티타늄(Ti)이 알루미늄과 반응하여 알루미나 티타늄(TiAl)을 형성하는 것과, TiN의 그레인 경계면(grain boundary) 등의 결함이나 마이크로 크랙(microcrack)에 알루미늄이 확산되어 들어감으로로 인해 발생하는 것으로 분류될 수 있으나, 후자가 유력한 것으로 알려져 있다. 이 때, 마이크로 결함으로 확산되어 들어가는 알루미늄의 확산을 방해하는 것이 산소(O2)이며, 이를 산소 스터핑(stuffing) 효과라 한다. 이는 TiN의 열 구조(columnar structure) 틈새의 산소가 알루미늄과 반응하여 산화알루미늄(Al2O3) 형태의 산화물을 형성함으로써, 추가의 알루미늄의 확산을 방지하게 되는 것을 말한다.The mechanism of the above-mentioned contact spiking at the contact portion includes the formation of alumina titanium (TiAl) by the reaction of titanium in Ti with aluminum to form alumina titanium (TiAl), defects such as grain boundaries of TiN, and micro It can be classified as occurring due to diffusion of aluminum into the microcrack, but the latter is known to be potent. At this time, it is oxygen (O 2 ) that prevents the diffusion of aluminum that is diffused into the micro-defects, this is called the oxygen stuffing (stuffing) effect. This means that oxygen in the thermal structure gap of TiN reacts with aluminum to form an oxide in the form of aluminum oxide (Al 2 O 3 ), thereby preventing further diffusion of aluminum.
이상의 결과를 비추어볼 때, 접합 스파이킹의 개선에 막질내 산소가스(O2)의 함유량이 결정적인 역할을 하며, 특히 산소(O2)의 양이 실리콘이 나타나는 부위까지 균일하게 분포해야만 알루미늄(Al)과 실리콘(Si)의 반응을 완전히 억제할 수 있고, 장벽특성을 극대화할 수 있다. 또한, TiN 증착전에 진공 브레이크를 도입할 경우 후속 어닐링 진행시 산소(O2)가 확산되어 들어가서 TiN 막질 내에 균일하게 분포함으로써, 산소 스터핑효과를 극대화할 수 있다.In view of the above results, the content of oxygen gas (O 2 ) in the membrane plays a decisive role in the improvement of junction spiking, and in particular, the amount of oxygen (O 2 ) must be uniformly distributed to the site where silicon appears. ) And the reaction of silicon (Si) can be completely suppressed and the barrier properties can be maximized. In addition, when a vacuum brake is introduced before TiN deposition, oxygen (O 2 ) is diffused during subsequent annealing and distributed uniformly in the TiN film, thereby maximizing the oxygen stuffing effect.
도 7a 내지 도 7d는 본 발명을 적용한 반도체장치의 콘택 형성방법의 일 실시예를 설명하기 위한 단면도들이다.7A to 7D are cross-sectional views illustrating an example embodiment of a method for forming a contact for a semiconductor device to which the present invention is applied.
도 7a는 콘택홀 형성단계를 도시한 단면도이다.7A is a cross-sectional view illustrating a step of forming a contact hole.
상세하게는, 먼저 반도체기판(30) 상에 형성된 층간절연막(32)을 부분적으로 식각하여 반도체기판의 활성영역과 배선 금속층을 연결시키기 위한 콘택홀(34)을 형성한다.Specifically, first, the interlayer insulating film 32 formed on the semiconductor substrate 30 is partially etched to form a contact hole 34 for connecting the active region of the semiconductor substrate and the wiring metal layer.
도 7b는 티타늄 증착 및 대기노출 단계를 도시한 단면도이다.7B is a cross-sectional view illustrating the titanium deposition and atmospheric exposure steps.
상세하게는, 콘택홀이 형성된 결과물 상에 장벽층을 형성하기 위하여 먼저, 콜리메이터 스퍼터링 방법을 사용하여 티타늄(36)을 10Å 이상의 두께로 증착한 후, 상기 결과물을 대기, 산소가스(O2), 수증기(H2O), 과산화수소(H2O2) 또는 기타 O, O2, O3등의 산소를 함유하거나 발생시킬 수 있는 액체 또는 기체에 0.1초 이상 노출시킴으로써, 상기 물질에 포함된 산소(O2)가 티타늄막질(36) 내에 함입되도록 한다.Specifically, in order to form a barrier layer on the resultant formed contact hole, first, a titanium 36 is deposited to a thickness of 10 kPa or more using a collimator sputtering method, and then the resultant is atmosphere, oxygen gas (O 2 ), Oxygen contained in the material by exposure to a liquid or gas containing or generating oxygen such as water vapor (H 2 O), hydrogen peroxide (H 2 O 2 ) or other O, O 2 , O 3 O 2 ) to be embedded in the titanium film 36.
도 7c는 티타늄 나이트라이드(TiN)를 증착하는 단계를 도시한 단면도로서, 티타늄막(36) 상에 콜리메이터 스퍼터링 방법을 사용하여 10Å 이상의 두께로 티타늄 나이트라이드(38)를 증착한 후, 어닐링을 실시한다.FIG. 7C is a cross-sectional view illustrating the deposition of titanium nitride (TiN). After the titanium nitride 38 is deposited to a thickness of 10 μs or more using the collimator sputtering method on the titanium film 36, annealing is performed. do.
도 7d는 배선층(40)을 형성하는 단계를 도시한 단면도이다.7D is a cross-sectional view showing the step of forming the wiring layer 40.
상세하게는, 티타늄/ 티타늄 나이트라이드로 이루어진 장벽층이 형성된 결과물 상에 콜리메이터 스퍼터링 방법을 사용하여 배선금속, 예를 들어 알루미늄(40)을 증착한 후 어닐링을 실시하여 알루미늄이 콘택홀을 완전히 매몰시키도록 한다.Specifically, by depositing a wiring metal, for example, aluminum (40) using a collimator sputtering method on the resultant formed barrier layer made of titanium / titanium nitride, annealing is performed so that aluminum completely buried the contact hole. To do that.
이상 본 발명의 일 실시예에 의한 콘택 형성방법에 따르면, 진공 브레이크에 의해 산소가 티타늄 나이트라이드 막질내에 균일하게 분포되도록 함으로써, 산소에 의해 알루미늄이 기판으로 확산되는 것을 방지할 수 있다.According to the method for forming a contact according to the embodiment of the present invention, by allowing oxygen to be uniformly distributed in the titanium nitride film by a vacuum brake, it is possible to prevent aluminum from diffusing to the substrate.
도 8a 내지 도 8c는 본 발명의 다른 실시예에 의한 반도체장치의 콘택 형성방법을 설명하기 위한 단면도들이다. 도 7a 내지 도 7d와 동일한 물질층에 대해서는 동일한 참조번호를 인용하였다.8A to 8C are cross-sectional views illustrating a method for forming a contact in a semiconductor device according to another embodiment of the present invention. The same reference numerals are used for the same material layers as FIGS. 7A to 7D.
도 8a를 참조하면, 반도체기판(30) 상에 형성된 층간절연막(32)을 부분적으로 식각하여 반도체기판의 활성영역과 배선 금속층과 같은 상부 도전층을 연결시키기 위한 콘택홀(34)을 형성한다. 이어서, 콘택홀이 형성된 결과물 상에 콜리메이터 스퍼터링 방법을 사용하여 티타늄(36)을 10Å 이상의 두께로 증착한 후, 계속해서 티타늄 나이트라이드(38)를 10Å 이상의 두께로 증착하여 Ti/ TiN 구조의 제1 장벽층을 형성한다.Referring to FIG. 8A, the interlayer insulating layer 32 formed on the semiconductor substrate 30 is partially etched to form a contact hole 34 for connecting an active region of the semiconductor substrate to an upper conductive layer such as a wiring metal layer. Subsequently, titanium 36 is deposited to a thickness of 10 GPa or more by using a collimator sputtering method on the resultant formed contact hole, and then titanium nitride 38 is deposited to a thickness of 10 GPa or more to form a first Ti / TiN structure. Form a barrier layer.
도 8b를 참조하면, 제1 장벽층이 형성된 반도체기판에 대해 어닐링을 실시함으로써, 진공 브레이크와 동일한 효과를 얻을 수 있도록 한다. 이어서, 상기 제1 장벽층 위에 다시 콜리메이터 스퍼터링 방법을 사용하여 제2 TiN(50)을 10Å 이상의 두께로 증착하여 제2 장벽층을 형성한다.Referring to FIG. 8B, by annealing the semiconductor substrate on which the first barrier layer is formed, the same effect as that of the vacuum brake can be obtained. Subsequently, the second barrier layer is formed by depositing the second TiN 50 to a thickness of 10 GPa or more using the collimator sputtering method again on the first barrier layer.
이 때, 상기 제2 TiN 대신에 Ti를 증착하여 제2 Ti층을 형성할 수도 있다.In this case, Ti may be deposited instead of the second TiN to form a second Ti layer.
또는, 상기 제2 TiN 또는 제2 Ti 증착공정과 어닐링 공정의 순서를 바꾸어 진행하여도 동일한 효과를 얻을 수 있다.Alternatively, the same effect can be obtained even when the order of the second TiN or the second Ti deposition process and the annealing process are reversed.
도 8c를 참조하면, Ti/ TiN/ TiN 또는 Ti/ TiN/ Ti 구조의 장벽층이 형성된 결과물 상에 알루미늄과 같은 배선금속을 증착한 후 어닐링함으로써, 반도체기판의 활성영역과 접속되는 배선층(40)을 형성한다. 상기 배선층(40) 형성시 상기 장벽층 내에 함입되어 있던 산소(O2)가 상기 배선층 내의 알루미늄(Al)의 확산을 방해하여 알루미늄(Al)이 반도체기판(30)으로 확산되는 것을 방지할 수 있다.Referring to FIG. 8C, a wiring layer 40 connected to an active region of a semiconductor substrate is formed by depositing and then annealing a wiring metal such as aluminum on a resultant layer having a Ti / TiN / TiN or Ti / TiN / Ti structure. To form. When the wiring layer 40 is formed, oxygen (O 2 ) contained in the barrier layer may prevent diffusion of aluminum (Al) in the wiring layer, thereby preventing aluminum (Al) from being diffused into the semiconductor substrate 30. .
본 발명은 상기 실시예에 한정되지 않으며, 본 발명이 속하는 기술적 사상내에서 당분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함은 물론이다.The present invention is not limited to the above embodiments, and many modifications are possible by those skilled in the art within the technical idea to which the present invention pertains.
상술한 본 발명에 의한 반도체장치의 콘택 형성방법에 따르면, 장벽금속인 티타늄 나이트라이드(TiN)를 증착하기 전에 반도체기판을 산소중에 노출시킨 후 어닐링에 의해 산소가 티타늄 나이트라이드 막질내에 균일하게 분포하도록 한다. 따라서, 배선물질이 반도체기판으로 확산되는 것을 억제함으로써 배선물질의 확산에 의한 접합 스파이킹 현상을 방지하여 신뢰성있는 콘택을 형성할 수가 있다.According to the method for forming a contact of a semiconductor device according to the present invention described above, before the deposition of the titanium nitride (TiN) as a barrier metal, the semiconductor substrate is exposed to oxygen, and then the oxygen is uniformly distributed in the titanium nitride film by annealing. do. Therefore, by suppressing the diffusion of the wiring material onto the semiconductor substrate, it is possible to prevent the junction spiking caused by the diffusion of the wiring material and to form a reliable contact.
Claims (7)
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960034522A KR100190082B1 (en) | 1996-08-20 | 1996-08-20 | Method of forming contact in semiconductor device using collimator |
| JP9195760A JPH1083973A (en) | 1996-08-20 | 1997-07-22 | Contact forming method of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960034522A KR100190082B1 (en) | 1996-08-20 | 1996-08-20 | Method of forming contact in semiconductor device using collimator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980015266A KR19980015266A (en) | 1998-05-25 |
| KR100190082B1 true KR100190082B1 (en) | 1999-06-01 |
Family
ID=19470150
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960034522A KR100190082B1 (en) | 1996-08-20 | 1996-08-20 | Method of forming contact in semiconductor device using collimator |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH1083973A (en) |
| KR (1) | KR100190082B1 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100318113B1 (en) * | 1999-10-25 | 2002-01-18 | 정덕영 | Patterning method of titanium oxide thin film by combining microcontact printing method and selective chemical vapor deposition |
| KR100734257B1 (en) * | 2001-06-02 | 2007-07-02 | 삼성전자주식회사 | Metal wiring method of semiconductor device |
| KR100480913B1 (en) * | 2002-06-28 | 2005-04-07 | 주식회사 하이닉스반도체 | Method for burying contact using stacked Ti/TiN |
| KR100559579B1 (en) * | 2003-12-31 | 2006-03-15 | 동부아남반도체 주식회사 | Method for forming metal line of semiconductor device |
-
1996
- 1996-08-20 KR KR1019960034522A patent/KR100190082B1/en not_active IP Right Cessation
-
1997
- 1997-07-22 JP JP9195760A patent/JPH1083973A/en active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980015266A (en) | 1998-05-25 |
| JPH1083973A (en) | 1998-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3358328B2 (en) | Method of forming high melting point metal film | |
| EP0720212B1 (en) | Method of manufacturing semiconductor devices | |
| US6614119B1 (en) | Semiconductor device and method of fabricating the same | |
| US7393780B2 (en) | Dual layer barrier film techniques to prevent resist poisoning | |
| US6350685B1 (en) | Method for manufacturing semiconductor devices | |
| US6207489B1 (en) | Method for manufacturing capacitor of semiconductor memory device having tantalum oxide film | |
| US20040127002A1 (en) | Method of forming metal line in semiconductor device | |
| US6573181B1 (en) | Method of forming contact structures using nitrogen trifluoride preclean etch process and a titanium chemical vapor deposition step | |
| KR100190082B1 (en) | Method of forming contact in semiconductor device using collimator | |
| US6723628B2 (en) | Method for forming bonding pad structures in semiconductor devices | |
| US5943599A (en) | Method of fabricating a passivation layer for integrated circuits | |
| KR100450738B1 (en) | Method for forming aluminum metal wiring | |
| US20020048937A1 (en) | Method of forming a conductive contact | |
| KR100496716B1 (en) | Semiconductor device and its manufacturing method | |
| KR100745066B1 (en) | Method for fabricating metal plug of semiconductor device | |
| US6982226B1 (en) | Method of fabricating a contact with a post contact plug anneal | |
| US5211987A (en) | Method and apparatus for forming refractory metal films | |
| JPH11288923A (en) | Trench forming method and manufacture thereof | |
| KR20020046467A (en) | Method for fabricating metal line of semiconductor device | |
| JP2795277B2 (en) | Semiconductor device | |
| KR20030048618A (en) | Method for Forming Copper Wires in Semiconductor Device | |
| US20080067685A1 (en) | Semiconductor Device Manufacturing Method | |
| JPH08162534A (en) | Semiconductor integrated circuit device and its manufacture and manufacturing apparatus used therefor | |
| JP2800818B2 (en) | Method for manufacturing semiconductor device | |
| JPH1187508A (en) | Method of forming metal wiring of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130102 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20140103 Year of fee payment: 16 |
|
| LAPS | Lapse due to unpaid annual fee |