KR100496716B1 - Semiconductor device and its manufacturing method - Google Patents

Semiconductor device and its manufacturing method Download PDF

Info

Publication number
KR100496716B1
KR100496716B1 KR10-1998-0035073A KR19980035073A KR100496716B1 KR 100496716 B1 KR100496716 B1 KR 100496716B1 KR 19980035073 A KR19980035073 A KR 19980035073A KR 100496716 B1 KR100496716 B1 KR 100496716B1
Authority
KR
South Korea
Prior art keywords
film
aluminum
barrier layer
aluminum film
temperature
Prior art date
Application number
KR10-1998-0035073A
Other languages
Korean (ko)
Other versions
KR19990023960A (en
Inventor
미치오 아사히나
나오히로 모리야
가즈키 마츠모토
주니치 다케우치
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR19990023960A publication Critical patent/KR19990023960A/en
Application granted granted Critical
Publication of KR100496716B1 publication Critical patent/KR100496716B1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76843Barrier, adhesion or liner layers formed in openings in a dielectric
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76853Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855After-treatment introducing at least one additional element into the layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

반도체 장치의 제조 방법은 이하의 공정(a) 내지 (f)을 포함한다.The manufacturing method of a semiconductor device includes the following processes (a)-(f).

(a) 소자를 포함하는 반도체 기판(11)의 위에 형성된 층간 절연막[실리콘 산화막(20) 및 BPSG막(30)]에 콘택트 홀(32)을 형성하는 공정,(a) forming a contact hole 32 in an interlayer insulating film (silicon oxide film 20 and BPSG film 30) formed on the semiconductor substrate 11 including the element,

(b) 감압하에 있어서, 300∼550℃의 기판 온도에서 열처리함으로써, 상기 층간 절연막에 포함되는 가스화 성분을 제거하는 탈가스 공정,(b) a degassing step of removing gasification components contained in the interlayer insulating film by heat treatment at a substrate temperature of 300 to 550 ° C. under reduced pressure;

(c) 상기 층간 절연막 및 콘택트홀(32)의 표면에 배리어층(33)을 형성하는 공정,(c) forming a barrier layer 33 on the surfaces of the interlayer insulating film and the contact hole 32,

(d) 기판 온도를 100℃ 이하로 냉각하는 공정,(d) cooling the substrate temperature to 100 ° C. or less,

(e) 상기 배리어층(33)의 위에, 200℃ 이하의 온도에서, 알루미늄 또는 알루미늄을 주성분으로 하는 합금으로 되는 제 1 알루미늄막(34)을 형성하는 공정, 및(e) forming a first aluminum film 34 made of aluminum or an alloy containing aluminum as a main component at a temperature of 200 ° C. or lower on the barrier layer 33, and

(f) 상기 제 1 알루미늄막(34)의 위에, 300℃ 이상의 온도에서, 알루미늄 또는 알루미늄을 주성분으로 하는 합금으로 되는 제 2 알루미늄막(35)을 형성하는 공정.(f) A step of forming a second aluminum film (35) made of aluminum or an alloy containing aluminum as a main component at a temperature of 300 ° C or higher on the first aluminum film (34).

본 제조 방법에 의하면, 콘택트 홀내의 도전 물질로서 알루미늄 또는 알루미늄 합금을 이용하며, 보이드(void) 또는 단선 등의 발생이 없고, 스탭 커버리지가 우수한 콘택트 구조를 갖는 반도체 장치가 얻어진다.According to the present manufacturing method, a semiconductor device using aluminum or an aluminum alloy as a conductive material in a contact hole, having no contact or disconnection, and having a contact structure with excellent staff coverage is obtained.

Description

반도체 장치 및 그 제조 방법Semiconductor device and manufacturing method thereof

본 발명은, 반도체 장치 및 그 제조 방법에 관한 것으로서, 특히 미세화가 가능하고, 또한 알루미늄을 사용한 콘택트 구조를 갖는 반도체 장치 및 그 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method for manufacturing the same, and more particularly, to a semiconductor device having a contact structure using aluminum and having a contact structure using aluminum and a method for manufacturing the same.

LSI 등 반도체 장치에 있어서는, 소자의 미세화, 고밀도화 및 다층화에 따라, 아스펙트비가 큰 콘택트 홀이 필요로 되어 있다. 이와 같은 콘택트 홀로의 배선 재료의 매립은 어렵고, 근래, 중요한 기술적 과제로 되어 있다. 그리고, 배선 재료로서 유용한 알루미늄 또는 알루미늄 합금에 의해서 콘택트 홀내로 매립하는 것이 시도되고 있다.In a semiconductor device such as an LSI, a contact hole having a large aspect ratio is required as the device becomes smaller, denser, and multilayered. The embedding of the wiring material into such a contact hole is difficult and has become an important technical problem in recent years. Then, it is attempted to fill the contact holes with aluminum or aluminum alloy useful as wiring materials.

그로 인한 기술로서, 예컨대, 일본국 특개소 64-76736호 공보에 개시된 기술이 있다. 이 기술에 있어서는, 우선, 150℃ 이하의 온도에서 알루미늄 또는 알루미늄 합금을 퇴적시키고, 다음에, 알루미늄 또는 알루미늄 합금을 바이어스 스퍼터(bias sputter)에 의해 퇴적시키고, 2 스텝으로 알루미늄막을 콘택트 홀에 매립하는 제조 방법이 개시되고 있다.As a result, there exists a technique disclosed by Unexamined-Japanese-Patent No. 64-76736, for example. In this technique, first, aluminum or an aluminum alloy is deposited at a temperature of 150 ° C. or lower, then aluminum or an aluminum alloy is deposited by a bias sputter, and the aluminum film is embedded in the contact hole in two steps. A manufacturing method is disclosed.

이 기술에 의하면, 제 1 층의 알루미늄막을 비교적 균일하게 퇴적시킬 수 있고, 커버리지성(coverability)이 상당히 개선되지만, 보이드(void) 등의 발생으로 콘택트 홀내의 도전부에 있어서 단선부가 발생하는 문제에 대해선 충분히 개선되었다고 말할 수 없다.According to this technique, the aluminum film of the first layer can be deposited relatively uniformly, and the coverage is considerably improved, but the problem of disconnection in the conductive portion in the contact hole due to the generation of voids or the like occurs. I can't say it's improved enough.

본 발명의 목적은 콘택트 홀내의 도전 물질로서 알루미늄 또는 알루미늄 합금을 이용하고, 보이드 또는 단선 등의 발생이 없고, 스텝 커버리지(step coverage)가 우수한 콘택트 구조를 갖는 반도체 장치를 제공하는데 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a semiconductor device that uses aluminum or an aluminum alloy as a conductive material in a contact hole, has no contact or voids, and has a contact structure with excellent step coverage.

본 발명의 다른 목적은 상기 반도체 장치의 제조 방법을 제공하는데 있다.Another object of the present invention is to provide a method of manufacturing the semiconductor device.

본 발명의 반도체 장치의 제조 방법은, 이하의 공정(a) 내지 (f)를 포함한다.The manufacturing method of the semiconductor device of this invention includes the following processes (a)-(f).

(a) 소자를 포함하는 반도체 기판의 위에 형성된 층간 절연막에 콘택트 홀을 형성하는 공정,(a) forming a contact hole in an interlayer insulating film formed on the semiconductor substrate including the element,

(b) 감압하에 있어서 300∼550℃의 기판 온도에서 열처리함으로써, 상기 층간 절연막에 포함되는 가스화 성분을 제거하는 탈가스 공정,(b) a degassing step of removing gasification components contained in the interlayer insulating film by heat treatment at a substrate temperature of 300 to 550 캜 under reduced pressure;

(c) 상기 층간 절연막 및 상기 콘택트 홀의 표면에 배리어층을 형성하는 공정,(c) forming a barrier layer on surfaces of the interlayer insulating film and the contact hole,

(d) 기판 온도를 100℃ 이하로 냉각하는 공정,(d) cooling the substrate temperature to 100 ° C. or less,

(e) 상기 배리어층의 위에, 200℃ 이하의 온도에서, 알루미늄 또는 알루미늄을 주성분으로 하는 합금으로 되는 제 1 알루미늄막을 형성하는 공정, 및(e) forming a first aluminum film of aluminum or an alloy containing aluminum as a main component at a temperature of 200 ° C. or lower on the barrier layer, and

(f) 상기 제 1 알루미늄막의 위에, 300℃ 이상의 온도에서, 알루미늄 또는 알루미늄을 주성분으로 하는 합금으로 하는 제 2 알루미늄막을 형성하는 공정.(f) Process of forming the 2nd aluminum film which consists of aluminum or the alloy which has aluminum as a main component on the said 1st aluminum film at the temperature of 300 degreeC or more.

본 반도체 장치의 제조 방법에 있어서의 특징의 하나는, 공정(b)에서 특정 조건하에서 상기 층간 절연막에 포함되는 가스화 성분은 제거하는 공정(탈가스 공정)을 포함하는데 있다. 이 탈가스 공정에 의해, 이후의 공정, 예컨대, 300℃ 이상의 고온 조건하에서 행해지는 제 2 알루미늄막의 형성 공정 등에 있어서, 층간 절연막에 포함되는 물, 질소, 수소 또는 산소 등의 가스 발생을 억제할 수 있다.One of the characteristics of the manufacturing method of this semiconductor device is the process (b) including the process (degassing process) which removes the gasification component contained in the said interlayer insulation film under specific conditions. By this degassing process, the gas generation, such as water, nitrogen, hydrogen, or oxygen contained in an interlayer insulation film, can be suppressed in a subsequent step, for example, a step of forming a second aluminum film performed under a high temperature condition of 300 ° C. or higher. have.

본원 발명자에 의하면, 이와 같은 층간 절연막에서 발생하는 가스는, 배어리 층에 흡수되며, 또는 콘택트 홀내의 알루미늄막에는 흡수되지 않는다는 것이 확인되고 있다. 따라서, 공정(b)에 의해 층간 절연막에 포함되는 가스화 성분을 제거함으로써, 이와 같은 가스 배리어층과 제 1 알루미늄막과의 사이에 존재하는 것에 의한, 배리어층의 습윤성(wettability)의 저하 또는 보이드의 발생을 확실하게 억제할 수 있다. 그 결과, 콘택트 홀내에 커버리지가 양호하고 저저항인 알루미늄막으로 되는 콘택트부를 형성할 수 있다.According to the inventors of the present invention, it is confirmed that the gas generated in such an interlayer insulating film is absorbed into the burry layer or not by the aluminum film in the contact hole. Therefore, by removing the gasification component contained in the interlayer insulating film in the step (b), the wettability of the barrier layer due to the presence of such a gas barrier layer and the first aluminum film is reduced. It can reliably suppress occurrence. As a result, a contact portion made of an aluminum film having good coverage and low resistance can be formed in the contact hole.

여기서, 「가스화 성분」이란, 예컨대, 감압하에 있어서, 기판 온도가 300℃ 이상인 때, 퇴적층, 즉 층간 절연막 또는 배리어층에서 발생하는 물, 수소, 산소 또는 질소 등의 가스 성분을 말한다. 또한, 「감압하」는, 바람직하기는 2.6 Pa 이하, 더욱 바람직하기는 1.3 Pa 이하의 기압을 말한다.Here, a "gasification component" means the gas component, such as water, hydrogen, oxygen, or nitrogen which generate | occur | produces in a deposited layer, ie, an interlayer insulation film or a barrier layer, when a substrate temperature is 300 degreeC or more under reduced pressure, for example. "Under reduced pressure" preferably refers to an air pressure of 2.6 Pa or less, more preferably 1.3 Pa or less.

또한, 본 발명에 있어서는, 상기 공정(d)에 있어서, 기판 온도를 100℃ 이하, 바람직하게는 상온∼50℃로 냉각한다. 이 공정(d)에서 기판 온도를 냉각함으로써, 제 1 알루미늄막을 성막하기 전에 기판 온도를 충분히 내릴 수 있다. 상기 공정(b)의 탈가스 공정에서 기판 온도를 300℃ 이상의 고온으로 하기 위해서, 이 공정(d)에서 기판 온도를 확실하게 저하시킴으로써, 이후의 공정(e)에서의 온도 조절을 확실하게 행할 수 있다. 또한, 이 공정(d)을 통함으로써, 제 1 알루미늄막을 성막하는 경우에, 층간 절연막 및 배리어층, 또한 웨이퍼 전면에서 방출되는 가스량을 극히 적게 할 수 있다. 그 결과, 배리어층과 제 1 알루미늄막과의 계면에 흡착하는, 커버리지성이나 밀착성에 유해한 가스의 영향을 방지할 수 있다.Moreover, in this invention, in the said process (d), substrate temperature is cooled to 100 degrees C or less, Preferably it is normal temperature-50 degreeC. By cooling the substrate temperature in this step (d), the substrate temperature can be sufficiently lowered before forming the first aluminum film. In order to make a board | substrate temperature high temperature 300 degreeC or more in the degassing process of the said process (b), temperature control in a subsequent process (e) can be reliably performed by reliably lowering a substrate temperature in this process (d). have. In addition, through this step (d), when the first aluminum film is formed, the amount of gas emitted from the interlayer insulating film, the barrier layer and the entire surface of the wafer can be made extremely small. As a result, it is possible to prevent the influence of gases harmful to coverage and adhesion, adsorbed at the interface between the barrier layer and the first aluminum film.

상기 공정(e)에 있어서, 상기 배리어층 위에, 200℃ 이하, 바람직하게는 30∼100℃의 온도에서, 제 1 알루미늄막을 형성함으로써, 상기 층간 절연막 및 배리어층에 포함되는 가스화 성분을 가스화시키는 것은 억제할 수 있고, 배리어층으로부터 외부에 발생하는 가스에 의한 배리어층의 습윤성의 저하를 방지할 수 있다. 그 결과, 제 1 알루미늄막을 배리어층에 대하여 양호하게 밀착시킬 수 있고, 스텝 커버리지의 양호한 성막이 가능하다.In the step (e), gasifying a gasification component included in the interlayer insulating film and the barrier layer by forming a first aluminum film on the barrier layer at a temperature of 200 ° C. or lower, preferably 30 to 100 ° C. It can suppress and the fall of the wettability of a barrier layer by the gas which generate | occur | produces externally from a barrier layer can be prevented. As a result, the first aluminum film can be brought into close contact with the barrier layer satisfactorily, and favorable film formation of step coverage is possible.

여기서, 제 1 알루미늄막이 있음으로써, 기판의 온도가 상승하여도, 제 1 알루미늄막으로부터 하층의 층간 절연막 및 배리어층으로부터의 가스 발생을 억제할 수 있기 때문에, 제 2 알루미늄막의 성막 공정(f)에 있어서, 비교적 높은 온도, 즉 알루미늄 또는 알루미늄 합금이 유동 확산할 수 있을 정도의 높은 온도, 구체적으로는 300℃ 이상, 바람직하게는 350∼450℃에서 제 2 알루미늄막을 형성할 수 있다.Here, since there exists a 1st aluminum film, even if the temperature of a board | substrate rises, since gas generation from an interlayer insulation film and a barrier layer of a lower layer can be suppressed from a 1st aluminum film, in the film-forming process (f) of a 2nd aluminum film, Thus, the second aluminum film can be formed at a relatively high temperature, that is, at a high temperature such that aluminum or an aluminum alloy can flow-diffuse, specifically, at 300 ° C or higher, preferably 350 to 450 ° C.

이와 같이, 공정(e)에 있어서 비교적 낮은 온도에서 제 1 알루미늄막을 형성하는 공정, 및 공정(f)에 있어서 비교적 높은 온도에서 제 2 알루미늄막을 형성함으로써, 보이드의 발생이 없고 양호한 스텝 커버리지의 콘택트 홀내의 매립이 가능하게 된다. 또한, 본 발명의 제조 방법은 0.2㎛의 콘택트 홀에 적용할 수 있다는 것이 확인되고 있다.Thus, by forming the first aluminum film at a relatively low temperature in step (e) and forming the second aluminum film at a relatively high temperature in step (f), there is no void generation and a contact hole with good step coverage. It is possible to bury the inside. In addition, it has been confirmed that the manufacturing method of the present invention can be applied to a contact hole of 0.2 mu m.

또한, 상기 배리어층의 표면에는, 웨팅 층(wetting layer)을 형성하지 않는 것이 바람직하다. 웨팅층은, 예컨대, 콘택트 홀의 직경이 0.5㎛ 이하이고, 아스펙트비가 1-4의 미세한 콘택트 홀로 도전 물질을 매립하는 경우에, 배리어층의 표면에 상기 도전 물질에 대한 습윤성을 높이기 위해서 형성되는 것이며, 통상, 티타늄 등의 고융점 금속의 막에 의해서 형성된다. 그러나, 본원 발명자에 의하면, 티타늄 등의 금속막은, 비교적, 물 또는 수소를 포함하기 쉽다는 것이 확인되고 있다. 따라서, 배리어층의 표면에 웨팅층을 형성하지 않음으로써, 가스화 성분의 양을 웨팅층을 갖는 경우에 비해 저감시키고, 보이드의 발생 원인이 되는 가스의 발생을 보다 억제할 수 있다.In addition, it is preferable not to form a wetting layer on the surface of the barrier layer. The wetting layer is formed in order to increase the wettability of the conductive material on the surface of the barrier layer when, for example, the diameter of the contact hole is 0.5 µm or less and the aspect ratio is buried in the fine contact hole of 1-4. It is usually formed by a film of high melting point metal such as titanium. However, according to the inventors of the present application, it has been confirmed that metal films such as titanium tend to contain water or hydrogen relatively. Therefore, by not forming a wetting layer on the surface of a barrier layer, the quantity of gasification component can be reduced compared with the case where it has a wetting layer, and generation | occurrence | production of the gas which becomes a cause of a void can be suppressed more.

상기 공정(e) 및 (f)에 있어서의 알루미늄막의 성막은, 스퍼터법이 바람직하고, 또한, 제 1 알루미늄막 및 제 2 알루미늄막은 동일 챔버내에서 연속적으로 행하는 것이 바람직하다. 이와 같이 알루미늄막의 성막을 동일 챔버내에서 연속적으로 행함으로써, 기판 온도의 컨트롤이 용이한 동시에, 분위기에 제어 등도 정확하게 할 수 있으며, 제 1 알루미늄막의 표면에 산화막이 형성되는 등의 불편을 회피할 수 있다.The sputtering method is preferable for film formation of the aluminum film in the said process (e) and (f), and it is preferable to perform a 1st aluminum film and a 2nd aluminum film continuously in the same chamber. By continuously forming the aluminum film in the same chamber as described above, the substrate temperature can be easily controlled, the atmosphere can be accurately controlled, and the inconvenience of forming an oxide film on the surface of the first aluminum film can be avoided. have.

또한, 상기 고정(d), (e) 및 (f)은, 감압 상태로 유지되고 있는 복수의 챔버를 갖는 동일 장치내에서 연속적으로 행하는 것이 바람직하다. 이에 의해, 기판의 이동, 설치의 공정의 감소가 도모해지며, 그 결과, 공정의 간편화 및 기판의 오염을 방지할 수 있다.In addition, it is preferable to perform the said fixing | fixed (d), (e), and (f) continuously in the same apparatus which has several chamber hold | maintained in reduced pressure state. This reduces the process of moving and installing the substrate, and as a result, the process can be simplified and the substrate can be prevented from being contaminated.

또한, 상기 공정(c)의 배리어층의 형성 공정 이후에, 상기 배리어층 중에 산소를 도입시켜, 배리어층 중에 해당 배리어층을 구성하는 금속의 옥사이드(oxide)를 부분적으로 형성함으로써, 배리어성을 향상시킬 것이 바람직하다. 상기 배리어층에 산소를 도입시키는 방법으로는, 기판을 산소 플라즈마 중에 노출하거나, 또는 산소 분위기 중에서 열처리하는 방법을 채용할 수 있다.In addition, after the step of forming the barrier layer in the step (c), oxygen is introduced into the barrier layer to partially form an oxide of a metal constituting the barrier layer in the barrier layer, thereby improving barrier properties. It is desirable to. As a method of introducing oxygen into the barrier layer, a method of exposing a substrate in an oxygen plasma or performing a heat treatment in an oxygen atmosphere can be adopted.

이상과 같은 제조 방법에 의해서 형성된 반도체 장치는,The semiconductor device formed by the above manufacturing method,

소자를 포함하는 반도체 기판,A semiconductor substrate comprising an element,

상기 반도체 기판상에 형성되고, 열처리에 의해 가스화 성분이 제거된 층간 절연막,An interlayer insulating film formed on the semiconductor substrate, wherein a gasification component is removed by heat treatment;

상기 층간 절연막에 형성된 콘택트 홀,A contact hole formed in the interlayer insulating film,

상기 층간 절연막 및 상기 콘택트 홀의 표면에 형성된 배리어층, 및A barrier layer formed on a surface of the interlayer insulating film and the contact hole, and

상기 배리어층의 위에 형성된, 알루미늄 또는 알루미늄을 주성분으로 하는 합금으로 이루는 알루미늄막을 포함한다.An aluminum film made of aluminum or an alloy containing aluminum as a main component is formed on the barrier layer.

본 반도체 장치에 있어서는, 열처리에 의해 가스화 성분이 제거된 층간 절연막을 갖는 것을 특징으로 하고, 상술한 것과 같이, 양호한 스탭 커버리지의 알루미늄막으로 되는 콘택트부를 갖는다.The semiconductor device includes an interlayer insulating film from which a gasification component has been removed by heat treatment, and as described above, the contact portion is formed of an aluminum film having good staff coverage.

또한, 본 발명의 콘택트 구조는, MOS 소자의 소스 영역이나 드레인 영역을 구성하는 불순물 확산층의 표면에 형성된 실리사이드층에 양호하게 적용되지만, 이것에 한정되지 않고, 다른 영역 또는 실리사이드층을 갖지 않은 불순물 확산층에 있어서의 콘택트에도 적용할 수 있다.The contact structure of the present invention is suitably applied to the silicide layer formed on the surface of the impurity diffusion layer constituting the source region or the drain region of the MOS device, but is not limited thereto, and the impurity diffusion layer does not have other regions or silicide layers. The present invention can also be applied to a contact.

또한, 본 발명에 있어서의 콘택트 홀은, 이방성의 드라이 에칭에 의해 형성된 것 외에도, 등방성의 웨트 에칭과 이방성의 드라이 에칭을 조합해서 콘택트 홀의 상단부를 적당하게 테이퍼 형태로 형성시키는 것이어도 좋다. 예컨대, 이러한 형태의 콘택트 홀로 되어 있고, 하부의 이방성의 드라이 에칭에 의해 형성된 부분의 구경이 0.5∼0.8㎛이며, 아스패트비가 0.5∼3인 경우에는, 제 2 알루미늄막을 300∼350℃에서 성막할 수 있기 때문에, 고온의 방법이 아닌 일반적인 스퍼터 장치를 사용할 수 있기 때문에, 실용상 매우 유용하다.The contact hole in the present invention may be formed by appropriately tapering the upper end of the contact hole by combining isotropic wet etching and anisotropic dry etching in addition to being formed by anisotropic dry etching. For example, when the contact hole of this type is formed, and the diameter of the portion formed by the lower anisotropic dry etching is 0.5 to 0.8 mu m and the aspart ratio is 0.5 to 3, the second aluminum film is formed at 300 to 350 deg. Since it is possible to use a general sputtering device instead of the high temperature method, it is very useful practically.

본 발명의 양호한 실시예의 설명Description of the Preferred Embodiments of the Invention

도 1a 내지 도 1c는 본 발명에 관한 반도체 장치의 제조 방법 및 반도체 장치의 한 실시의 형태를 설명하기 위한 개략 단면도이다.1A to 1C are schematic cross-sectional views for describing a method for manufacturing a semiconductor device and an embodiment of a semiconductor device according to the present invention.

이하에, 반도체 장치의 제조 방법의 한 예를 도시한다.An example of the manufacturing method of a semiconductor device is shown below.

(소자의 형성)(Formation of elements)

우선, 일반적으로 이용되는 방법에 의해서, 실리콘 기판(11)에 MOS 소자가 형성된다. 구체적으로는, 예컨대 실리콘 기판(11)상에 선택 산화에 의해 필드 절연막(12)이 형성되며, 액티브 영역에 게이트 산화막(13)이 형성된다. 채널 주입에 의해, 임계 전압을 조정한 후에, 모노실란(SiH4)을 열분해해서 성장시킨 폴리실리콘막 위에 텅스텐 실리사이드가 스퍼터링되고, 또한 실리콘 산화막(18)을 적층하고 소정 패턴으로 에칭함으로써, 게이트 전극(14)이 형성된다. 이때, 필요에 따라, 필드 절연막(12)상에 폴리실리콘막 및 텅스텐 실리사이드막으로 되는 배선층(37)이 형성된다.First, a MOS element is formed in the silicon substrate 11 by a method generally used. Specifically, for example, the field insulating film 12 is formed on the silicon substrate 11 by selective oxidation, and the gate oxide film 13 is formed in the active region. After adjusting the threshold voltage by channel injection, tungsten silicide is sputtered on the polysilicon film grown by pyrolysing monosilane (SiH 4 ), and the silicon oxide film 18 is laminated and etched in a predetermined pattern to form a gate electrode. (14) is formed. At this time, if necessary, a wiring layer 37 made of a polysilicon film and a tungsten silicide film is formed on the field insulating film 12.

다음에, 인을 이온 주입하는 것에 의해 소스 영역 또는 드레인 영역의 저농도 불순물층(15)이 형성된다. 이어서, 게이트 전극(14)의 사이드에 실리콘 산화막으로 되는 측벽 스페이서(13)가 형성된 후, 비소를 이온 주입하고, 할로겐 램프를 사용한 어니일 처리에 의해 불순물의 활성화를 행함으로써, 소스 영역 또는 드레인 영역의 고농도 불순물층(16)이 형성된다.Next, a low concentration impurity layer 15 in the source region or the drain region is formed by ion implantation of phosphorus. Subsequently, after the sidewall spacers 13, which are silicon oxide films, are formed on the side of the gate electrode 14, arsenic is ion-implanted and impurities are activated by annealing using a halogen lamp to thereby source or drain regions. High concentration impurity layer 16 is formed.

다음에, 100nm 이하의 실리콘 산화막을 기상 성장시키고, 불화수소(HF)와 NH4F의 혼합 수용액으로 선택적으로 에칭함으로써, 소정의 실리콘 기판 영역을 노출시킨다. 계속해서, 예컨대, 티타늄을 30∼100nm 정도의 막 두께로 스퍼터링하고, 산소를 50ppm 이하로 제어한 질소 분위기내에서 650∼750℃의 온도에서 수 초 ∼ 60초 정도의 순간 어니일을 행함으로써, 개구한 실리콘 기판 표면에 티타늄의 모노실리사이드층이 형성되고, 실리콘 산화막(18)상에는 티타늄이 풍부한 티타늄 질화물(TiN)(titanium-rich titamium nitride)층이 형성된다. 이어서, 수산화 암모늄(NH4OH)와 과산화수소(H2O2)의 혼합 수용액에 담그면, 상기 TiN층은 에칭되어 실리콘 기판 표면에만 타타늄의 모노실리사이드층이 남는다. 또한, 750∼850℃의 램프 어니일을 행하고, 상기 모노실리사이드층은 디실사이드(disilicide)화시켜, 고농도 불순물층(16)의 표면에 자기 정합적으로 티타늄 실리사이드층(19)이 형성된다.Next, a silicon oxide film of 100 nm or less is vapor-grown and selectively etched with a mixed aqueous solution of hydrogen fluoride (HF) and NH 4 F to expose a predetermined silicon substrate region. Subsequently, for example, by sputtering titanium at a film thickness of about 30 to 100 nm, and performing annealing for several seconds to about 60 seconds at a temperature of 650 to 750 ° C. in a nitrogen atmosphere in which oxygen is controlled to 50 ppm or less, A monosilicide layer of titanium is formed on the open silicon substrate surface, and a titanium-rich titanium nitride (TiN) layer rich in titanium is formed on the silicon oxide film 18. Subsequently, when immersed in a mixed aqueous solution of ammonium hydroxide (NH 4 OH) and hydrogen peroxide (H 2 O 2 ), the TiN layer is etched to leave a monosilicide layer of titanium only on the silicon substrate surface. Further, lamp annealing at 750 to 850 ° C is performed, and the monosilicide layer is disilicided to form a titanium silicide layer 19 on the surface of the high concentration impurity layer 16 in a self-aligned manner.

또한, 게이트 전극(14)을 폴리실리콘만으로 형성하여 선택 에칭으로 노출시킨 경우에는, 게이트 전극과 소스, 드레인 영역의 양자가 측벽 스페이서로 분리된 티타늄 살리사이드 구조(titanium salicide structure)로 된다.In addition, when the gate electrode 14 is formed only of polysilicon and exposed by selective etching, the gate electrode 14 has a titanium salicide structure in which both the gate electrode, the source, and the drain region are separated by sidewall spacers.

살리사이드 구조는 티타늄 실리사이드 대신에, 텅스텐 실리사이드, 몰리브텐실리사이드로 구성되어도 좋다.The salicide structure may be composed of tungsten silicide and molybten silicide instead of titanium silicide.

(층간 절연막의 형성)(Formation of Interlayer Insulating Film)

다음에, 충간 절연막의 일부로서, 우선, 테트라에소시실란(teraethoxysilane)(TEOS)과 산소를 플라즈마 반응시킴으로써, 막 두께 100∼200 nm의 실리콘 산화막(20)이 형성된다. 이 실리콘 산화막(20)은 티타늄 실리사이드층(19)의 산화 또는 카스핑(cusping)도 없고, 모노실란(SiH4)으로부터 성장시킨 막보다 절연성도 높고 불화수소의 수용액에 대한 엣칭 속도도 느리며, 세밀한 막으로 된다.Next, as part of the interlayer insulating film, first, a silicon oxide film 20 having a thickness of 100 to 200 nm is formed by plasma-reacting teraethoxysilane (TEOS) with oxygen. The silicon oxide film 20 has no oxidation or casing of the titanium silicide layer 19, has a higher insulating property than the film grown from monosilane (SiH 4 ), and has a slower etch rate for an aqueous solution of hydrogen fluoride. It becomes a film.

여기에서는, 티타늄 실리사이드층(19)상에 직접 실리콘 산화막(20)을 형성시키는데, 이때의 성막 온도가 높으면 성막 초기에 산화성 가스와 티타늄 실리사이드가 간단하게 반응하여 크랙(crack) 또는 박리(peel)가 발생하기 쉽기 때문에, 처리온도는, 바람직하게는 600℃ 이하, 보다 바람직하게는 250∼400℃로 행하는 것이 바람직하다. 그리고, 실리콘 산화막이 티타늄 실리사이드층(19)상에 100nm 정도의 막 두께로 상술한 비교적 저온으로 형성된 후에는, 수증기 이외의 산화 분위기에서 실행되는 어니일 또는 기상 산화 처리로 되면, 온도를 900℃ 정도까지 올려도 문제가 되지 않는다.Here, the silicon oxide film 20 is directly formed on the titanium silicide layer 19. If the film formation temperature is high, the oxidizing gas and titanium silicide react easily at the beginning of film formation, so that cracks or peels are formed. Since it is easy to generate | occur | produce, it is preferable to perform process temperature at 600 degrees C or less, More preferably, it is 250-400 degreeC. After the silicon oxide film is formed on the titanium silicide layer 19 at a relatively low temperature as described above at a film thickness of about 100 nm, when the annealing or gas phase oxidation process is performed in an oxidizing atmosphere other than water vapor, the temperature is about 900 ° C. It doesn't matter if you raise it up.

다음에, 층간 절연막의 일부로서, 상기 실리콘 산화막(20)상에, SiH4 또는 TEOS 등의 실란 화합물과, 산소 또는 오존 등과, 인 및 붕소를 포함하는 가스를 기상 반응시킴으로써, 막 두께가 수백 nm∼1㎛ 정도의 BPSG 막(30)이 형성된다. 그후, 질소 분위기에서 800∼900℃의 어니일을 행하고, 고온 플로우(flow)에 의한 평탄화를 행한다. 또한, BPSG막(30)의 고온 플로우를 행하는 대신에, 화학적 기계적 연마(CMP) 또는 일반적으로 이용되는 SOG막을 이용하여 평탄화를 행할 수도 있다.Next, as a part of the interlayer insulating film, a silane compound such as SiH 4 or TEOS and a gas containing phosphorus and boron, such as oxygen or ozone, on the silicon oxide film 20 are subjected to vapor phase reaction, whereby the film thickness is several hundred nm. The BPSG film 30 of about -1 micrometer is formed. Thereafter, annealing at 800 to 900 ° C. is carried out in a nitrogen atmosphere, and planarization by high temperature flow is performed. Instead of performing the high temperature flow of the BPSG film 30, planarization may be performed using chemical mechanical polishing (CMP) or a commonly used SOG film.

(콘택트 홀의 형성)(Formation of contact hole)

이어서, CHT3와 CF4를 주 가스를 이용하는 반응성 이온 에처(reactive ion etcher)에 의해 층간 절연막을 구성하는 BPSG 막(30) 및 실리콘 산화막(20)을 선택적으로 이방성 에칭함으로써, 구경이 0.2∼0.5㎛의 콘택트 홀(32)이 형성된다.Subsequently, by anisotropically etching the BPSG film 30 and the silicon oxide film 20 constituting the interlayer insulating film by reactive ion etcher using CHT 3 and CF 4 as the main gas, the diameter is 0.2 to 0.5. A contact hole 32 of 탆 is formed.

(탈 가스 처리)(Degassing)

다음에, 본 발명이 특징으로 하는 탈 가스 공정을 포함하는 열처리에 대해서 설명한다.Next, the heat treatment including the degassing process characterized by the present invention will be described.

우선, 램프 챔버에서, 1×10-4 Pa 이하의 베이스 압력, 150∼250℃의 온도에서 30∼60초간의 램프 가열(열처리 A)를 실시한다. 이어서, 다른 챔버에서 0.1∼1.0 Pa의 압력으로 아르곤 가스를 도입하고, 300∼550℃의 온도에서, 30∼120초간의 열처리(탈 가스 공정; 열처리 B)를 행함으로써, 탈 가스 처리를 행한다.First, in the lamp chamber, lamp heating (heat treatment A) for 30 to 60 seconds is performed at a base pressure of 1 × 10 −4 Pa or less and a temperature of 150 to 250 ° C. Next, argon gas is introduced in another chamber at a pressure of 0.1 to 1.0 Pa, and degassing is performed by performing heat treatment (degassing step; heat treatment B) for 30 to 120 seconds at a temperature of 300 to 550 ° C.

본 공정에 있어서, 우선, 열처리 A에 있어서, 주로, 웨이퍼의 뒷면 및 측면을 포함하는 웨이퍼 전체를 가열 처리함으로써, 웨이퍼에 부착하고 있는 수분 등을 제거할 수 있다.In the present step, first, in the heat treatment A, mainly the entire wafer including the back and side surfaces of the wafer can be heat treated to remove moisture or the like adhering to the wafer.

또한, 열처리 B에 있어서, 주로, 층간 절연막은 구성하는 BPSG 막(30) 중의 가스화 성분(산소, 수소, 물, 질소)을 제거할 수 있다. 그 결과, 다음 공정인 배리어층 및 알루미늄막의 형성시에, BPSG 막으로부터 가스화 성분의 발생을 방지할 수 있다.In the heat treatment B, mainly, the interlayer insulating film can remove gasification components (oxygen, hydrogen, water, nitrogen) in the BPSG film 30 constituting it. As a result, generation of gasification components from the BPSG film can be prevented at the time of forming the barrier layer and the aluminum film which are the next steps.

본 실시의 형태에 있어서, 배리어층(33)은, 배리어 기능을 갖는 배리어막과, 도전만으로 되는 다층막에 의해 구성된다. 도전막은, 고저항의 배리어막과 실리콘기판에 형성된 불순물 확산층, 즉 소스 영역 또는 드레인 영역과의 도전성을 높이기 위해, 배리어막과 불순물 확산층 사이에 형성된다. 배리어 막으로서는, 일반적인 물질, 예컨대, 티타늄, 코발트 등의 질화물(nitride)을 바람직하게 사용할 수 있다. 또한, 도전막으로서는, 티타늄, 코발트 등의 고융점 금속을 이용할 수 있다. 이러한 티타늄 및 코발트는 기판을 구성하는 실리콘과 반응하여 실리사이드로 된다.In this embodiment, the barrier layer 33 is comprised by the barrier film which has a barrier function, and the multilayer film which consists only of electroconductivity. The conductive film is formed between the barrier film and the impurity diffusion layer in order to increase the conductivity between the high resistance barrier film and the impurity diffusion layer formed on the silicon substrate, that is, the source region or the drain region. As the barrier film, a general material such as nitride such as titanium or cobalt can be preferably used. As the conductive film, a high melting point metal such as titanium or cobalt can be used. These titanium and cobalt react with the silicon constituting the substrate to be silicide.

배리어층, 예컨대, TiN 막/TiN 막을 수십 원자%의 가스화 성분(산소, 수소, 물, 질소)를 고용하는 것으로부터, 이것들의 막을 형성하기 이전에, 층간 절연막의 BPSG 막(30) 중의 가스화 성분을 제거하는 것이, 콘택트 홀내에서의 알루미늄막의 성막을 양호하게 행하기 때문에, 매우 유효하다. 배리어층의 하위의 BPSG 막 중의 가스화 성분을 충분히 제거해 두지 않으면, 배리어층의 형성시의 온도(통상, 300℃ 이상)에서, BPSG 막 중의 가스화 성분이 방출되며, 이 가스가 배리어층에 취입된다. 또한, 이 가스가 알루미늄막의 성막시에 배리어층으로부터 이탈해서 배리어층과 알루미늄막과의 계면에 나오기 때문에, 알루미늄막의 밀착성 또는 유동성에 악영향을 준다.The gasification component in the BPSG film 30 of the interlayer insulation film is formed by employing tens of atomic percent of gasification components (oxygen, hydrogen, water, nitrogen) in the barrier layer, such as a TiN film / TiN film, before forming these films. Is very effective because it can satisfactorily form the aluminum film in the contact hole. If the gasification component in the BPSG film below the barrier layer is not sufficiently removed, the gasification component in the BPSG film is released at a temperature (normally 300 ° C or more) at the time of barrier layer formation, and this gas is blown into the barrier layer. In addition, since this gas leaves the barrier layer at the time of film formation of the aluminum film and comes out at the interface between the barrier layer and the aluminum film, this adversely affects the adhesion or fluidity of the aluminum film.

(배리어층의 성막)(Barrier Deposition)

스퍼터법에 의해, 배리어층(33)을 구성하는 도전막으로서, 티타늄 막을 20∼70nm의 막 두께로 형성하고, 이어서, 다른 챔버에서, 배리어 막으로서 TiN 막을 30∼150nm의 막 두께로 형성한다. 배리어층을 형성하는 온도는, 막 두께에 따라, 200∼450℃의 범위로 선택된다.As a conductive film constituting the barrier layer 33 by the sputtering method, a titanium film is formed with a film thickness of 20 to 70 nm, and then, in another chamber, a TiN film is formed with a film thickness of 30 to 150 nm as a barrier film. The temperature which forms a barrier layer is selected in the range of 200-450 degreeC according to film thickness.

다음에, 10∼100 Pa의 압력에서 산소 플라즈마 중에 10∼100 초간 노출하고, 450∼700℃의 질소 또는 수소 분위기 중에서 10∼60 분간에 걸쳐서 어니일 처리를 함으로써, 배리어층 중에 산화 티타늄을 섬 형상(islands)으로 형성할 수 있다. 이 처리에 의해 배리어층의 배리어성을 향상시킬 수 있다는 것을 확인하고 있다.Next, the titanium oxide is island-shaped in the barrier layer by exposing for 10 to 100 seconds in an oxygen plasma at a pressure of 10 to 100 Pa and performing annealing for 10 to 60 minutes in a nitrogen or hydrogen atmosphere at 450 to 700 ° C. (islands) can be formed. It has been confirmed that the barrier property of the barrier layer can be improved by this treatment.

또한, 이 어니일 처리는, 적어도 수백 ppm∼수%의 산소를 포함하는 램프 어니일에 있어서의 400∼800℃의 열처리에 의해서도 행할 수 있으며, 마찬가지로 배리어층의 배리어성을 향상시킬 수 있다.In addition, this annealing process can also be performed by the heat processing of 400-800 degreeC in the lamp annealing containing at least several hundred ppm-several% of oxygen, and can similarly improve the barrier property of a barrier layer.

(알루미늄막의 성막 이전의 열처리)(Heat treatment before film formation of aluminum film)

우선, 웨이퍼의 냉각을 행하기 이전에, 램프 챔버내에 있어서 1×10-4 Pa 이하의 베이스 압력, 150∼250℃의 온도에서 30∼60초간의 열처리(열처리 C)를 행하고, 기판에 부착한 물 등의 물질을 제거한다.First, prior to cooling the wafer, heat treatment (heat treatment C) for 30 to 60 seconds is performed at a base pressure of 1 × 10 −4 Pa or less and a temperature of 150 to 250 ° C. in the lamp chamber, and then attached to the substrate. Remove substances such as water.

(웨이퍼의 냉각)(Cooling of wafer)

알루미늄막을 성막하기 이전에, 기판 온도를 100℃ 이하, 바람직하게는 상온∼50℃의 온도로 내린다. 이 냉각 공정은, 상기 열처리 C에 의해 상승한 기판 온도를 내리기 위해 중요한 것이다.Before depositing the aluminum film, the substrate temperature is lowered to 100 ° C or lower, preferably from room temperature to 50 ° C. This cooling process is important for lowering the substrate temperature raised by the heat treatment C.

이와 같이, 웨이퍼의 냉각을 행함으로써, 제 1 알루미늄막을 성막하는 경우에, BPSG 막(30) 및 배리어층(33), 또한 웨이퍼 전면에서 방출되는 가스량을 가장 적게 할 수 있다. 그 결과, 배리어층(33)과 제 1 알루미늄막(34)과의 계면에 흡착하는, 커버리지성 또는 밀착성에 유해한 가스의 영향을 방지할 수 있다.By cooling the wafer as described above, when the first aluminum film is formed, the amount of gas emitted from the BPSG film 30 and the barrier layer 33 and the entire surface of the wafer can be minimized. As a result, it is possible to prevent the influence of gases harmful to coverage or adhesion, adsorbed at the interface between the barrier layer 33 and the first aluminum film 34.

이러한 냉각 공정은, 알루미늄막을 성막하기 위한 챔버와 동일한 구성의 챔버를 복수 갖는 스퍼터 장치를 겸용하여 행해지는 것이 바람직하다. 예컨대, 챔버내에 설치된 수냉 기능을 갖는 스태이지 상에 기판을 설치하고, 해당 기판 온도를 소정 온도까지 내리는 것이 바람직하다. 이하에, 이러한 냉각 공정에 대해서 상술한다.Such a cooling process is preferably performed by using a sputtering device having a plurality of chambers having the same configuration as the chamber for forming an aluminum film. For example, it is preferable to provide a substrate on a stage having a water cooling function provided in the chamber, and to lower the substrate temperature to a predetermined temperature. Below, this cooling process is explained in full detail.

도 2a는 수냉 기능을 갖는 스테이지를 포함하는 챔버의 한 예의 모식도이고, 도 2a는 스테이지의 한 예의 평면도를 도시한다.FIG. 2A is a schematic diagram of one example of a chamber including a stage having a water cooling function, and FIG. 2A shows a plan view of one example of the stage.

스퍼터 장치는, 동일한 구성의 챔버(50)를 복수 구비한 것이다. 챔버(50)내에, 전극을 겸하는 타켓(51) 및 스테이지를 겸하는 전극(52)을 갖고, 전극(52)상에는 냉각되는 기판(웨이퍼)(W)이 설치되도록 구성되고 있다. 챔버(50)내에는, 챔버내를 진공으로 하기 위한 배기 수단(60) 및 가스 챔버내에 공급하기 위한 제 1 가스 공급로(53)가 설치되고 있다. 전극(52)은, 기판(W)을 전극(52)상에 설치한 경우에, 전극(52)과 기판(W) 사이에 소정의 공간이 형성되도록, 구체적으로는 도 2b와 같이, 전극(52)의 상면의 외주 부분을 따라, 돌기상의 지지부(52a)가 설치되고 있다. 또한, 전극(52)에는, 제 2 가스 공급로(54)가 접속되고 있다. 그리고, 열전도체로서의 가스, 예컨대, 아르곤 가스는 제 2 가스 공급로(54)로부터, 전극(52)과 기판(W) 사이의 공간에 공급된다. 또한, 전극(52)은, 기판(W)을 냉각하기 위한 냉각 시스템의 역할을 겸하고 있다. 전극(52)은, 냉매 공급로(56)로부터 공급되는 냉매, 예컨대, 물의 환류에 의해 일정 온도로 조절된다. 전극(52)의 상면은, 예컨대, 도 2b에 도시하듯이, 상기 공간에 균일하게 가스를 공급시키기 위해, 소정의 패턴으로 홈(58)이 형성되고, 홈이 교차하는 부분에 제 2 가스 공급로(54)의 분출구(54a)가 설치되고 있다.The sputtering apparatus is provided with the plurality of chambers 50 of the same structure. The chamber 50 has a target 51 serving as an electrode and an electrode 52 serving as a stage, and is configured such that a substrate (wafer) W to be cooled is provided on the electrode 52. In the chamber 50, the exhaust means 60 for making a vacuum in a chamber, and the 1st gas supply path 53 for supplying in a gas chamber are provided. In the case where the substrate W is provided on the electrode 52, the electrode 52 is formed such that a predetermined space is formed between the electrode 52 and the substrate W. Specifically, as shown in FIG. 2B, the electrode ( A protruding support portion 52a is provided along the outer circumferential portion of the upper surface of 52. In addition, a second gas supply path 54 is connected to the electrode 52. The gas as the heat conductor, for example, argon gas, is supplied from the second gas supply path 54 to the space between the electrode 52 and the substrate W. As shown in FIG. The electrode 52 also serves as a cooling system for cooling the substrate W. As shown in FIG. The electrode 52 is adjusted to a constant temperature by reflux of a coolant supplied from the coolant supply path 56, for example, water. For example, as illustrated in FIG. 2B, the upper surface of the electrode 52 is provided with a groove 58 in a predetermined pattern so as to uniformly supply gas to the space, and supplies a second gas to a portion where the grooves cross. The blowing port 54a of the furnace 54 is provided.

상기의 챔버는, 이하와 같이 동작해서 웨이퍼를 냉각한다.The above chamber operates as follows to cool the wafer.

챔버(50)내를 배기 수단(60)에 의해 6×10-6 Pa 이하의 감압 상태로 하여, 전극(52)의 지지부(52a)상에 기판(W)을 설치한다. 전극(52)과 기판(W) 사이의 열전도 매체로서의 역할을 다하는 가스를, 제 2 가스 공급로(54)로부터, 전극(52)과 기판(W) 사이의 공간에 도입하고, 해당 공간의 압력을 600∼1000 Pa로 유지하고, 또한, 해당 공간으로부터 챔버내에 누출한 가스를 배기 수단(60)으로 배기하면서, 기판(W)을 냉각한다.The inside of the chamber 50 is made into the pressure reduction state of 6x10 <-6> Pa or less by the exhaust means 60, and the board | substrate W is provided on the support part 52a of the electrode 52. As shown in FIG. A gas serving as a heat conducting medium between the electrode 52 and the substrate W is introduced into the space between the electrode 52 and the substrate W from the second gas supply path 54, and the pressure of the space is applied. Is maintained at 600 to 1000 Pa, and the substrate W is cooled while exhausting the gas leaked from the space into the chamber to the exhaust means 60.

기판(W)을 냉각하는 경우에, 냉각 효율을 유지하도록 전극(52)과 기판(W) 사이의 공간에, 어느 정도의 압력이 필요하다. 즉, 기판(W)의 냉각효율을 높히기 위해서는, 전극(52)의 기판(W) 사이의 열 컨덕던스를 향상시킬 필요가 있으며, 이 향상을 위해서는, 전극(52)과 기판(W) 사이의 공간의 가스(열전도 매체)의 압력을 높일 필요가 있다.In the case of cooling the substrate W, some pressure is required in the space between the electrode 52 and the substrate W so as to maintain the cooling efficiency. That is, in order to improve the cooling efficiency of the board | substrate W, it is necessary to improve the thermal conductance between the board | substrate W of the electrode 52, and for this improvement, between the electrode 52 and the board | substrate W is required. It is necessary to raise the pressure of the gas (heat conduction medium) of space.

기판의 냉각 방법으로서, 진공 챔버에 있어서, 챔버내의 냉각 기구를 갖는 스페이지상에 기판을 설치하여 냉각하는 방법이 고려된다. 이 냉각 공정에 의하면, 스테이지와 기판 사이의 공간에 직접 가스를 공급하는 것은 아니고, 해당 공간의 압력을 챔버내의 압력에 의존시키기 때문에, 스테이지와 기판 사이의 공간의 압력을 높히기 위해서는, 챔버내의 압력을 높일 필요가 있다. 그러나, 냉각 효율을 높이기 위해, 챔버내의 압력을 높이면, 그만큼 챔버내의 가스 분자가 증가하므로, 기판(W)의 상면이 가스 분자에 의해 오염되기 쉬운 사태가 발생하고, 그것에 의해 알루미늄의 리플로우(reflow)를 방해하고, 보이드의 발생 및 배선의 고저항의 증가가 있을 수 있다. 역으로, 웨이퍼의 오염을 방지하기 위해, 챔버내의 압력을 낮게 하면, 웨이퍼와 스테이지 사이의 공간의 압력도 저하하고, 이것에 의해, 웨이퍼와 스테이지 사이의 열 컨덕턴스가 저하하고, 그 결과, 냉각 효율이 악화된다.As a cooling method of a board | substrate, the method of installing and cooling a board | substrate in the vacuum chamber WHEREIN with the cooling mechanism in a chamber is considered. According to this cooling process, since the gas is not directly supplied to the space between the stage and the substrate, and the pressure in the space depends on the pressure in the chamber, in order to increase the pressure in the space between the stage and the substrate, the pressure in the chamber is increased. Need to increase However, in order to increase the cooling efficiency, increasing the pressure in the chamber increases the amount of gas molecules in the chamber, so that the upper surface of the substrate W tends to be contaminated by the gas molecules, thereby reflowing aluminum. ), There may be generation of voids and an increase in high resistance of the wiring. Conversely, in order to prevent contamination of the wafer, when the pressure in the chamber is lowered, the pressure in the space between the wafer and the stage is also lowered, whereby the thermal conductance between the wafer and the stage is lowered, and as a result, cooling efficiency This gets worse.

상술한 본 실시의 형태의 냉각 공정에 의하면, 전극(52)과 기판(W)의 뒷면 사이에 가스를 유입시키고, 그것에 의해, 전극(52)과 기판(W) 사이의 공간의 압력을 확보하기 위해, 해당 공간의 압력은, 챔버내의 압력으로부터 독립해서 제어된다. 그리고, 기판과 스테이지 사이의 열전도 매체의 확보의 관점에서, 챔버내의 압력을, 상기 공간의 압력과 독립해서, 압력 1×10-3∼0.1 Pa까지 억제할 수 있다. 이것에 의해, 가스 분자에 의한 기판의 상면의 오염을 확실하게 방지할 수 있고, 그 결과, 알루미늄의 리플로우 특성의 향상 및 저저항화가 초래된다. 또한, 챔버내의 압력을 높히지 않고, 상기 공간의 압력을, 600∼1300 Pa 범위에 설정할 수 있기 때문에, 열 컨덕던스가 향상하고, 냉각 효율을 높일 수 있다. 이와 같이, 본 냉각 공정에 의하면, 기판(W)과 전극(52) 사이의 공간의 압력을 높이면서, 챔버내의 압력을 내릴 수 있기 때문에, 기판의 오염을 방지하면서, 양호한 냉각 효율을 얻을 수 있다.According to the cooling process of this embodiment mentioned above, gas is flowed in between the electrode 52 and the back surface of the board | substrate W, and thereby the pressure of the space between the electrode 52 and the board | substrate W is ensured. For this reason, the pressure in the space is controlled independently from the pressure in the chamber. From the standpoint of securing the thermally conductive medium between the substrate and the stage, the pressure in the chamber can be suppressed to a pressure of 1 × 10 −3 to 0.1 Pa independently of the pressure in the space. As a result, contamination of the upper surface of the substrate by the gas molecules can be reliably prevented, and as a result, the reflow characteristic of aluminum is improved and the resistance is reduced. In addition, since the pressure in the space can be set within the range of 600 to 1300 Pa without increasing the pressure in the chamber, the thermal conductance can be improved and the cooling efficiency can be increased. Thus, according to this cooling process, since the pressure in a chamber can be reduced, raising the pressure of the space between the board | substrate W and the electrode 52, favorable cooling efficiency can be acquired, preventing contamination of a board | substrate. .

(알루미늄막의 성막)(Film formation of aluminum film)

우선, 200℃ 이하, 보다 바람직하게는 30∼100℃ 온도에서, 0.2∼1.0 중량%의 구리를 포함하는 알루미늄 막 두께 150∼300nm로 스퍼터에 의해 고속도로 성막하고, 제 1 알루미늄막(34)이 형성된다. 이어서, 동일 챔버내에서 기판 온도 350∼460℃로 가열해서, 마찬가지로 구리로 포함하는 알루미늄을 스퍼터로 저속도로 성막하고, 막 두께 300∼600nm의 제 2 알루미늄막(35)이 형성된다. 여기에서, 알루미늄막의 성막에 있어서 「고속도」는 성막 조건 또는 제조되는 디바이스의 설계 사항에 의해 일괄적으로 규정할 수 없으나, 대체로 10nm/초 이상의 스퍼터 속도를 의미하고, 「저속도」는 대체로 3nm/초 이하의 스퍼터 속도를 의미한다.First, the film formation is performed by sputtering at an aluminum film thickness of 150 to 300 nm containing 0.2 to 1.0% by weight of copper at a temperature of 200 ° C. or lower, more preferably 30 to 100 ° C., and the first aluminum film 34 is formed. do. Subsequently, in the same chamber, it heats to the substrate temperature of 350-460 degreeC, similarly the aluminum containing copper is formed into a film by the sputter | spatter at low speed, and the 2nd aluminum film 35 with a film thickness of 300-600 nm is formed. Here, in forming an aluminum film, "high speed" cannot be defined collectively depending on the film forming conditions or design details of the device to be manufactured, but generally means a sputtering speed of 10 nm / sec or more, and "low speed" is generally 3 nm / sec. The following sputtering speeds are meant.

알루미늄의 스퍼터는, 상술의 웨이퍼의 냉각의 경우에 사용된 스퍼터 장치내의 다른 챔버내에서 행해진다. 이 챔버는, 도 2a 및 도 2b에 도시하는 챔버와 마찬가지의 구성을 갖는다. 이와 같이, 감압 상태가 유지된 동일한 장치내에서 냉각 공정 및 알루미늄의 성막의 공정을 행함으로써, 기판의 이동 및 설치의 공정의 감소가 도모해지며, 그 결과, 공정의 간편화 및 기판의 오염을 방지할 수 있다.Sputtering of aluminum is performed in the other chamber in the sputter apparatus used in the case of cooling of the wafer mentioned above. This chamber has the same structure as the chamber shown in FIG. 2A and FIG. 2B. In this way, by performing the cooling process and the film deposition process of aluminum in the same apparatus in which the reduced pressure state is maintained, the process of moving and installing the substrate can be reduced, thereby simplifying the process and preventing contamination of the substrate. can do.

여기서, 제 1 가스 공급로(53) 및 제 2 가스 공급로(54)부터는, 아르곤 가스가 공급된다. 그리고, 제 2 가스 공급로(54)부터 공급되는 가스에 의해, 웨이퍼(W)의 온도가 제어된다.Here, argon gas is supplied from the 1st gas supply path 53 and the 2nd gas supply path 54. The temperature of the wafer W is controlled by the gas supplied from the second gas supply path 54.

이와 같은 스퍼터 장치를 이용하여 기판 온도를 컨트롤한 한 예를 도 3에 도시한다. 도 3에 있어서, 가로축은 경과 시간을 나타내고, 새로축은 기판(웨이퍼) 온도를 나타낸다. 또한, 도 3에 있어서, 부호 a로 나타내는 라인은 스퍼터 장치의 스테이지(52)의 온도를 350℃에 설정했을 때의 기판 온도 변화를 나타내고, 부호 b로 나타내는 라인은 제 2 가스 공급로(54)를 통해 아르곤 가스를 챔버내에 공급함으로써 스테이지(52)의 온도를 높일 때의 기판 온도의 변화를 나타내고 있다.3 shows an example in which the substrate temperature is controlled using such a sputtering device. In FIG. 3, the horizontal axis represents elapsed time, and the new axis represents the substrate (wafer) temperature. In addition, in FIG. 3, the line | symbol a shows the board | substrate temperature change when the temperature of the stage 52 of a sputter apparatus is set to 350 degreeC, and the line | symbol b shows the 2nd gas supply path 54. In addition, in FIG. The change of the substrate temperature at the time of raising the temperature of the stage 52 by supplying argon gas into a chamber through the above is shown.

예컨대, 기판의 온도 제어는 이하와 같이 행해진다. 우선, 스테이지(52)의 온도는, 미리, 제 2 알루미늄막을 형성하기 위한 온도(350∼500℃)로 설정되고 있다. 제 1 알루미늄막을 형성하는 경우에는, 제 2 가스 공급로(54)로부터의 가스 공급은 없고, 기판 온도는 스테이지(52)에 의한 가열에 의해서, 도 3의 부호 a로 나타내듯이 서서히 상승한다. 제 2 알루미늄막을 형성하는 경우에는, 제 2 가스 공급로(54)를 통해서 가열된 가스가 공급됨으로써 도 3의 부호 b로 나타내듯이, 기판 온도는 급격히 상승하고, 소정의 온도로 일정으로 되도록 제어된다.For example, temperature control of a board | substrate is performed as follows. First, the temperature of the stage 52 is previously set to the temperature (350-500 degreeC) for forming a 2nd aluminum film. In the case of forming the first aluminum film, there is no gas supply from the second gas supply path 54, and the substrate temperature gradually rises as indicated by a symbol a in FIG. 3 by heating by the stage 52. In the case of forming the second aluminum film, the heated gas is supplied through the second gas supply passage 54 so that the substrate temperature rapidly rises and is controlled to be constant at a predetermined temperature as indicated by reference numeral b in FIG. 3. .

도 3에 도시하는 예에서는, 스테이지 온도가 350℃에 설정되고, 그리고, 기판 온도가 125∼150℃에 설정되고 있는 동안에 제 1 알루미늄막(34)이 성막되고, 그후 곧 제 2 알루미늄막(35)의 성막이 행해진다.In the example shown in FIG. 3, while the stage temperature is set to 350 ° C. and the substrate temperature is set to 125 to 150 ° C., the first aluminum film 34 is formed, and soon after that, the second aluminum film 35 is formed. ) Is formed.

알루미늄막의 성막에 있어서는, 성막 속도 및 기판 온도 제어와 더불어, 스퍼터 장치에 인가되는 파워의 제어도 중요하다. 즉, 성막 속도와도 관련하는데, 제 1 알루미늄막(34)의 성막은 높은 파워로 행해지고, 제 2 알루미늄막(35)은 낮은 파워로 행해지며, 더욱 높은 파워에서 낮은 파워로 전환하는 경우에 파워를 제로로 하지 않은 것이 중요하다. 파워를 제로로 하면, 가압하에 있어서도, 제 1 알루미늄막의 표면에 산화막의 형성되고, 제 1 알루미늄막에 대한 제 2 알루미늄막의 습윤성이 저하되고, 양자의 밀착성이 악화된다. 다시 말하면, 파워를 항상 인가함으로써, 성막 중의 알루미늄막의 표면에 활성인 알루미늄을 계속 공급할 수 있고, 산화막의 형성은 억제할 수 있다. 또한, 파워의 크기는, 스퍼터 장치 또는 성막 조건 등에 의존하고 일률로 규정할 수 없으나, 예컨대, 도 3에 나타내는 온도 조건의 경우, 높은 파워가 5∼10kW, 낮은 파워가 300W∼1kW로 설정될 것이 바람직하다.In the film formation of the aluminum film, control of the power applied to the sputtering device is important in addition to the film formation speed and substrate temperature control. That is, also related to the deposition rate, the deposition of the first aluminum film 34 is performed at a high power, the second aluminum film 35 is performed at a low power, and the power in the case of switching from a higher power to a lower power It is important not to zero. If the power is zero, even under pressure, an oxide film is formed on the surface of the first aluminum film, the wettability of the second aluminum film to the first aluminum film is lowered, and the adhesion between the two is deteriorated. In other words, by always applying power, active aluminum can be continuously supplied to the surface of the aluminum film during film formation, and formation of an oxide film can be suppressed. In addition, although the magnitude | size of power cannot be prescribed | regulated by uniformity depending on a sputter apparatus or film-forming conditions, etc., for example, in the case of the temperature conditions shown in FIG. desirable.

이와 같이, 동일 챔버내에서 제 1 알루미늄막(34) 및 제 2 알루미늄막(35)을 연속적으로 성막하는 것에 의해, 온도 및 파워의 제어를 엄밀하게 행할 수 있고, 종래보다 저온으로 또한 안정된 알루미늄막을 효율적으로 형성하는 것이 가능으로 된다.In this way, by continuously forming the first aluminum film 34 and the second aluminum film 35 in the same chamber, it is possible to strictly control temperature and power, and to produce an aluminum film that is stable at a lower temperature than before. It becomes possible to form efficiently.

상기 제 1 알루미늄막(34)의 막 두께는, 양호한 스텝 커버리지로 연속층을 형성할 수 있다는 것과, 해당 알루미늄막(34)으로부터 하층인 배리어층(33) 및 층간 절연막을 구성하는 BPSG 막(30)으로부터의 가스화 성분의 방출을 억제할 수 있다는 등을 고려하고, 적정화 범위가 선택되는데, 예컨대, 200∼400nm가 바람직하다. 또한, 제 2 알루미늄막(35)은, 콘택트 홀의 크기 및 그 아스팩트비 등에 의해 결정되며, 예컨대, 아스팩트비가 3정도로 0.5㎛ 이하의 홀을 매립하기 위해서는, 300∼1000nm의 막 두께가 필요하다.The film thickness of the first aluminum film 34 is that the continuous layer can be formed with good step coverage, and the BPSG film 30 constituting the barrier layer 33 and the interlayer insulating film which are lower layers from the aluminum film 34. Considering that the release of the gasification component from the ()) can be suppressed and the appropriate range is selected, for example, 200 to 400 nm is preferred. The second aluminum film 35 is determined by the size of the contact hole, its aspect ratio, and the like. For example, in order to fill a hole having an aspect ratio of about 0.5 μm or less, a film thickness of 300 to 1000 nm is required. .

(반사막 방지막의 성막)(Film formation of antireflection film)

또한, 다른 스퍼터 챔버에서, 스퍼터에 의해 TiN을 퇴적함으로써, 막 두께 30∼80nm의 방사 방지막(36)이 형성된다. 그후, Cl2와 BCl3의 가스를 주체로 하는 이방성 드라이 에처로 상기 배리어층(33), 제 1 알루미늄막(34), 제 2 알루미늄막(35) 및 반사 방지막(36)으로 되는 퇴적층을 선택적으로 에칭하고, 금속 배선층(40)의 패터닝을 행한다.Further, in another sputter chamber, by depositing TiN by the sputter, an anti-radiation film 36 having a film thickness of 30 to 80 nm is formed. Thereafter, a deposition layer composed of the barrier layer 33, the first aluminum film 34, the second aluminum film 35, and the anti-reflection film 36 is selectively used as an anisotropic dry etcher mainly composed of gases of Cl 2 and BCl 3 . Is etched, and the metal wiring layer 40 is patterned.

이와 같이 해서 형성된 금속 배선층(40)에서는, 아스펙트비가 0.5∼3이고, 구경이 0.2∼0.8㎛의 콘택트 홀내에 있어서, 보이드를 발생시키지 않고 양호한 스텝 커버리지 알루미늄이 매립되는 것이 확인되었다.In the metal wiring layer 40 thus formed, it was confirmed that good step coverage aluminum was buried without generating voids in contact holes having an aspect ratio of 0.5 to 3 and a diameter of 0.2 to 0.8 µm.

(실험예)Experimental Example

(1) 도 4 및 도 5에서는, 탈가스 공정의 유무에 의해 웨이퍼에서 방출되는 가스의 량(분압)의 상위를 조사하기 위해 행한 실험 결과를 나타낸다.(1) In FIG.4 and FIG.5, the experiment result performed in order to investigate the difference of the quantity (partial pressure) of the gas discharge | released from a wafer with or without a degassing process is shown.

도 4 및 도 5에 있어서, 가로축은 알루미늄막의 형성전에 행해지는 열처리(열처리 C)에서 제 2 알루미늄막(35)의 성막 두께에 이르기까지의 처리의 타이밍을 나타내며, 세로축은 챔버내의 잔류 가스의 분압을 나타내고 있다. 도 4 및 도 5에 있어서, 부호 A로 나타내는 라인은, 층간 절연막의 형성후에 탈가스 공정을 통한 경우를 나타내고, 부호 B로 나타내는 라인은, 층간 절연막의 형성후에 탈가스 공정을 거치지 않는 경우를 나타낸다. 이 실험예에서, 탈가스 공정을 기압 0.27 Pa, 온도 460℃, 시간 120호로 행해진다.4 and 5, the horizontal axis shows the timing of the processing from the heat treatment (heat treatment C) performed before the aluminum film is formed to the film formation thickness of the second aluminum film 35, and the vertical axis shows the partial pressure of residual gas in the chamber. Indicates. In FIG. 4 and FIG. 5, the line | wire A shows the case through a degassing process after formation of an interlayer insulation film, and the line shown by code | symbol B shows the case where a degassing process is not performed after formation of an interlayer insulation film. . In this experimental example, a degassing process is performed at 0.27 Pa of atmospheric pressure, the temperature of 460 degreeC, and time 120.

각각의 도면에 있어서, 가로축의 부호 a 및 b는, 알루미늄막의 성막전에 행해지는 열처리 C(제 1 챔버)에서의 타이밍을 나타내며, 부호 a는 제 1 챔버내에 웨이퍼를 도입한 직후를 나타내고, 부호 b은 램프 가열에 의해 웨이퍼를 250℃에서 60초간 가열했을 때를 나타낸다. 제 1 챔버에서는, 기압을 2.7×10-6 Pa에 설정되어 있다.In each of the figures, reference numerals a and b on the horizontal axis indicate timing in the heat treatment C (first chamber) performed before film formation of the aluminum film, reference symbol a immediately after introducing the wafer into the first chamber, and symbol b Shows the wafer heated at 250 ° C. for 60 seconds by lamp heating. In the first chamber, the air pressure is set at 2.7 × 10 −6 Pa.

부호 c 및 d는, 웨이퍼의 냉각 공정(제 2 챔버)에서의 타이밍을 나타내고, 부호 c는 제 2 챔버내에 웨이퍼를 도입한 직후를 나타내며, 부호 d는 웨이퍼의 온도를 20℃까지 냉각한 때를 나타낸다. 제 2 챔버에서, 기압은 0.27 Pa에 설정되어 있다. 그리고, 분압을 측정하는 경우에는, 챔버의 기압을 2.7×10-6 Pa까지 감압했다.Reference numerals c and d denote timings in the wafer cooling step (second chamber), reference numeral c denotes immediately after the introduction of the wafer into the second chamber, and reference numeral d denotes when the temperature of the wafer is cooled to 20 ° C. Indicates. In the second chamber, the air pressure is set at 0.27 Pa. And when measuring partial pressure, the atmospheric pressure of the chamber was reduced to 2.7x10 <-6> Pa.

부호 e, f 및 g는 알루미늄막의 성막 공정(제 3 챔버)에서의 타이밍을 도시하며, 부호 e는 제 3 챔버내에 웨이퍼를 도입한 직후를 나타내며, 부호 f는 제 1 알루미늄막을 성막한 직후를 나타내고, 부호 g는 제 2 알루미늄막을 성막한 직후를 나타낸다. 제 3 챔버에서, 기압은 0.27 Pa에 설정되고 있다. 그리고, 분압을 측정하는 경우에는, 챔버의 기압을 2.7×10-6 Pa까지 감압했다.Reference numerals e, f and g show the timings in the film forming process (third chamber) of the aluminum film, symbol e indicates immediately after the wafer is introduced into the third chamber, and symbol f indicates immediately after the film formation of the first aluminum film. Denotes immediately after forming the second aluminum film. In the third chamber, the air pressure is set at 0.27 Pa. And when measuring partial pressure, the atmospheric pressure of the chamber was reduced to 2.7x10 <-6> Pa.

도 4 및 도 5에서, 층간 절연막의 성막후와, 배리어층의 성막전에 탈가스 공정을 행함으로써, 그후의 열처리 및 알루미늄막의 성막시에, 물 및 질소가 거의 발생하지 않는다는 것이 확인되었다. 이것에 대해, 상기 탈가스 공정을 거치지 않는 경우에는, 그후의 열처리, 특히 부호 b로 나타내는 열처리 C의 경우에, 물 및 질소가 함께 다량으로 방출되고 있음을 알 수 있다.4 and 5, it was confirmed that degassing step after film formation of the interlayer insulating film and before film formation of the barrier layer, hardly generated water and nitrogen during the subsequent heat treatment and film formation of the aluminum film. On the other hand, when it does not go through the said degassing process, it turns out that water and nitrogen are mutually discharge | released in large quantities together with subsequent heat processing, especially heat processing C shown by the code | symbol b.

(2) 알루미늄막의 성막전에 있어서, 웨이퍼의 냉각 공정의 유무에 의해, 알루미늄의 성막에 어떤 영향이 초래되는가를 조사하기 위해 실험을 행한 바, 이하의 지견이 얻어졌다. 또한, 알루미늄의 성막은, 콘택트 홀의 아스팩트비 3.18, 층간 절연막의 막 두께 1148nm의 조건에서 행했다.(2) Before the film formation of the aluminum film, an experiment was conducted to investigate what effect is caused on the film formation of aluminum by the presence or absence of a wafer cooling step, and the following findings were obtained. In addition, the film-forming of aluminum was performed on condition of the aspect ratio 3.18 of a contact hole, and the film thickness of 1148 nm of an interlayer insulation film.

도 8a는, 웨이퍼를 열처리 C의 온도 120℃까지 냉각한 후에, 알루미늄을 성막한 경우에 있어서, 웨이퍼의 단면의 전자 현미경 사진에서 구한 도면을 나타내고, 도 8b는, 웨이퍼를 냉각하지 않고, 열처리 C의 온도 120℃로 알루미늄을 성막한 경우에 있어서의 웨이퍼의 전자 현미경 사진으로부터 구한 도면을 나타낸다.8A shows a view obtained from an electron micrograph of the cross section of the wafer in the case where aluminum is formed after cooling the wafer to a temperature of 120 ° C. of the heat treatment C, and FIG. 8B shows the heat treatment C without cooling the wafer. The figure calculated | required from the electron micrograph of the wafer in the case where aluminum is formed into a film at the temperature of 120 degreeC is shown.

웨이퍼를 냉각한 경우의 알루미늄의 성막 두께의 기판과, 냉각하지 않은 경우의 그것을 비교 검토한 바, 냉각을 한 경우에 있어서는, 도 8a에 도시하듯이, 콘택트 홀에 제 1 및 제 2 알루미늄막(A1)이 매우 양호하게 매립되어 있었던 것에 대해서, 냉각을 하지 않은 경우에 있어서는, 도 8b에 도시하듯이, 콘텍트 홀의 저부에 알루미늄막이 완전히 매립되지 않고, 공간(보이드)(100)이 생기는 콘택트 홀이 웨이퍼상의 콘택트 홀의 수 중 3할 정도 발생했다.In the case where the wafer is cooled and compared with the substrate having a film thickness of aluminum and when the wafer is not cooled, when cooling, as shown in FIG. 8A, the first and second aluminum films ( In the case where A1) is buried very satisfactorily, when cooling is not performed, as shown in FIG. 8B, the contact hole in which the aluminum film is not completely embedded in the bottom of the contact hole and a space (void) 100 is formed is About 30% of the number of contact holes on the wafer was generated.

(3) 도 6 및 도 7은, 세슘 1차 이온(cesium primary ions)의 조사에 의한 2차 이온 질량 분석법(SIMS)에 의한 측정 결과를 도시한다.(3) FIG. 6 and FIG. 7 show measurement results by secondary ion mass spectrometry (SIMS) by irradiation of cesium primary ions.

도 6은 배리어층과 제 1 알루미늄막 사이에 웨팅층을 갖지 않는 경우의 막 구조(TiN 막/Al 막/TiN 막/Ti 막)를 갖는 적층체의 데이터를 나타내고, 도 7은 배리어층과 제 1 알루미늄막 사이에 티타늄으로 되는 웨팅층을 갖는 경우의 막구조(TiN 막/Al 막/Ti 막/TiN 막/Ti 막)를 갖는 적층체의 데이터이다. 도 6 및 7에 있어서, 좌측의 새로축은, Al 막에 있어서의 수소, 질소 및 산소를 정량적으로 나타내며, 우측의 새로축은 Al 막 이외의 층의 2차 이온 강도를 나타내고 있다.FIG. 6 shows data of a laminate having a film structure (TiN film / Al film / TiN film / Ti film) when there is no wetting layer between the barrier layer and the first aluminum film, and FIG. 7 shows the barrier layer and the first film. Data of a laminate having a film structure (TiN film / Al film / Ti film / TiN film / Ti film) in the case of having a wetting layer made of titanium between one aluminum film. 6 and 7, the new axis on the left shows quantitatively hydrogen, nitrogen and oxygen in the Al film, and the new axis on the right shows secondary ionic strength of layers other than the Al film.

또한, 도 6에 나타내는 실험 샘플은, 상기(C)의 탈가스 공정을 행하지 않는 외는 상술한 방법에 의해서 형성된 것이다. 또한, 도 7에 도시하는 실험의 샘플은, 도 6에 도시하는 실험의 샘플과, Al 막의 아래에 Ti 막을 같은 점에서 다르다.In addition, the test sample shown in FIG. 6 is formed by the method mentioned above except not performing the degassing process of said (C). In addition, the sample of the experiment shown in FIG. 7 differs from the sample of the experiment shown in FIG. 6 in the same point that a Ti film is formed under an Al film.

도 6 및 도 7로부터, Al 막 중에서는, 수소, 산소 및 질소는 백그라운드 레벨로서 SIMS에서의 한계 검출 농도 이하이고, 거의 고용되지 않다는 것이 확인되었다.6 and 7, it was confirmed that in the Al film, hydrogen, oxygen, and nitrogen were below the limit detection concentration in SIMS as the background level and hardly dissolved.

또한, 웨팅층(Ti 막)이 있는 경우, 도 7에 도시하듯이, 이 막 중에 부호 PH로 나타내는 수소(H)의 큰 피크가 있고, 따라서, 웨팅층에 다량의 수소가 포함된다는 것을 알 수 있다.In addition, when there is a wetting layer (Ti film), as shown in FIG. 7, there is a big peak of hydrogen (H) represented by the symbol P H in this film, and it turns out that a large amount of hydrogen is contained in a wetting layer. Can be.

이상의 것에서, 웨팅층이 있는 경우에는, 그후의 알루미늄막의 성막시에 플라즈마의 복사열 등에 의해 그 웨팅층 중의 H 또는 OH가 여기되어 물 또는 수소 가스로서 방출되면, 이것들의 가스는 알루미늄막 중에 고용되지 않으므로 양자의 계면에 모이고, 이것이 밀착성의 저하 또는 보이드의 원인이 된다.In the above, when there is a wetting layer, when H or OH in the wetting layer is excited and released as water or hydrogen gas at the time of subsequent film formation of aluminum film, these gases are not dissolved in the aluminum film. At the interface between them, this causes a decrease in adhesiveness or voids.

이와 같이, 웨팅층(Ti 막)은, 일반적으로 알루미늄막에 대한 습윤성을 향상시키기 위해서 형성되는데, 그후의 가열공정에서 상술한 문제를 발생시키는 원인이 된다는 것이 해명되었다. 특히, 콘택트 홀 형성후의 웨이퍼는, 부분적으로 흡습하고 있는 곳이 있으며, 웨팅층의 존재에 의해서 습한 부분(damp portions)에서의 보이드에 의한 콘택트 불량이나 일렉트로마이그레이션 불량(electromigration failures)이 발생하기 쉽다는 것이 확인되었다.As described above, the wetting layer (Ti film) is generally formed in order to improve the wettability to the aluminum film, and it has been clarified that it causes the above-described problems in the subsequent heating step. In particular, the wafer after contact hole formation is partially hygroscopic, and contact defects or electromigration failures due to voids in wet portions are likely to occur due to the presence of the wetting layer. It was confirmed.

또한, 웨팅층이 있는 경우에는, 웨팅층을 구성하는 티타늄이, 제 1 알루미늄의 형성시에 알루미늄과 반응해서 Al3Ti 등의 화합물이 부분적으로 형성되며, 이것이 제 2 알루미늄막의 성막시에 존재하면, 알루미늄의 표면 유동성을 지하시키기 때문에, 알루미늄의 매립이 완전으로 되어 보이드가 형성되기 쉽게 된다. 이 현상은 특히 콘택트 홀의 입구에서 발생하기 쉽고, 소위 핀-오프가 발생하기 쉽게 된다. 그리고, 이 핀치-오프는, 0.3㎛ 이하의 지름을 갖는 콘택트 홀의 매립에 있어서 생기기 쉽다.In the case where there is a wetting layer, the titanium constituting the wetting layer reacts with aluminum at the time of forming the first aluminum to partially form a compound such as Al 3 Ti, which is present when the second aluminum film is formed. Since the surface fluidity of aluminum is underground, the embedding of aluminum becomes complete and a void becomes easy to form. This phenomenon is particularly prone to occur at the entrance of the contact hole, so-called pin-off is likely to occur. And this pinch-off tends to occur in the embedding of the contact hole which has a diameter of 0.3 micrometer or less.

또한, 웨팅층이 있는 경우에는, 이 웨팅층을 구성하는 티타늄이 배리어 중에 존재하는 산화 티타늄을 환원하고, 배리어층의 배리어성을 저하시키는 수가 있다.In addition, when there is a wetting layer, the titanium constituting the wetting layer can reduce the titanium oxide present in the barrier to reduce the barrier property of the barrier layer.

이와 같은 이유에 의해, 웨팅층은, 적어도 제 1 층의 배신층에서는 형성되지 않은 것이 바람직하다. 그리고, 웨팅층이 형성되지 않으면, 그때문의 공정을 필요로 하지 않으므로, 제조 공정을 단축할 수 있다.For this reason, it is preferable that the wet layer is not formed at least in the distribution layer of the first layer. And if a wetting layer is not formed, the process of that time will not be needed and a manufacturing process can be shortened.

본 발명에 있어서는, 상술한 것과 같이, 콘택트 홀의 형성후에 층간 절연막의 탈가스 처리를 행하고, 또한, 알루미늄막의 성막전에 웨이퍼를 충분히 냉각하는 공정을 갖는 것에 의해, 웨팅층을 형성하지 않아도, 배리어층과 제 1 알루미늄막과는 충분한 밀착성을 형성하지 않아도, 배리어층과 제 1 알루미늄막과는 충분한 밀착성을 갖는다. 그리고, 제 1 알루미늄막보다 하층에 포함되는 수소, 질소, 산소 등의 가스는 탈가스 차리에 의해 충분히 제거되고, 게다가, 이것들의 가스는 제 1 알루미늄막을 통과할 수 없기 때문에, 제 1 알루미늄막의 표면을 매우 평활하게 된다. 따라서, 제 2 알루미늄막의 형성시에는, 제 1 알루미늄막의 표면을 알루미늄이 원활하게 유동해서 양호한 매립층이 형성된다.In the present invention, as described above, the degassing treatment of the interlayer insulating film is performed after the formation of the contact hole, and the wafer layer is sufficiently cooled before the aluminum film is formed, so that the barrier layer and the wet layer are not formed. Even if it does not form sufficient adhesiveness with a 1st aluminum film, it has sufficient adhesiveness with a barrier layer and a 1st aluminum film. The gases such as hydrogen, nitrogen, and oxygen contained in the lower layer than the first aluminum film are sufficiently removed by the degassing process, and furthermore, since these gases cannot pass through the first aluminum film, the surface of the first aluminum film Will be very smooth. Therefore, when the second aluminum film is formed, aluminum smoothly flows on the surface of the first aluminum film to form a good buried layer.

본 발명에 있어서, 콘팩트 홀에 제 1 및 제 2 알루미늄막(34, 35)이 양호하게 매립된 이유로서는, 이하의 것이 고려된다.In the present invention, the following is considered as a reason why the first and second aluminum films 34 and 35 are well embedded in the compact hole.

(a) 탈가스 공정을 행함으로써, 층간 절연막, 특히 BPSG 막에 포함되는 물이나 질소를 가스화해서 충분히 방출함으로써, 그후의 제 1 알루미늄막(34) 및 제 2 알루미늄(35)의 성막에 있어서 BPSG 막(30)이나 배리어층(33)으로부터의 가스의 발생을 억제하기 때문에, 배리어층(33)과 제 1 알루미늄막(34)과의 밀착성을 높이고 양호한 스텝 커버리지의 성막이 가능하다는 것이다.(a) By performing a degassing step, the gas or water contained in the interlayer insulating film, in particular, the BPSG film is gasified and sufficiently discharged to thereby release the BPSG in the subsequent film formation of the first aluminum film 34 and the second aluminum 35. Since the generation of gas from the film 30 or the barrier layer 33 is suppressed, the adhesion between the barrier layer 33 and the first aluminum film 34 can be improved and the film formation of good step coverage can be achieved.

(b) 제 1 알루미늄막(34)의 성막에 있어서, 기판 온도를 200℃ 이하의 비교적 저온에 설정함으로써, BPSG 막(30) 및 배리어층(33)에 포함되는 수분이나 질소를 방출시키지 않게 하고, 상기 탈가스 공정의 효과에 가해서 제 1 알루미늄막(34)의 밀착성을 높인다는 것이다.(b) In the film formation of the first aluminum film 34, the substrate temperature is set at a relatively low temperature of 200 ° C. or lower so that moisture and nitrogen contained in the BPSG film 30 and the barrier layer 33 are not released. In addition to the effect of the degassing step, the adhesion of the first aluminum film 34 is enhanced.

(c) 또한, 제 1 알루미늄막(34) 자체가, 기판 온도가 올라간 경우에 하층에서의 가스의 발생을 억제하는 역할을 다하기 때문에, 다음의 제 2 알루미늄막(35)의 성막을 비교적 높은 온도에서 행할 수 있으며, 제 2 알루미늄막의 유동 확산을 양호하게 행할 수 있다는 것.(c) Further, since the first aluminum film 34 itself plays a role of suppressing generation of gas in the lower layer when the substrate temperature rises, the film formation of the next second aluminum film 35 is relatively high. It can carry out at temperature, and can carry out the flow diffusion of a 2nd aluminum film favorably.

이상 같이, 본 발명에 의하면, 알루미늄막의 스퍼터 이전에 적어도 탈가스 공정과 냉각 공정을 포함하며, 또한 동일 챔버내에서 연속적으로 알루미늄막을 성막함으로써, 0.2㎛ 정도까지의 콘택트 홀을 알루미늄 또는 알루미늄 합금만으로 매립하는 것이 가능하게 되며, 신뢰성 및 수율면에서 향상이 도모해졌다. 또한, 콘택트부를 구성하는 알루미늄막에 있어서의 구리 등의 편석이나 결정 입자의 이상 성장도 없고, 마이그레이션 등을 포함한 신뢰성의 점에서도 양호하다는 것이 확인되었다.As described above, according to the present invention, a contact hole up to about 0.2 µm is filled only with aluminum or an aluminum alloy, including at least a degassing step and a cooling step before the sputtering of the aluminum film, and further forming an aluminum film in the same chamber. It is possible to do this, and improved in terms of reliability and yield. In addition, it was confirmed that there was no abnormal growth of segregation such as copper and crystal grains in the aluminum film constituting the contact portion, and also in terms of reliability including migration and the like.

또한, 상기 실시의 형태에서는, N 채널형 MOS 소자를 포함하는 반도체 장치에 있어 설명했는데, P 채널형 또는 CMOS형 소자를 포함하는 반도체 장치에 적용할 수 있다.Moreover, in the said embodiment, although demonstrated in the semiconductor device containing an N-channel MOS element, it can apply to the semiconductor device containing a P-channel type or CMOS type element.

또한, 상기 실시의 형태에서는, 제 1 층의 콘택트 홀에서의 알루미늄막의 매립에 대해서 설명했는데, 제 2 층 이상(제 2 층, 제 3 층 및 제 4 층)의 배선층에서의 알루미늄막의 매립에 대해서도, 마찬가지의 효과를 확인하고 있다.Moreover, in the said embodiment, although the embedding of the aluminum film in the contact hole of the 1st layer was demonstrated, also about the embedding of the aluminum film in the wiring layer of 2nd or more layers (2nd layer, 3rd layer, and 4th layer). The same effect is confirmed.

도 1a 내지 도 1c를 본 발명의 반도체 장치의 제조 방법의 한 예를 공정순으로 모식적으로 도시하는 단면도.1A to 1C are cross-sectional views schematically showing one example of a method for manufacturing a semiconductor device of the present invention in process order.

도 2a는 본 발명에 관한 실시의 형태에 이용되는 스퍼터 장치의 한 예를 모식적으로 도시하는 도면.It is a figure which shows typically an example of the sputter apparatus used for embodiment which concerns on this invention.

도 2b는 스테이지의 한 예의 평면도.2B is a plan view of one example of a stage.

도 3은 도 2a 및 도 2b에 도시하는 스퍼터 장치를 이용하여 기판 온도를 제어했을 때의 시간과 기판 온도와의 관계를 도시하는 도면.FIG. 3 is a diagram illustrating a relationship between time and substrate temperature when the substrate temperature is controlled using the sputtering apparatus shown in FIGS. 2A and 2B.

도 4는 본 발명에 관한 반도체 장치의 제조 방법에 있어서, 처리 타이밍과 챔버내의 잔류 가스(물)의 분압의 관계를 도시하는 도면.4 is a diagram showing a relationship between processing timing and partial pressure of residual gas (water) in a chamber in the method of manufacturing a semiconductor device according to the present invention.

도 5는 본 발명에 관한 반도체 장치의 제조 방법에 있어서, 처리 타이밍과 챔버내의 잔류 가스(질소)의 분압의 관계를 도시하는 도면.Fig. 5 is a diagram showing a relationship between processing timing and partial pressure of residual gas (nitrogen) in a chamber in the method of manufacturing a semiconductor device according to the present invention.

도 6은 웨팅층을 갖지 않는 층 구조에 있어서의 SIMS의 데이터를 도시하는 도면.FIG. 6 is a diagram showing data of SIMS in a layer structure having no wetting layer. FIG.

도 7은 웨팅층을 갖는 층 구조에 있어서의 SIMS의 데이터를 도시하는 도면.FIG. 7 shows data of SIMS in a layer structure having a wetting layer. FIG.

도 8a는, 웨이퍼를 냉각한 후에, 알루미늄을 성막한 경우에 있어서의 웨이퍼의 단면의 전자 현미경 사진에 기초하여 도시한 도면.8A is a view based on an electron micrograph of a cross section of a wafer in the case where aluminum is formed after cooling the wafer.

도 8b는, 웨이퍼를 냉각하지 않고, 알루미늄은 성막한 경우에 있어서의 웨이퍼의 단면에 전자 현미경 사진에 기초하여 도시한 도면.FIG. 8B is a diagram illustrating the cross section of the wafer in the case where aluminum is formed without cooling the wafer, based on an electron micrograph. FIG.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on main parts of drawing

11 : 실리콘 기판 12 : 필드 절연막11 silicon substrate 12 field insulating film

13 : 게이트 산화막 14 : 게이트 전극13 gate oxide film 14 gate electrode

15 : 저농도 불순물층 16 : 고농도 불순물층15: low concentration impurity layer 16: high concentration impurity layer

Claims (8)

소자를 포함하는 반도체 기판,A semiconductor substrate comprising an element, 상기 반도체 기판 위에 형성되며, 열처리에 의해서 가스화 성분이 제거된 층간 절연막,An interlayer insulating film formed on the semiconductor substrate, wherein a gasification component is removed by heat treatment; 상기 층간 절연막에 형성된 콘택트 홀,A contact hole formed in the interlayer insulating film, 상기 층간 절연막 및 상기 콘택트 홀의 표면에 형성된 배리어층, 및A barrier layer formed on a surface of the interlayer insulating film and the contact hole, and 상기 배리어층의 위에 형성된, 알루미늄 또는 알루미늄을 주성분으로 하는 합금으로 되는 알루미늄막을 포함하고,An aluminum film made of aluminum or an alloy containing aluminum as a main component, formed on the barrier layer; 상기 배리어층은, 당해 배리어층을 구성하는 금속의 옥사이드(oxide)를 부분적으로 포함하는, 반도체 장치.The barrier layer partially contains an oxide of a metal constituting the barrier layer. 제 1 항에 있어서, 상기 배리어층과 상기 알루미늄막 사이에, 해당 알루미늄막에 대한 습윤성(wettability)을 높이기 위한 웨팅층을 갖지 않는, 반도체 장치.The semiconductor device according to claim 1, wherein there is no wetting layer between the barrier layer and the aluminum film to increase wettability with respect to the aluminum film. 반도체 장치 제조 방법에 있어서,In the semiconductor device manufacturing method, (a) 소자를 포함하는 반도체 기판의 위에 형성된 층간 절연막에 콘택트 홀을 형성하는 공정,(a) forming a contact hole in an interlayer insulating film formed on the semiconductor substrate including the element, (b) 감압하에 있어서, 300∼500℃의 기판 온도에서 열처리함으로써, 상기 층간절연막에 포함되는 가스화 성분을 제거하는 탈가스 공정,(b) a degassing step of removing gasification components contained in the interlayer insulating film by performing heat treatment at a substrate temperature of 300 to 500 ° C. under reduced pressure; (c) 상기 층간 절연막 및 상기 콘택트 홀의 표면에 배리어층을 형성하는 공정,(c) forming a barrier layer on surfaces of the interlayer insulating film and the contact hole, (d) 기판 온도를 100℃ 이하로 냉각하는 공정,(d) cooling the substrate temperature to 100 ° C. or less, (e) 상기 배리어층의 위에, 200℃ 이하의 온도에서, 알루미늄 또는 알루미늄을 주성분으로 하는 합금으로 되는 제 1 알루미늄막을 형성하는 공정, 및(e) forming a first aluminum film of aluminum or an alloy containing aluminum as a main component at a temperature of 200 ° C. or lower on the barrier layer, and (f) 상기 제 1 알루미늄막 위에, 300℃ 이상의 온도에서, 알루미늄 또는 알루미늄을 주성분으로 하는 합금으로 되는 제 2 알루미늄막을 형성하는 공정을 포함하는 반도체 장치 제조 방법.and (f) forming a second aluminum film of aluminum or an alloy containing aluminum as a main component at a temperature of 300 ° C. or higher on the first aluminum film. 제 3 항에 있어서, 상기 공정 (e)에 있어서, 상기 배리어층의 위에 상기 제 1 알루미늄막에 대한 습윤성을 높이기 위한 웨팅층을 형성하지 않고, 상기 배리어층 상에 제 1 알루미늄막을 직접 형성하는, 반도체 장치 제조 방법.The method according to claim 3, wherein in the step (e), a first aluminum film is directly formed on the barrier layer, without forming a wetting layer for enhancing wettability to the first aluminum film on the barrier layer. Semiconductor device manufacturing method. 제 3 항 또는 제 4 항에 있어서, 상기 공정 (e) 및 (f)에서의 알루미늄막의 형성은 스퍼터법으로 행해지는, 반도체 장치 제조 방법.The method of manufacturing a semiconductor device according to claim 3 or 4, wherein the formation of the aluminum film in the steps (e) and (f) is performed by a sputtering method. 제 3 항 또는 제 4 항에 있어서, 상기 공정 (e) 및 (f)에서의 알루미늄막의 형성은 동일 챔버내에서 연속적으로 행해지는, 반도체 장치 제조 방법.The method of manufacturing a semiconductor device according to claim 3 or 4, wherein formation of the aluminum film in the steps (e) and (f) is performed continuously in the same chamber. 제 3 항 또는 제 4 항에 있어서, 상기 공정 (d), (e) 및 (f)는 감압 상태가 유지되고 있는 복수의 챔버를 갖는 동일한 장치내에서 연속적으로 행해지는, 반도체 장치 제조 방법.The semiconductor device manufacturing method according to claim 3 or 4, wherein the steps (d), (e), and (f) are continuously performed in the same device having a plurality of chambers in which a reduced pressure state is maintained. 제 3 항 또는 제 4 항에 있어서, 상기 공정 (c)의 후에, 상기 배리어층 중에 산소를 도입시키는 공정을 포함하는, 반도체 장치 제조 방법.The semiconductor device manufacturing method according to claim 3 or 4, further comprising a step of introducing oxygen into the barrier layer after the step (c).
KR10-1998-0035073A 1997-08-29 1998-08-28 Semiconductor device and its manufacturing method KR100496716B1 (en)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP24953597 1997-08-29
JP97-249535 1997-08-29
JP98-67867 1998-03-03
JP6786798 1998-03-03
JP10204396A JPH11317452A (en) 1997-08-29 1998-07-03 Semiconductor device and manufacture thereof
JP98-204396 1998-07-03

Publications (2)

Publication Number Publication Date
KR19990023960A KR19990023960A (en) 1999-03-25
KR100496716B1 true KR100496716B1 (en) 2005-09-30

Family

ID=27299562

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0035073A KR100496716B1 (en) 1997-08-29 1998-08-28 Semiconductor device and its manufacturing method

Country Status (2)

Country Link
JP (1) JPH11317452A (en)
KR (1) KR100496716B1 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6207558B1 (en) * 1999-10-21 2001-03-27 Applied Materials, Inc. Barrier applications for aluminum planarization
KR100322890B1 (en) * 1999-12-30 2002-02-08 박종섭 Method for forming oxide layer of semiconductor device
JP3449333B2 (en) 2000-03-27 2003-09-22 セイコーエプソン株式会社 Method for manufacturing semiconductor device
JP3480416B2 (en) 2000-03-27 2003-12-22 セイコーエプソン株式会社 Semiconductor device
JP2002118167A (en) * 2000-10-06 2002-04-19 Nec Corp Method for fabricating semiconductor device
KR100773980B1 (en) * 2006-08-28 2007-11-19 주식회사 퓨어네츄럴컴퍼니 Robot air cleaner combined with a vacuum cleaner and a vacuum cleaner head connected thereto

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05166753A (en) * 1991-05-14 1993-07-02 Sgs Thomson Microelectron Inc Barrier metal process for submicron contact
JPH065715A (en) * 1992-06-18 1994-01-14 Sony Corp Formation of wiring layer
JPH07312354A (en) * 1994-04-29 1995-11-28 Sgs Thomson Microelectron Inc Integrated circuit with improved contact barrier
JPH08186084A (en) * 1994-12-28 1996-07-16 Nec Corp Manufacture of semiconductor device
JPH08203896A (en) * 1995-01-26 1996-08-09 Mitsubishi Electric Corp Fabrication of semiconductor device
JPH0917791A (en) * 1996-08-02 1997-01-17 Hitachi Ltd Manufacture of semiconductor device
KR100338094B1 (en) * 1995-12-04 2002-11-07 주식회사 하이닉스반도체 Method for forming metal layer in semiconductor device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05166753A (en) * 1991-05-14 1993-07-02 Sgs Thomson Microelectron Inc Barrier metal process for submicron contact
JPH065715A (en) * 1992-06-18 1994-01-14 Sony Corp Formation of wiring layer
JPH07312354A (en) * 1994-04-29 1995-11-28 Sgs Thomson Microelectron Inc Integrated circuit with improved contact barrier
JPH08186084A (en) * 1994-12-28 1996-07-16 Nec Corp Manufacture of semiconductor device
JPH08203896A (en) * 1995-01-26 1996-08-09 Mitsubishi Electric Corp Fabrication of semiconductor device
KR100338094B1 (en) * 1995-12-04 2002-11-07 주식회사 하이닉스반도체 Method for forming metal layer in semiconductor device
JPH0917791A (en) * 1996-08-02 1997-01-17 Hitachi Ltd Manufacture of semiconductor device

Also Published As

Publication number Publication date
JPH11317452A (en) 1999-11-16
KR19990023960A (en) 1999-03-25

Similar Documents

Publication Publication Date Title
KR100377672B1 (en) Semiconductor device and its manufacturing method
JP3528665B2 (en) Method for manufacturing semiconductor device
US6144097A (en) Semiconductor device and method of fabricating the same
US7378350B2 (en) Formation of low resistance via contacts in interconnect structures
US6194304B1 (en) Semiconductor device and method of fabricating the same
US6326287B1 (en) Semiconductor device and method of fabricating the same
KR20070045986A (en) Improving adhesion and minimizing oxidation on electroless co alloy films for integration with low k inter-metal dielectric and etch steo
US6350685B1 (en) Method for manufacturing semiconductor devices
US20040127002A1 (en) Method of forming metal line in semiconductor device
US6458703B2 (en) Method for manufacturing semiconductor devices with allevration of thermal stress generation in conductive coating
US7087524B2 (en) Method of forming copper wiring in semiconductor device
KR100496716B1 (en) Semiconductor device and its manufacturing method
JPH10209147A (en) Manufacture of semiconductor device
US6486555B2 (en) Semiconductor device having a contact structure using aluminum
US6403458B2 (en) Method for fabricating local interconnect structure for integrated circuit devices, source structures
JP3123553B2 (en) Semiconductor device
JP3456392B2 (en) Method for manufacturing semiconductor device
JP3922355B2 (en) Manufacturing method of semiconductor device
US20010019159A1 (en) Local interconnect structure for integrated circuit devices, source structure for the same, and method for fabricating the same
JP2000200833A (en) Manufacture of semiconductor device
KR20050009654A (en) Method of manufacturing a semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130520

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150518

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee