KR19990023960A - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
KR19990023960A
KR19990023960A KR1019980035073A KR19980035073A KR19990023960A KR 19990023960 A KR19990023960 A KR 19990023960A KR 1019980035073 A KR1019980035073 A KR 1019980035073A KR 19980035073 A KR19980035073 A KR 19980035073A KR 19990023960 A KR19990023960 A KR 19990023960A
Authority
KR
South Korea
Prior art keywords
film
aluminum
barrier layer
aluminum film
interlayer insulating
Prior art date
Application number
KR1019980035073A
Other languages
Korean (ko)
Other versions
KR100496716B1 (en
Inventor
미치오 아사히나
나오히로 모리야
가즈키 마츠모토
주니치 다케우치
Original Assignee
야스카와 히데아키
세이코 앱슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야스카와 히데아키, 세이코 앱슨 가부시키가이샤 filed Critical 야스카와 히데아키
Publication of KR19990023960A publication Critical patent/KR19990023960A/en
Application granted granted Critical
Publication of KR100496716B1 publication Critical patent/KR100496716B1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76843Barrier, adhesion or liner layers formed in openings in a dielectric
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76853Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855After-treatment introducing at least one additional element into the layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

반도체 장치의 제조 방법은 이하의 공정(a) 내지 (f)을 포함한다.The manufacturing method of a semiconductor device includes the following processes (a)-(f).

(a) 소자를 포함하는 반도체 기판(11)의 위에 형성된 층간 절연막(실리콘 산화막(20) 및 BPSG막(30))에 콘택트홀(32)을 형성하는 공정, (b) 감압하에 있어서 300∼550℃의 기판온도로 열처리 하므로서 상기 층간 절연막에 포함되는 가스화 성분을 제거하는 탈가스 공정, (c) 상기 층간 절연막 및 콘택트홀(32)의 표면에 배리어층(33)을 형성하는 공정, (d) 기판온도를 100℃ 이하로 냉각하는 공정, (e) 상기 배리어층(33)이 위에 200℃ 이하의 온도로 알루미늄 또는 알루미늄을 주성분으로 하는 합금으로 되는 제 1의 알루미늄막(34)을 형성하는 공정, 및 (f) 상기 제 1의 알루미늄막(34)의 위에 300℃ 이상의 온도로 알루미늄 또는 알루미늄을 주성분으로 하는 합금으로 되는 제 2의 알루미늄막(35)을 형성하는 공정.(a) forming a contact hole 32 in the interlayer insulating film (silicon oxide film 20 and BPSG film 30) formed on the semiconductor substrate 11 including the element, (b) 300 to 550 under reduced pressure A degassing step of removing gasification components contained in the interlayer insulating film by heat treatment at a substrate temperature of 占 폚, (c) forming a barrier layer 33 on the surfaces of the interlayer insulating film and the contact hole 32, (d) Cooling the substrate temperature to 100 ° C. or lower, (e) forming the first aluminum film 34 made of aluminum or an alloy containing aluminum as a main component at a temperature of 200 ° C. or lower on the barrier layer 33. And (f) forming a second aluminum film (35) made of aluminum or an alloy containing aluminum as a main component at a temperature of 300 ° C or higher on the first aluminum film (34).

이 제조 방법에 의하면 콘택트홀내의 도전물질로서 알루미늄 또는 알루미늄 합금을 쓰며 보이드나 단선 등의 발생이 없고 스탭 커버리지가 우수한 콘택트구조를 갖는 반도체 장치가 얻어진다.According to this manufacturing method, a semiconductor device using aluminum or an aluminum alloy as a conductive material in the contact hole, and having a contact structure with excellent staff coverage without generating voids or disconnection, is obtained.

Description

반도체 장치 및 그 제조 방법Semiconductor device and manufacturing method thereof

본 발명은 반도체 장치 및 그 제조 방법에 관하여 특히 미세화가 가능하며 또한 알루미늄을 쓴 콘텍트 구조를 갖는 반도체 장치 및 그 제조 방법에 관한다.The present invention relates to a semiconductor device and a method of manufacturing the semiconductor device and a method of manufacturing the same, which can be particularly miniaturized and has a contact structure using aluminum.

LSI등 반도체 장치에 있어선 소자의 미세화, 고밀도화 및 다층화에 따라 아스펙트비가 큰 콘택트홀이 필요로 되어 있다. 이같은 콘택트홀로의 배선재료의 매립은 어렵고 근래 중요한 기술적 과제로 되어 있다. 그리고 배선 재료로서 유용한 알루미늄 또는 알루미늄 합금에 의해서 콘택트홀 내로 매립하는 것이 시도되고 있다.In semiconductor devices such as LSIs, contact holes having a large aspect ratio are required as the device becomes smaller, denser, and multilayered. The embedding of wiring material into such contact holes is difficult and has become an important technical problem in recent years. And it has been attempted to bury in contact holes with aluminum or aluminum alloy useful as wiring material.

그때문에 기술로서, 예컨대, 일본국 특개소 64-76736호 공보에 개시된 기술이 있다. 이 기술에 있어선 우선 150℃ 이하의 온도에서 알루미늄 또는 알루미늄 합금을 바이어스스퍼터에 의해서 퇴적시키고 그 스텝으로 알루미늄막을 콘택트홀에 매립하는 제조방법에 개시되고 있다.Therefore, as a technique, there exists a technique disclosed by Unexamined-Japanese-Patent No. 64-76736, for example. In this technique, first, a manufacturing method is disclosed in which aluminum or an aluminum alloy is deposited by a bias sputter at a temperature of 150 ° C. or lower, and an aluminum film is embedded in a contact hole in the step.

이 기술에 의하면 제 1 층째의 알루미늄막을 비교적 균일하게 퇴적시킬 수 있고 커버리지성이 상당히 개선되지만 보이드 등의 발생으로 콘택트홀내의 도전부에 있어서 단선부가 발생하는 문제에 대해선 충분히 개선되었다고 말할 수 없다.According to this technique, the aluminum film of the first layer can be deposited relatively uniformly and the coverage is considerably improved, but it cannot be said that the problem of disconnection in the conductive portion in the contact hole due to the generation of voids or the like has been sufficiently improved.

본 발명의 목적은 콘택트 홀내의 도전물질로서 알루미늄 또는 알루미늄 합금을 쓰며 보이드(void)나 단선 등의 발생이 없고 스텝 커버리지(step coverage)가 우수한 콘택트 구조를 갖는 반도체 장치를 제공하는데 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a semiconductor device using aluminum or an aluminum alloy as a conductive material in a contact hole, and having a contact structure having no step or disconnection and excellent step coverage.

이 발명의 다른 목적은 상기 반도체 장치의 제조 방법을 제공하는데 있다.Another object of the present invention is to provide a method of manufacturing the semiconductor device.

이 발명의 반도체 장치의 제조 방법은 이하의 공정(a) 내지 (f)를 포함한다.The manufacturing method of the semiconductor device of this invention includes the following processes (a)-(f).

(a) 소자를 포함하는 반도체 기판의 위에 형성된 층간 절연막에 콘택트홀을 형성하는 공정,(a) forming a contact hole in the interlayer insulating film formed on the semiconductor substrate including the element,

(b) 감압하에 있어서 300∼550℃의 기판 온도로 열처리 함으로서 상기 층간 절연막에 포함되는 가스화 성분을 제거하는 탈가스 공정,(b) a degassing step of removing gasification components contained in the interlayer insulating film by heat treatment at a substrate temperature of 300 to 550 캜 under reduced pressure;

(c) 상기 층간 절연막 및 상기 콘택트홀의 표면에 배리어층을 형성하는 공정,(c) forming a barrier layer on surfaces of the interlayer insulating film and the contact hole,

(d) 기판 온도를 100℃ 이하로 냉각하는 공정,(d) cooling the substrate temperature to 100 ° C. or less,

(e) 상기 배리어층의 위에 200℃ 이하의 온도로 알루미늄 또는 알루미늄을 주성분으로 하는 합금으로 되는 제 1의 알루미늄막을 형성하는 공정, 및(e) forming a first aluminum film of aluminum or an alloy containing aluminum as a main component at a temperature of 200 ° C. or lower on the barrier layer, and

(f) 상기 제 1의 알루미늄막의 위에 300℃ 이상의 온도에서 알루미늄 또는 알루미늄을 주성분으로 하는 합금으로 하는 제 2의 알루미늄막을 형성하는 공정.(f) forming a second aluminum film containing aluminum or an alloy containing aluminum as a main component at a temperature of 300 ° C. or higher on the first aluminum film.

이 반도체 장치의 제조 방법에 있어서의 특징의 하나는 공정(b)에서 특정 조건하에 상기 층간 절연막에 포함되는 가스화 성분은 제거하는 공정(탈가스 공정)을 포함하는데 있다. 이 탈가스 공정을 거치므로 후의 공정, 예컨대, 300℃ 이상의 고온 조건하에서 행해지는 제 2의 알루미늄막의 형성공정 등에 있어서 층간 절연막에 포함되는 물, 질소, 수소 또는 산소 등의 가스 발생을 억제할 수 있다.One of the features of this semiconductor device manufacturing method includes a step (degassing step) of removing gasification components contained in the interlayer insulating film under specific conditions in step (b). Since this degassing process is carried out, gas generation such as water, nitrogen, hydrogen or oxygen contained in the interlayer insulating film can be suppressed in a subsequent step, for example, a step of forming a second aluminum film performed under a high temperature condition of 300 ° C. or higher. .

본원 발명자에 의하면 이같은 층간 절연막에서 발생하는 가스는 배어리 층에 흡수되며 또는 콘택트홀 내의 알루미늄막엔 흡수되지 않는다는 것이 확인되고 있다. 따라서, 공정(b)에 의해, 층간 절연막에 포함되는 가스화 성분을 제거하므로서 이같은 가스 배리어층과 제 1의 알루미늄막과의 사이에 존재하는 것에 의한 배리어층의 절음성의 저하나 보이드의 발생을 확실하게 억제할 수 있다. 그 결과, 콘택트홀내에 키버리지가 양호하고 저저항인 알루미늄막으로 되는 콘택트부를 형성할 수 있다.According to the present inventors, it is confirmed that the gas generated in such an interlayer insulating film is absorbed into the burry layer or not in the aluminum film in the contact hole. Therefore, by removing the gasification component contained in the interlayer insulating film by the step (b), the degradation of the noise resistance and the generation of voids due to the existence of such gas barrier layer and the first aluminum film are assured. Can be suppressed. As a result, it is possible to form a contact portion in the contact hole which is made of an aluminum film having good keyage and low resistance.

여기에 있어서 「가스화 성분」이란, 예컨대, 감압하에 있어서 기판온도가 300℃ 이상인 때, 퇴적층, 즉 층간 절연막 또는 배리어층에서 발생하는 물, 수소, 산소 또는 질소등의 가스성분을 말한다. 또, 「감압하」라는 바람직하기는 2.6pa 이하, 더욱 바람직하기는 1.3pa 이하의 기압을 말한다.Here, a "gasification component" means the gas component, such as water, hydrogen, oxygen, or nitrogen which generate | occur | produces in a deposited layer, ie, an interlayer insulation film or a barrier layer, when a substrate temperature is 300 degreeC or more under reduced pressure, for example. Moreover, "under reduced pressure" is preferably 2.6 Pa or less, more preferably 1.3 Pa or less.

또, 이 발명에 있어선 상기 공정(d)에 있어서 기판 온도를 100℃ 이하 바람직하기는 상온∼50℃으로 냉각한다. 이 공정(d)으로 기판온도를 냉각하므로서 제 1의 알루미늄막을 성막하기 전에 기판온도를 충분히 내릴 수 있다. 상기 공정(b)에 탈가스 공정에서 기판온도를 300℃ 이상의 고온으로 하기 위해서 이 공정(d)으로 기판온도를 확실하게 저하시키므로서 이후의 공정(e)에서의 온도조절을 확실하게 행할 수 있다. 또, 이 공정(d)을 거치므로서 제 1의 알루미늄막을 성막할 때 층간 절연막 및 배리어층, 또한 웨이퍼 전면에서 방출되는 가스량을 극히 적게 할 수 있다. 그 결과, 배리어층과 제 1의 알루미늄막과의 계면에 흡착하는 커버리지성이나 밀착성에 유해한 가스의 영향을 방지할 수 있다.In the present invention, the substrate temperature in the step (d) is preferably 100 ° C or lower, and preferably cooled to room temperature to 50 ° C. By cooling the substrate temperature in this step (d), the substrate temperature can be sufficiently lowered before forming the first aluminum film. In order to make a board | substrate temperature high in 300 degreeC or more in a degassing process to the said process (b), temperature control in a subsequent process (e) can be performed reliably, by reliably lowering a substrate temperature in this process (d). . In addition, through this step (d), when the first aluminum film is formed, the amount of gas emitted from the interlayer insulating film, the barrier layer, and the entire surface of the wafer can be extremely reduced. As a result, it is possible to prevent the influence of gases harmful to the coverage and adhesion adsorbed at the interface between the barrier layer and the first aluminum film.

상기 공정(e)에 있어서, 상기 배리어층 위에 200℃이하, 바람직하기는 30∼100℃의 온도로 제 1의 알루미늄막을 형성하므로서 상기 층간 절연막 및 배리어층에 포함되는 성분을 가스화시키는 것은 억제할 수 있고 배리어층에서 외부에 발생하는 가스에 의한 배리어층의 젖음성의 저하를 방지할 수 있다. 그 결과, 제 1의 알루미늄막이 있는 것에 의해 기판의 온도가 올라갔다 해도 제 1의 알루미늄막으로부터 하층의 층간 절연막 및 배리어층에서의 가스 발생을 억제할 수 있기 때문에 제 2의 알루미늄막의 성막공정(f)에 있어서 비교적 높은 온도, 구제적으로는 300℃ 이상, 바람직하기는 350∼450℃에서 제 2의 알루미늄막을 형성할 수 있다.In the step (e), gasification of components contained in the interlayer insulating film and the barrier layer can be suppressed by forming the first aluminum film on the barrier layer at a temperature of 200 ° C. or lower, preferably 30 to 100 ° C. In addition, the wettability of the barrier layer due to the gas generated externally in the barrier layer can be prevented. As a result, even if the temperature of the substrate increases due to the presence of the first aluminum film, gas generation in the lower interlayer insulating film and the barrier layer can be suppressed from the first aluminum film. ), The second aluminum film can be formed at a relatively high temperature, specifically 300 ° C or more, preferably 350 to 450 ° C.

이같이 공정(e)에 있어서 비교적 낮은 온도로 제 1의 알루미늄막을 형성하는 공정, 및 공정(f)에 있어서 비교적 높은 온도로 제 2의 알루미늄막을 형성하므로서 보이드의 발생이 없고 양호한 스텝커버리지의 콘택트홀로의 매립이 가능하게 된다. 또한, 이 발명의 제조방법은 0.2㎛의 콘택트홀에 적용할 수 있다는 것이 확인되고 있다.Thus, in the step (e), the first aluminum film is formed at a relatively low temperature, and in the step (f), the second aluminum film is formed at a relatively high temperature, whereby no voids are generated and a good step coverage contact hole is formed. Landfilling becomes possible. In addition, it has been confirmed that the manufacturing method of the present invention can be applied to a contact hole of 0.2 mu m.

또, 상기 배리어층의 표면엔, 예컨대, 콘택트홀의 지름이 0.5㎛ 이하이고 아스펙트비가 1-4의 미세한 콘택트홀로 도전물질을 매립하는 경우에 배리어층의 표면에 상기 도전물질에 대한 젖음성을 높이기 위해서 형성되는 것이며, 통상, 티타늄 등의 고융점 금속의 막에 의해서 형성된다. 그러나 본원 발명자에 의하면 티타늄 등의 금속막은 비교적 물이나 수소를 포함하기 쉽다는 것이 확인되고 있다. 따라서 표면에 웨팅 층을 형성하지 않으므로서 가스화 성분의 양을 웨팅층을 갖는 경우에 비해서 저감시키고 보이드의 발생원인이 되는 가스의 발생을 보다 억제할 수 있다.In order to increase the wettability of the conductive material on the surface of the barrier layer when the conductive material is embedded in the surface of the barrier layer with, for example, a contact hole having a diameter of 0.5 µm or less and an aspect ratio of 1-4. It is usually formed by a film of high melting point metal such as titanium. However, according to the inventors of the present application, it has been confirmed that metal films such as titanium are relatively easy to contain water and hydrogen. Therefore, the amount of gasification component can be reduced compared with the case of having a wetting layer, and the generation | occurrence | production of the gas which becomes a cause of a void can be suppressed more, without forming a wet layer on the surface.

상기 공정(e) 및 (f)에 있어서의 알루미늄막의 성막은 스퍼터법이 바람직하고 또한 제 1의 알루미늄막 및 제 2의 알루미늄막은 동일 챔버내에서 연속적으로 행해질 것이 바래진다. 이같이 알루미늄막의 성막을 동일 챔버내에서 연속적으로 행하므로서 기판온도의 컨트롤이 용이한 동시에 분위기에 제어 등도 정확하게 할 수 있으며 제 1의 알루미늄막의 표면에 산화막이 형성되는 등의 불편을 회피할 수 있다.The sputtering method is preferable for forming the aluminum film in the steps (e) and (f), and it is hoped that the first aluminum film and the second aluminum film are continuously performed in the same chamber. In this way, by forming the aluminum film continuously in the same chamber, the substrate temperature can be easily controlled, the atmosphere can be precisely controlled, and the inconvenience of forming an oxide film on the surface of the first aluminum film can be avoided.

또, 상기 고정(d), (e) 및 (f)는 감압상태로 유지되고 있는 복수의 챔버를 갖는 동일 장치내에서 연속적으로 행해질 것이 바래진다. 이것으로 기판의 이동, 설치의 공정의 감소가 도모해지며 그 결과 공정의 간편화 및 기판의 오염을 방지할 수 있다.In addition, it is hoped that the fixings (d), (e) and (f) will be carried out continuously in the same apparatus having a plurality of chambers kept in a reduced pressure state. This makes it possible to reduce the process of moving and installing the substrate, thereby simplifying the process and preventing contamination of the substrate.

또한, 상기 공정(c)의 배리어층의 형성 공정 후에 상기 배리어층중에 산소를 도입시켜서 배리어층 중에 그 배리어층을 구성하는 금속의 옥사이드를 부분적으로 형성하므로서 배리어성을 향상시킬 것이 바래진다. 상기 배리어층에 산소를 도입시키는 방법으로선 기판을 산호 플라즈마 중에 폭로하거나 또는 산소분위기 중에서 열처리하는 방법을 채용할 수 있다.Further, after the step of forming the barrier layer in the step (c), oxygen is introduced into the barrier layer to partially form an oxide of a metal constituting the barrier layer in the barrier layer, thereby improving barrier properties. As a method of introducing oxygen into the barrier layer, a method of exposing the substrate in a coral plasma or performing heat treatment in an oxygen atmosphere may be employed.

이상같은 제조방법에 의해서 형성된 반도체 장치는 소자를 포함하는 반도체기판,The semiconductor device formed by the above manufacturing method includes a semiconductor substrate including an element,

상기 반도체 기판상에 형성되고 열처리에 의해서 가스화 성분이 제거된 층간 절연막,An interlayer insulating film formed on the semiconductor substrate and removed from the gasification component by heat treatment;

상기 층간 절연막에 형성된 콘택트홀,A contact hole formed in the interlayer insulating film,

상기 층간 절연막 및 상기 콘택트홀의 표면에 형성된 배리어층, 및A barrier layer formed on a surface of the interlayer insulating film and the contact hole, and

상기 배리어층의 위에 형성된 알루미늄 또는 알루미늄을 주성분으로 하는 합금으로 이루는 알루미늄막을 포함한다.An aluminum film made of aluminum or an alloy mainly composed of aluminum formed on the barrier layer is included.

이 반도체 장치에 있어선 열처리에 의해서 가스화 성분이 제거된 층간 절연막을 갖는 것을 특징으로 하며 상술같이 양호한 스탭 커버리의 알루미늄막으로 되는 콘택트부를 갖는다.The semiconductor device is characterized by having an interlayer insulating film from which a gasification component has been removed by heat treatment, and having a contact portion which is an aluminum film of a good step cover as described above.

또, 발명의 콘택트 구조를 MOS 소자의 소스영역이나 드레인 영역을 구성하는 불순물 확산층의 표면에 형성된 실리사이드층에 호적하게 적용되는데 이것에 한정되지 않으며 다른 영역 또는 실리사이드층을 갖지 않은 불순물 확산층에 있어서의 콘택트에도 적용할 수 있다.Further, the contact structure of the invention is suitably applied to the silicide layer formed on the surface of the impurity diffusion layer constituting the source region or the drain region of the MOS device, but is not limited to this, but the contact in the impurity diffusion layer having no other region or silicide layer. Applicable to

또한, 이 발명에 있어서의 콘택트홀은 이방성의 드라이에칭에 의해 형성된 것 외에 등방성의 웨트엣징과 이방성의 드라이 엣칭을 조합해서 콘택트홀의 상단부를 적당하게 웨이퍼상으로 형성시키는 것이어도 좋다. 예컨대, 이 타입의 콘택트홀이며 하부의 이방성의 드라이엣칭에 의해서 형성된 부분의 구경이 0.5∼0.8㎛이고 아스패트비가 0.5∼3인 경우엔 제 2의 알루미늄막을 300∼350℃에서 성막할 수 있기 때문에 고온 시방이 아닌 일반적인 스퍼터 장치를 사용할 수 있으므로 실용상 매우 유용하다.In addition, the contact hole in this invention may be formed by anisotropic dry etching, and may form the upper end part of a contact hole suitably on a wafer by combining isotropic wet etching and anisotropic dry etching. For example, when the diameter of the contact hole of this type and the portion formed by the dry anisotropy of the lower part is 0.5 to 0.8 m and the aspart ratio is 0.5 to 3, the second aluminum film can be formed at 300 to 350 ° C. It is very useful in practical use because it can use a general sputtering device rather than a high temperature specification.

도 1a ∼ 도 1e를 이 발명의 반도체 장치의 제조 방법의 1예를 공정순으로 묵시적으로 도시하는 단면도.1A to 1E are sectional views showing, implicitly, one example of a method for manufacturing a semiconductor device of the present invention in the order of steps.

도 2a는 이 발명에 관한 실시의 형태에 쓰이는 스퍼터 장치의 1예를 묵시적으로 도시하는 도면.2A implicitly shows an example of a sputtering apparatus used in the embodiment according to the present invention.

도 2b는 스태이지의 1예의 평면도.2B is a plan view of one example of a stage.

도 3은 도 2에 도시하는 스퍼터 장치를 써서 기판온도를 파이했을 때에 시간과 기판온도와의 관계를 도시하는 도면.FIG. 3 is a diagram showing a relationship between time and substrate temperature when the substrate temperature is pied up using the sputtering apparatus shown in FIG. 2; FIG.

도 4는 이 발명에 관한 반도체 장치의 제조방법에 있어서 처리 타이밍과 챔버내의 잔류가스(물)의 분압의 관계를 도시하는 도면.4 is a diagram showing a relationship between processing timing and partial pressure of residual gas (water) in a chamber in the method of manufacturing a semiconductor device according to the present invention.

도 5는 이 발명에 관한 반도체 장치의 제조방법에 있어서의 처리 타이밍과 챔버내의 잔류가스(질소)의 분압의 관계를 도시하는 도면.Fig. 5 is a diagram showing a relationship between processing timing and partial pressure of residual gas (nitrogen) in a chamber in the method of manufacturing a semiconductor device according to the present invention.

도 6은 웨팅층을 갖지 않는 층구조에 있어서의 SIMS의 데이터를 도시하는 도면.Fig. 6 is a diagram showing data of SIMS in a layer structure having no wetting layer.

도 7은 웨팅층을 갖지 않는 층구조에 있어서의 SIMS의 데이터를 도시하는 도면.FIG. 7 is a diagram showing data of SIMS in a layer structure having no wetting layer. FIG.

도 8a는 웨이퍼를 냉각한 후에 알루미늄을 성막한 경우에 있어서의 웨이퍼의 단면의 전자 현미경 사진에 의거하는 도면.8A is a view based on an electron micrograph of a cross section of a wafer in the case where aluminum is formed after cooling the wafer.

도 8b는 웨이퍼를 냉각하지 않고 알루미늄은 성막한 경우에 있어서의 웨이퍼의 단면에 전자현미경 사진에 의거하는 도면.Fig. 8B is a diagram based on an electron micrograph on the cross section of the wafer when aluminum is formed without cooling the wafer.

도면의 주요부분에 대한 부호의 설명Explanation of symbols for main parts of drawings

11 : 실리콘 기판 12 : 필드 절연막11 silicon substrate 12 field insulating film

13 : 게이트 산화막 14 : 게이트 전극13 gate oxide film 14 gate electrode

15 : 저농도 불순물층 16 : 고농도 불순물층15: low concentration impurity layer 16: high concentration impurity layer

발명의 호적한 실시의 설명Description of the preferred implementation of the invention

도 1a∼도 1c는 이 발명에 관한 반도체 장치의 제조방법 및 반도체 장치의 1실시의 형태를 설명하기 위한 개략단면도이다.1A to 1C are schematic cross-sectional views for explaining a method for manufacturing a semiconductor device and one embodiment of a semiconductor device according to the present invention.

이하에 반도체 장치의 제조방법의 1예를 도시한다.An example of the manufacturing method of a semiconductor device is shown below.

(소자의 형성)(Formation of elements)

우선, 일반적으로 쓰이는 방법에 의해서 실리콘 기판(11)에 MOS 소자가 형성된다. 구체적으로는 예컨대 실리콘 기판(11)상에 선택산화에 의해서 필드 절연막(12)가 형성되며 액티브 영역에 게이트 산화막(13)이 형성된다. 채널 주입에 의해서 역치 전압을 조정한 후, 모노실란(SiH4)를 열분해해서 성장시킨 폴리실리콘막 위에 텅스텐 실리사이드가 스퍼터되며 또한 실리콘 산화막(18)을 적층하고 소정 패턴으로 엣칭하므로서 게이트 전극(14)이 형성된다. 이때 필요에 따라서 필드 절연막(12)상에 폴리실리콘막 및 텅스텐 실리사이드막으로 되는 배선층(37)이 형성된다.First, a MOS device is formed on the silicon substrate 11 by a commonly used method. Specifically, for example, the field insulating film 12 is formed on the silicon substrate 11 by selective oxidation, and the gate oxide film 13 is formed in the active region. After adjusting the threshold voltage by channel injection, tungsten silicide is sputtered on the polysilicon film grown by pyrolysis of monosilane (SiH 4 ), and the silicon oxide film 18 is stacked and etched in a predetermined pattern to form the gate electrode 14. Is formed. At this time, if necessary, a wiring layer 37 which is a polysilicon film and a tungsten silicide film is formed on the field insulating film 12.

이러서 인을 이온 주입하는 것에 의해 소스 영역 또는 드레인 영역의 저농도 불순물층(15)이 형성된다. 이어서 게이트 전극(14)의 사이드에 실리콘 산화막으로 되는 측벽 스페이서(13)가 형성된 후, 비소를 이온 주입하고 할로겐 램프를 쓴 어닐 처리에 의해서 불순물의 활성화를 행하므로서 소스 영역 또는 드레인 영역의 고농도 불순물층(16)이 형성된다.Thus, by implanting phosphorus ion, a low concentration impurity layer 15 in the source region or the drain region is formed. Subsequently, after the sidewall spacers 13 made of silicon oxide films are formed on the side of the gate electrode 14, arsenic is ion-implanted and impurities are activated by annealing using a halogen lamp, so that a high concentration impurity layer in the source region or the drain region is formed. 16 is formed.

다음에 100nm 이하의 실리콘 산화막을 기상성장시키고 불화수소(HF)와 NH4F의 혼합수용액으로 선택적으로 엣칭하므로서 소정의 실리콘 기판영역을 노출시킨다. 계속해서 예컨대 티타늄을 30∼100nm 정도의 막후로 스퍼터하고 산소를 50ppm 이하로 제어한 질소분위기 중에 있어서 650∼750℃의 온도로 수 초 ∼ 60초 정도의 순간 어닐을 행하므로서 개구할 실리콘 기판 표면에 티타늄의 모노실리사이드층이 형성되며 실리콘 산화막(18)상에는 티타늄 농후인 질화 티타늄(TiN)층이 형성된다. 이어서 수산화 암모늄(NH4OH)와 과산화수소(H2O2)의 혼합수용액 중에 침지하면 상기 TiN층은 엣칭되어서 실리콘 기판표면만에 타타늄의 모노실리사이드층이 남는다. 또한, 750∼850℃의 램프어닐을 행하고 상기 모노실리사이드층은 다이실리사이드화시켜서 고농도 불순물층(10)의 표면에 자기 정합적으로 티타늄실리사이드층(19)가 형성된다.Next, a silicon oxide film of 100 nm or less is vapor-grown and selectively etched with a mixed aqueous solution of hydrogen fluoride (HF) and NH 4 F to expose a predetermined silicon substrate region. Subsequently, for example, in a nitrogen atmosphere in which titanium is sputtered to a film thickness of about 30 to 100 nm and oxygen is controlled to 50 ppm or less, an instant anneal of several seconds to 60 seconds is performed at a temperature of 650 to 750 ° C. to the surface of the silicon substrate to be opened. A monosilicide layer of titanium is formed, and a titanium rich titanium nitride (TiN) layer is formed on the silicon oxide film 18. Subsequently, when immersed in a mixed solution of ammonium hydroxide (NH 4 OH) and hydrogen peroxide (H 2 O 2 ), the TiN layer is etched to leave a monosilicide layer of titanium on only the silicon substrate surface. Further, a lamp annealing at 750 to 850 ° C. is carried out to disillate the monosilicide layer, so that the titanium silicide layer 19 is formed on the surface of the high concentration impurity layer 10 in a self-aligned manner.

또한 게이트 전극(14)을 폴리실리콘만으로 형성하고 선택 엣칭으로 노출시킨 경우엔 게이트 전극과 소스, 드레인 영역의 양자가 측벽 스페이서로 분리된 티타늄사리사이드 구조로 된다.In addition, when the gate electrode 14 is formed of only polysilicon and exposed by selective etching, the gate electrode 14 has a titanium sariside structure in which both the gate electrode, the source, and the drain region are separated by sidewall spacers.

폴리사이드 구조는 티타늄실리사이드 대신에 텅스텐실리사이드, 몰리브텐실리사이드로 구성되고 있어도 좋다.The polyside structure may be composed of tungsten silicide and molybten silicide instead of titanium silicide.

(층간 절연막의 형성)(Formation of Interlayer Insulating Film)

다음에 충간 절연막의 일부로서, 우선, 테트라에톡실란(TEOS)과 산소를 플라즈마 반응시켜서 막후 100∼200nm의 실리콘 산화막(20)이 형성된다. 이 실리콘 산화막(20)은 티타늄실리사이드층(19)의 산화나 카스핑도 몰리실란(SiH4)에서 성장시킨막보다 절연성도 높고 불화수소의 수용액에 대한 엣칭 속도도 느리고 치밀한 맥으로 된다.Next, as part of the interlayer insulating film, first, a silicon oxide film 20 having a thickness of 100 to 200 nm is formed by performing plasma reaction between tetraethoxysilane (TEOS) and oxygen. The silicon oxide film 20 has higher insulating properties than the film grown on the titanium silicide layer 19 and the filming grown on the molybdenum (SiH 4 ), and the etching rate of the hydrogen fluoride solution is slow and dense.

여기에선 티타늄실시사이드층(19)상에 직접 실리콘 산화막(20)을 형성시키는데 이때의 성막온도가 높으면 성막 초기에 산화성 가스와 티타늄 실리사이드가 간단하게 반응해서 클랙이나 박리가 발생하기 쉽기 때문에 처리온도를 바람직하게는 600℃ 이하, 보다 바람직하기는 250∼400℃로 행할것이 바람직하다. 그리고 실리콘 산화막이 티타늄실리사이드층(19)상에 100nm 정도의 막후로 상술한 비교적 저온으로 형성된 후는 수증기 이외의 산화 분위기에 폭로되는 어닐이나 기상산화처리이면 온도를 900℃ 정도까지 올려도 문제가 되지 않는다.In this case, the silicon oxide film 20 is directly formed on the titanium sidside layer 19. If the film formation temperature is high, the oxidizing gas and titanium silicide react easily at the beginning of film formation, so that cracks or peeling are likely to occur. Preferably it is 600 degrees C or less, More preferably, it is performed at 250-400 degreeC. After the silicon oxide film is formed on the titanium silicide layer 19 at a relatively low temperature as described above with a thickness of about 100 nm, it is not a problem even if the temperature is raised to about 900 ° C. if the annealing or vapor phase oxidation treatment is exposed to an oxidizing atmosphere other than water vapor. .

다음에 층간 절연막의 일부로서 상기 실리콘 산화막(20)상에 SiH4또는 TEOS 등의 실란 화합물과 산소나 오론등과 이 및 붕소를 포함하는 가스를 기상반응시키므로서 막후 수백 nm∼1㎛ 정도의 BPSG 막(30)이 형성된다. 그후, 질소분위기 중에서 800∼900℃의 어닐을 행하고 고온 플로우에 의한 평탄화를 행한다. 또한, BPSG막(30)의 고온 플로우를 행하는 대신에 화학적 기계적 연마(CMP) 또는 일반적으로 쓰이는 SOG막을 써서 평탄화를 행할 수도 있다.Next, as a part of the interlayer insulating film, BPSG having a thickness of several hundred nm to 1 탆 after vapor-phase reaction of a silane compound such as SiH 4 or TEOS with a gas containing oxygen, oron, and this and boron on the silicon oxide film 20. The film 30 is formed. Thereafter, annealing at 800 to 900 ° C. is carried out in a nitrogen atmosphere and planarization is performed by high temperature flow. Instead of performing the high temperature flow of the BPSG film 30, planarization may be performed using chemical mechanical polishing (CMP) or a commonly used SOG film.

(콘택트홀의 형성)(Formation of contact hole)

이어서, CHT3와 CF4를 주 가스로 한 반응성 이온 엣처로 층간 절연막을 구성하는 BPSG 막(30) 및 실리콘 산화막(20)을 선택적으로 이방성 에칭하므로서 구경이 0.2∼0.5㎛의 콘택트홀(32)이 형성된다.Subsequently, the contact hole 32 having a diameter of 0.2 to 0.5 µm is formed by selectively anisotropically etching the BPSG film 30 and the silicon oxide film 20 constituting the interlayer insulating film with a reactive ion edger having CHT 3 and CF 4 as main gases. Is formed.

(탈 가스 처리)(Degassing)

다음에 이 발명이 특징으로 하는 탈 가스 공정을 포함하는 열처리에 대해서 설명한다.Next, the heat treatment including the degassing process characterized by the present invention will be described.

우선, 램프챔버에서 1×10-4Pa 이하의 베이스 암력, 150∼250℃의 온도로 30∼60초간의 램프 가열(열처리 A)를 실시한다. 이어서 다른 챔버로 0.1∼1.0 Pa의 압력으로 아르곤 가스를 도입하고 300∼550℃의 온도로 30∼120초간의 열처리(탈 가스 공정; 열처리 B)를 행하므로서 탈 가스 처리를 행한다.First, lamp heating (heat treatment A) for 30 to 60 seconds is performed at a base arm force of 1 × 10 −4 Pa or less and a temperature of 150 to 250 ° C. in the lamp chamber. Subsequently, argon gas is introduced into the other chamber at a pressure of 0.1 to 1.0 Pa, and degassing is performed by performing heat treatment (degassing step; heat treatment B) for 30 to 120 seconds at a temperature of 300 to 550 占 폚.

이 공정에 있어선 배리어층(33)은 배리어 기능을 갖는 배리어막과 도전막으로 되는 다층막에 의해서 구성된다. 도전막은 고저항의 배리어막과 도전막으로 되는 다층막에 의해서 구성된다. 도전막은 고저항의 배리어막과 실리콘기판에 형성된 불순물확산층, 즉 소스 영역 또는 드레인 영역과의 도전성을 높히기 위해서 배리어막과 불순물 확산층 사이에 형성된다. 배리어 막으로선 일반적으로 물질, 예컨대 티타늄, 코발트 등의 나이트라이드를 바람직하게 쓸 수 있다.In this step, the barrier layer 33 is composed of a barrier film having a barrier function and a multilayer film serving as a conductive film. The conductive film is constituted by a high-resistance barrier film and a multilayer film that is a conductive film. The conductive film is formed between the barrier film and the impurity diffusion layer in order to increase the conductivity between the high resistance barrier film and the impurity diffusion layer formed on the silicon substrate, that is, the source region or the drain region. As the barrier film, generally a material such as titanium, cobalt, or the like can be preferably used.

이 공정에 있어선 우선 열처리 A에 있어서 주로 웨이퍼의 뒷면 및 측면을 포함하는 웨이퍼 전체를 가열처리 하므로서 웨이퍼에 부착하고 있는 수분 등을 제거할 수 있다.In this step, first, in the heat treatment A, the entire wafer including mainly the back and side surfaces of the wafer is heat-treated to remove moisture and the like attached to the wafer.

또한, 처리 B에 있어서 주로 층간 절연막은 구성하는 BPSG 막(30)중의 가스화 성분(산소, 수소, 물, 질소)을 제거할 수 있다. 그 결과, 차공정인 배리어층 및 알루미늄막의 형성시에 BPSG 막에서의 가스화 성분의 발생을 방지할 수 있다.In the processing B, the interlayer insulating film can mainly remove gasification components (oxygen, hydrogen, water, nitrogen) in the BPSG film 30 constituting it. As a result, generation | occurrence | production of the gasification component in a BPSG film | membrane at the time of formation of a barrier layer and an aluminum film which are the next process can be prevented.

이 실시의 형태에 있어선 배리어층(33)은 배리어 기능을 갖는 배리어 막과 도전만으로 되는 다층막에 의해서 구성된다. 도전막은 고저항의 배리어막과 실리콘기판에 형성된 불순물 확산층, 즉 소스 영역 또는 드레인 영역과의 도전성을 높히기 위해서 배리어막과 불순물 확산층 사이에 형성된다. 배리어막으로선 일반적인 물질, 예컨대, 티타늄, 코알트등의 나이트라이드를 바람직하게 쓸 수 있다. 또, 도전막으로선 티타늄, 코발트 등의 고융점 금속을 쓸 수 있다. 이것들의 티타늄 및 코발트는 기판을 구성하는 실리콘과 반응해서 실리사이드로 된다.In this embodiment, the barrier layer 33 is comprised by the barrier film which has a barrier function, and the multilayer film which only becomes a conductive. The conductive film is formed between the barrier film and the impurity diffusion layer in order to increase the conductivity between the high resistance barrier film and the impurity diffusion layer formed on the silicon substrate, that is, the source region or the drain region. As the barrier film, a general material such as nitride such as titanium or coalt may be preferably used. As the conductive film, a high melting point metal such as titanium or cobalt can be used. These titanium and cobalt react with the silicon constituting the substrate to form silicide.

배리어층, 예컨대 TiN 막/TiN 막을 수십 원자%의 가스화 성분(산소, 수소, 물, 질소)를 고용한다는 것에서 이것들의 막을 형성하기 전에 층간절연막의 BPSG 막(30)중의 가스화 성분을 제거하는 것이 콘택트홀내에서의 알루미늄막의 성막을 양호하게 행하는 위에서 매우 유효하다. 배리어층의 하위의 BPSG 막 중의 가스화 성분을 충분히 제거해 두지 않으면 배리어층의 형성시의 온도(통상, 300℃ 이상)로 BPSG 막층의 가스화 성분이 방출되며 이 가스가 배리어층중에 들여진다. 또한, 이 가스가 알루미늄막의 성막시에 배리어층에서 이탈해서 배리어층과 알루미늄막과의 계면에 나오기 때문에 알루미늄막의 밀착성이나 유동성에 악영향을 부여한다.In employing a barrier layer, such as a TiN film / TiN film, by employing dozens of atomic percent of gasification components (oxygen, hydrogen, water, nitrogen), removing the gasification component in the BPSG film 30 of the interlayer insulating film before forming these films is a contact. It is very effective in performing the film formation of the aluminum film in the hole satisfactorily. If the gasification component in the BPSG film below the barrier layer is not sufficiently removed, the gasification component of the BPSG film layer is released at the temperature (normally 300 ° C. or more) at the time of barrier layer formation, and this gas is introduced into the barrier layer. In addition, this gas is released from the barrier layer during film formation of the aluminum film and comes out at the interface between the barrier layer and the aluminum film, which adversely affects the adhesion and fluidity of the aluminum film.

(배리어층의 성막)(Barrier Deposition)

스퍼터법으로 배리어층(33)을 구성하는 도전막으로서 티타늄막을 20∼70nm의 막후로 형성하고 이어서 다른 챔버에서 배리어막으로서 TiN 막을 30∼150nm의 막후로 형성한다. 배리어층을 형성하는 온도는 막후에 따라서 200∼450℃의 범위로 선택된다.As a conductive film constituting the barrier layer 33 by the sputtering method, a titanium film is formed with a film thickness of 20 to 70 nm, followed by a TiN film with a film thickness of 30 to 150 nm as a barrier film in another chamber. The temperature at which the barrier layer is formed is selected in the range of 200 to 450 ° C. depending on the thickness.

다음에 10∼100Pa의 압력으로 산소 플라즈마 층에 10∼100초간 폭로하고 450∼700℃의 질소 또는 수소 분위기 중에서 10∼60분간에 걸쳐서 어닐 처리를 하므로서 배리어층 중에 산화 티타늄을 줄무늬상으로 형성할 수 있다. 이 처리에 의해서 배리어층의 배리어성을 향상시킬 수 있다는 것을 확인하고 있다.Next, the oxide plasma layer is exposed to the oxygen plasma layer at a pressure of 10 to 100 Pa for 10 to 100 seconds, and annealing is performed for 10 to 60 minutes in a nitrogen or hydrogen atmosphere at 450 to 700 ° C., thereby forming titanium oxide in a stripe pattern. have. It has been confirmed that the barrier property of the barrier layer can be improved by this treatment.

또, 이 어닐 처리는 적어도 수백 ppm∼수%의 산소를 포함하는 램프어닐노에 있어서의 400∼800℃의 열처리에 의해서도 행할 수 있으며 마찬가지로 배리어층의 배리어성을 향상시킬 수 있다.Moreover, this annealing process can also be performed by 400-800 degreeC heat processing in the lamp annealing furnace containing at least several hundred ppm-several% of oxygen, and can also improve the barrier property of a barrier layer similarly.

(알루미늄막의 성막전의 열처리)(Heat treatment before film formation of aluminum film)

우선, 웨이퍼의 냉각을 행하기 전에 램프챔버내에 있어서 1×10-4Pa 이하의 베이스 압력, 150∼250℃의 온도로 30∼60초간의 열처리(열처리 C)를 행하며 기판에 부착한 물등의 물질을 제거한다.First, before cooling the wafer, a material such as water attached to the substrate by performing a heat treatment (heat treatment C) for 30 to 60 seconds at a base pressure of 1 × 10 -4 Pa or less and a temperature of 150 to 250 ° C. in the lamp chamber. Remove it.

(웨이퍼의 냉각)(Cooling of wafer)

알루미늄막을 성막하기 전에 기판온도를 100℃ 이하, 바람직하기는 상온∼50℃의 온도로 내린다. 이 냉각 공정은 상기 열처리 C에 의해 상승한 기판오도를 내리기 위해 중요한 것이다.Before forming the aluminum film, the substrate temperature is lowered to 100 ° C or lower, preferably from room temperature to 50 ° C. This cooling process is important for lowering the substrate misconductivity raised by the heat treatment C.

이같이 웨이퍼의 냉각을 행하므로서 제 1의 알루미늄막을 성막할때 BPSG 막(30) 및 배리어층(33), 또한 웨이퍼 전면에서 방출되는 가스량을 극력 적게 할 수 있다. 그 결과, 배리어층(33)과 제 1의 알루미늄막(34)와의 계면에 흡착하는 커버저지성이나 밀착성에 유해한 가스의 영향을 방지할 수 있다.By cooling the wafer in this manner, when the first aluminum film is formed, the amount of gas emitted from the BPSG film 30, the barrier layer 33, and the entire surface of the wafer can be minimized. As a result, the influence of the gas harmful to the cover blocking property and the adhesiveness which adsorb | sucks at the interface of the barrier layer 33 and the 1st aluminum film 34 can be prevented.

이 냉각공정은 알루미늄막을 성막하기 위한 챔버와 동일한 구성의 챔버를 복수 갖는 스퍼터 장치를 겸소해서 행해질 것이 바래진다. 예컨대 챔버내에 설치된 스냉기능을 갖는 스태이지 상에 기판을 재치하고 그 기판온도를 소정온도까지 내릴 것이 바래진다. 이하에 이 냉각공정에 대해서 상술한다.It is hoped that this cooling step will be performed by combining a sputtering device having a plurality of chambers having the same configuration as the chamber for forming an aluminum film. For example, it is desired to place a substrate on a stage having a cooling function provided in the chamber and to lower the substrate temperature to a predetermined temperature. This cooling process is explained in full detail below.

도 2a는 수냉기능을 갖는 스테이지를 포함하는 챔버의 1예의 모식도를 도 2a는 스테이지의 1예의 평면도를 도시한다.FIG. 2A is a schematic diagram of one example of a chamber including a stage having a water cooling function, and FIG. 2A is a plan view of one example of a stage.

스퍼터 장치는 동일 구성의 챔버(50)를 복수 구비한 것이다. 챔버(50)내에 전극을 겸하는 타켓(51) 및 스테이지를 겸하는 전극(52)을 가지며 전극(52)상에는 냉각되는 기판(웨이퍼) W가 설치되게 구성되고 있다. 챔버(50)내엔 챔버내를 진공으로 하기 위한 배기수단(60) 및 가스챔버내에 공급하기 위한 제 1의 가스 공급로(53)가 설치되고 있다. 전극(52)은 기판 W을 전극(52)상에 재치한 때, 전극(52)과 기판(W) 사이에 소정의 공간이 생기게 구체적으로는 도 2b같이 전극(52)의 윗면의 외주부분을 따라서 돌기상의 지지부(52a)가 설치되고 있다. 또한 전극(52)에는 제 2의 가스 공급로(54)가 접속되고 있다. 그리고 열전도체로서의 가스, 예컨대 아르곤가스는 제 2의 가스 공급로(54)에서 전극(52)과 기판 W 사이 공간에 공급된다. 또 전극(52)은 냉매 공급로(56)에서 공급되는 냉매, 예컨대, 물의 환류로 일정온도로 조절된다. 전극(52)의 윗면은 예컨대 도 2b에 도시하듯이 상기 공간에 균일하게 가스를 공급시키기 위해서 소정의 패턴으로 홈(58)이 형성되며 홈이 교차하는 부분에 제 2의 가스 공급로(54)의 분출구(54a)가 설치되고 있다.The sputtering apparatus is provided with the some chamber 50 of the same structure. In the chamber 50, a target 51 serving as an electrode and an electrode 52 serving as a stage are provided, and a substrate (wafer) W to be cooled is provided on the electrode 52. In the chamber 50, an exhaust means 60 for evacuating the chamber and a first gas supply passage 53 for supplying the gas chamber are provided. When the substrate 52 is placed on the electrode 52, a predetermined space is formed between the electrode 52 and the substrate W. Specifically, as shown in FIG. 2B, an outer peripheral portion of the upper surface of the electrode 52 is formed. Therefore, the projection support part 52a is provided. A second gas supply path 54 is connected to the electrode 52. The gas as a heat conductor, such as argon gas, is supplied to the space between the electrode 52 and the substrate W in the second gas supply path 54. In addition, the electrode 52 is adjusted to a constant temperature by reflux of a refrigerant, for example, water, supplied from the refrigerant supply passage 56. As shown in FIG. 2B, the upper surface of the electrode 52 is provided with a groove 58 in a predetermined pattern so as to uniformly supply gas to the space, and the second gas supply path 54 at a portion where the grooves intersect. The spout 54a of is provided.

상기의 챔버는 이하와 같이 동작해서 웨이퍼를 냉각한다.The chamber operates as follows to cool the wafer.

챔버(50)내를 배기수단(60)에 의해 6×10-6Pa 이하의 감압상태로 해서 전극(52)의 지지부(52a)상에 기판 W을 재치한다. 전극(52)과 기판 W간의 열전도 매체로서의 역할을 다하는 가스를 제 2의 가스 공급로(54)에서 전극(52)과 기판 W 사이의 공간에 도입하고 그 공간의 압력을 600∼1000Pa로 유지하고 또한 그 공간에서 챔버내에 수출한 가스를 배기수단(60)으로 배기하면서 기판 W을 냉각한다.The board | substrate W is mounted on the support part 52a of the electrode 52 by setting the inside of the chamber 50 to the pressure reduction state of 6x10 <-6> Pa or less by the exhaust means 60. FIG. A gas serving as a heat conducting medium between the electrode 52 and the substrate W is introduced into the space between the electrode 52 and the substrate W in the second gas supply path 54 and the pressure of the space is maintained at 600 to 1000 Pa. In addition, the substrate W is cooled while exhausting the gas exported from the chamber to the exhaust means 60.

기판 W을 냉각할 때 냉각효율을 유지하기 위해서 전극(52)과 기판 W 사이의 공간에 어느 정도의 압력이 필요하다. 즉, 기판 W의 냉각효율을 높히기 위해선 전극(52)의 기판 W 사이의 열 컨덕던스를 향상시킬 필요가 있으며 이 향상을 위해선 전극(52)과 기판(W) 사이의 공간의 가스(열전도체)의 압력을 높힐 필요가 있다.When cooling the substrate W, some pressure is required in the space between the electrode 52 and the substrate W in order to maintain the cooling efficiency. In other words, in order to increase the cooling efficiency of the substrate W, it is necessary to improve the thermal conductance between the substrate W of the electrode 52 and to improve the gas, the gas in the space between the electrode 52 and the substrate W (heat conductor). It is necessary to increase the pressure.

기판의 냉각방법으로서 진공 챔버에 있어서 챔버내의 냉각 기구를 갖는 스페이지상에 기판을 재치해서 냉각하는 방법이 생략된다. 이 냉각 공정에 의하면 스테이지와 기판 사이의 공간에 직접으로 가스를 공급하는 것은 아니고 그 공간의 압력을 챔버내의 압력에 의존시키기 때문에 스테이지와 기판 사이의 공간의 압력을 높히기 위해선 챔버내의 압력을 높힐 필요가 있다. 그러나 냉각효율을 높히기 위해서 챔버내의 압력을 높히면 그만큼 챔버내의 가스분자가 증가하므로 기판 W의 윗면이 가스분자에 의해서 도입되기 쉽게 돈다는 사태가 생기며 그것에 의해 알루미늄의 리플로를 방해하고 보이드의 발생 및 배선의 고저항화에 이어지는 수가 있다. 역으로 웨이퍼의 오염을 방지하기 위해서 챔버내의 압력을 낮게 하면 웨이퍼와 스테이지 사이의 공간의 압력도 저하하고 이것으로 웨이퍼와 스테이지 사이의 열 컨덕턴스가 저하하고 그 결과 냉각효율이 나뻐진다.As a cooling method of a board | substrate, the method of mounting and cooling a board | substrate on the spage which has a cooling mechanism in a chamber in a vacuum chamber is abbreviate | omitted. This cooling process does not supply gas directly to the space between the stage and the substrate, but depends on the pressure in the chamber. Therefore, in order to increase the pressure in the space between the stage and the substrate, it is necessary to increase the pressure in the chamber. have. However, if the pressure in the chamber is increased to increase the cooling efficiency, the gas molecules in the chamber increase accordingly, and the upper surface of the substrate W tends to be easily introduced by the gas molecules, thereby preventing the reflow of aluminum and generating voids and This can lead to higher resistance of the wiring. Conversely, in order to prevent contamination of the wafer, lowering the pressure in the chamber also lowers the pressure in the space between the wafer and the stage, thereby lowering the thermal conductance between the wafer and the stage, resulting in poor cooling efficiency.

상기한 이 실시의 형태의 냉각 공정에 의하면 전극(52)과 기판 W의 뒷면 사이에 가스를 유입시키고 그것으로 전극(52)과 기판 W 사이의 공간의 압력을 확보하기 위해 그 공간의 압력은 챔버내의 압력에서 독립해서 제어된다. 그리고 기판과 스테이지 사이의 열전도 매체의 확보의 관점에서 챔버내의 압력은 상기 공간의 압력과 독립해서 압력 1×10-3∼0.1Pa까지 억제할 수 있다. 이것에 의해 가스분자에 의한 기판의 윗면의 오염을 확실하게 방지할 수 있고 그 결과 알루미늄의 리플로성의 향상 및 저저항화가 초래된다. 또한, 챔버내의 압력을 높히지 않고 상기 공간의 압력을 600∼1300Pa 범위에 설정할 수 있기 때문에 열 컨덕던스가 향상하고 냉각 효율을 높힐 수 있다. 이같이 이 냉각공정에 의하면 기판 W과 전극(52) 사이의 공간의 압력을 높히면서 챔버내의 압력을 내릴 수 있으므로 기판의 오염을 방지하면서 양호한 냉각효율을 얻을 수 있다.According to the cooling process of this embodiment described above, in order to introduce a gas between the electrode 52 and the back side of the substrate W, the pressure in the space is applied to the chamber so as to secure the pressure in the space between the electrode 52 and the substrate W. Independently controlled in pressure. From the standpoint of securing the thermally conductive medium between the substrate and the stage, the pressure in the chamber can be suppressed to a pressure of 1 × 10 −3 to 0.1 Pa independently of the pressure in the space. As a result, contamination of the upper surface of the substrate by the gas molecules can be reliably prevented, and as a result, the reflow property of aluminum is improved and the resistance is reduced. In addition, since the pressure in the space can be set within the range of 600 to 1300 Pa without increasing the pressure in the chamber, the thermal conductance can be improved and the cooling efficiency can be increased. Thus, according to this cooling process, since the pressure in a chamber can be lowered, raising the pressure of the space between the board | substrate W and the electrode 52, favorable cooling efficiency can be obtained, preventing contamination of a board | substrate.

(알루미늄막의 성막)(Film formation of aluminum film)

우선, 200℃이하, 보다 바람직하기는 30∼100℃ 온도에서 0.2∼1.0 중량%의 구리를 포함하는 알루미늄막후 150∼300nm 스퍼터에 의해서 고속도로 성막하고 제 1의 알루미늄막(34)이 형성된다. 이어서 동일 챔버내에서 기판온도 350∼460℃도 가열해서 마찬가지로 구리로 포함하는 알루미늄을 스퍼터로 저속도로 성막하고 막후 300∼600nm의 제 2의 알루미늄막(35)이 형성된다. 여기에서 알루미늄막의 성막에 있어서 「고속도」는 성막조건이나 제조되는 디바이스의 설계사항에 의해서 일률로 규정할 수 없으나 대체로 10nm/초 이상의 스퍼터 속도를 의미한다.First, the first aluminum film 34 is formed by highway forming by 150-300 nm sputtering after aluminum film containing 0.2-1.0 weight% copper at 200 degrees C or less, More preferably, it is 30-100 degreeC temperature. Subsequently, the substrate temperature 350-460 degreeC is heated in the same chamber, and similarly aluminum containing copper is formed into a film by sputter | spatter at low speed, and the 2nd aluminum film 35 of 300-600 nm thick is formed. Here, in the film formation of an aluminum film, "high speed" means the sputtering speed of 10 nm / sec or more, although it cannot be defined by the uniformity according to the film forming conditions or the design of the device to be manufactured.

알루미늄의 스퍼터는 상술의 웨이퍼의 냉각시에 쓰인 스퍼터 장치내의 다른 챔버내에서 행해진다. 이 챔버는 도 2a 및 도 2b에 도시하는 챔버와 마찬가지의 구성을 갖는다. 이같이 감압상태가 유지된 동일 장치내에서 냉각 공정 및 알루미늄의 성막의 공정을 행하므로서 기판의 이동 및 설치의 공정의 감소가 도모해지며 그 결과 공정의 간편화 및 기판의 오염을 방지할 수 있다.Sputtering of aluminum is performed in another chamber in the sputter apparatus used at the time of cooling of the above-mentioned wafer. This chamber has the same configuration as the chamber shown in Figs. 2A and 2B. In this manner, the cooling process and the aluminum film forming process are performed in the same apparatus in which the reduced pressure state is maintained, thereby reducing the process of moving and installing the substrate, thereby simplifying the process and preventing the substrate from being contaminated.

여기에서 제 1의 가스 공급로(53) 및 제 2의 가스 공급로(54)부터는 알곤가스가 공급된다. 그리고 제 2의 가스 공급로(54)부터 공급되는 가스에 의해서 웨이퍼 W의 온도가 제어된다.The argon gas is supplied from the 1st gas supply path 53 and the 2nd gas supply path 54 here. The temperature of the wafer W is controlled by the gas supplied from the second gas supply path 54.

이같은 스퍼터 장치를 써서 기판온도를 컨트롤한 1예를 도 3에 도시한다. 도 3에 있어서 가로측은 경과시간을 나타내며 새로축은 기판(웨이퍼) 온도를 나타낸다. 또, 도 3에 있어서 부호 a로 나타내는 라인은 스퍼터 장치의 스테이지(52)의 온도를 350℃에 설정했을 때의 기판온도 변화를 나타내며 부호 b로 나타내는 라인은 제 2의 가스공급로(54)를 통해서 아르곤가스를 챔버내에 공급하므로서 스테이지(52)의 온도를 높혀 갔을 때의 기판온도의 변화를 나타내고 있다.3 shows an example in which the substrate temperature is controlled using such a sputtering device. In FIG. 3, the horizontal side represents elapsed time and the new axis represents the substrate (wafer) temperature. In addition, in FIG. 3, the line | symbol a shows the board | substrate temperature change when the temperature of the stage 52 of a sputter apparatus is set to 350 degreeC, and the line | symbol b shows the 2nd gas supply path 54. In addition, in FIG. The change of the substrate temperature at the time of raising the temperature of the stage 52 by supplying argon gas into a chamber through this is shown.

예컨대 기판의 온도제어는 이하와 같이 행해진다. 우선, 스테이지(52)의 온도는 미리 제 2의 알루미늄막을 형성하기 위한 온도(350∼500℃)에 설정되고 있다. 제 1의 알루미늄막을 형성할 때엔 제 2의 가스 공급로(54)에서의 가스 공급은 없고 기판온도는 스테이지(52)에 의한 가열에 의해서 도 3의 부호 a로 나타내듯이 서서히 상승한다. 제 2의 알루미늄막을 형성할 때엔 제 2의 가스 공급로(54)를 거쳐서 가열된 가스가 공급되므로서 도 3의 부호 b로 나타내듯이 기판온도는 급격히 상승하고 소정의 온도로 일정으로 되게 제어된다.For example, temperature control of a board | substrate is performed as follows. First, the temperature of the stage 52 is previously set to the temperature (350-500 degreeC) for forming a 2nd aluminum film. When forming the first aluminum film, there is no gas supply in the second gas supply path 54 and the substrate temperature gradually rises as indicated by a symbol a in FIG. 3 by heating by the stage 52. When the second aluminum film is formed, the heated gas is supplied through the second gas supply passage 54, so that the substrate temperature is rapidly raised and controlled to be constant at a predetermined temperature as indicated by the symbol b in FIG. .

도 3에 도시하는 예에선 스테이지 온도가 350℃에 설정되고 그리고 기판온도가 125∼150℃에 설정되고 있는 동안에 제 1의 알루미늄막(34)이 성막되고 그후 곧 제 2의 알루미늄막(35)의 성막이 행해진다.In the example shown in FIG. 3, the first aluminum film 34 is formed while the stage temperature is set at 350 ° C. and the substrate temperature is set at 125 to 150 ° C., and soon after that, the second aluminum film 35 is formed. Film formation is performed.

알루미늄막의 성막에 있어선 성막 속도 및 기판 온도 제어와 더불어 스퍼터 장치에 인가되는 파워의 제어도 중요하다.In the film formation of the aluminum film, control of the power applied to the sputtering device is important, as well as the film formation speed and substrate temperature control.

즉, 성막속도와도 관련하는데 제 1의 알루미늄막(34)의 성막은 높은 파워로 행해지며 제 2의 알루미늄막(35)은 낮은 파워로 행해지며 더욱 높은 파워에서 낮은 파워로 전환할때 파워를 제로로 하지 않은 것이 중요하다. 파워를 재로로 하면 가압하에 있어서도 제 1의 알루미늄막의 표면에 산화막의 형성되며 제 1의 알루미늄막에 대한 제 2의 알루미늄막의 젖음성이 저하되고 양자의 밀착성이 나빠진다. 바꿔말하면 파워를 늘 인가하므로서 성막중의 알루미늄막의 표면에 활성인 알루미늄을 계속 공급할 수 있고 산화막의 형성은 억제할 수 있다. 또한 파워의 크기는 스퍼터 장치나 성막조건등에 의존하고 일률로 규정할 수 없으나, 예컨대, 도 3에 나타내는 온도조건의 경우, 높은 파워가 5∼10kW, 저 파워가 300W∼1kW로 설정될 것이 바래진다.In other words, it is also related to the deposition rate. The deposition of the first aluminum film 34 is performed at a high power, and the second aluminum film 35 is performed at a low power, and power is changed when switching from a higher power to a lower power. It is important not to zero. If power is used as ash, an oxide film is formed on the surface of the first aluminum film even under pressure, and the wettability of the second aluminum film to the first aluminum film is lowered and the adhesion between the two is deteriorated. In other words, by constantly applying power, active aluminum can be continuously supplied to the surface of the aluminum film during film formation, and formation of an oxide film can be suppressed. In addition, although the magnitude of power cannot be defined by the uniformity depending on the sputtering apparatus or the film forming conditions, for example, in the case of the temperature conditions shown in FIG. 3, high power is set to 5 to 10 kW and low power is set to 300 W to 1 kW. .

이같이 동일 챔버내에서 제 1의 알루미늄막(34) 및 제 2의 알루미늄막(35)을 연속적으로 성막하는 것에 의해 온도 및 파워의 제어를 엄밀하게 행할 수 있고 종래보다 저온으로 또한 안정된 알루미늄막은 효율일때 형성하는 것이 가능으로 된다.As described above, when the first aluminum film 34 and the second aluminum film 35 are continuously formed in the same chamber, the temperature and power can be strictly controlled. It is possible to form.

상기 제 1의 알루미늄막(34)의 막후는 양호한 스텝커버리지로 연속층은 형성할 수 있다는 것, 및 그 알루미늄막(34)에서 하층인 배리어층(33) 및 층간절연막을 구성하는 BPSG 막(30)에서의 가스화성분의 방출을 억제할 수 있음등을 고려하고 적정화 범위가 선택되고 예컨대 200∼400nm이 바래진다. 또, 제 2의 알루미늄막(35)은 콘택트홀의 크기 및 그 아스팩트비 등에 의해서 결정되며 예컨대 아스팩트비가 3정도로 0.5㎛ 이하의 홀을 매립하기 위해선 300∼1000nm의 막후가 필요하다.The thickness of the first aluminum film 34 is that the continuous layer can be formed with good step coverage, and the BPSG film 30 constituting the barrier layer 33 and the interlayer insulating film which are lower layers of the aluminum film 34. In consideration of being able to suppress the release of the gasification component in the ()), an appropriate range is selected, for example 200 to 400 nm. The second aluminum film 35 is determined by the size of the contact hole and its aspect ratio. For example, in order to fill a hole having an aspect ratio of about 0.5 μm or less, a thickness of 300 to 1000 nm is required.

(반사막 방지막의 성막)(Film formation of antireflection film)

또한, 다른 스퍼터 챔버에서 스퍼터에 의해 TiN을 퇴적하므로서 막후 30∼80nm의 방사방지막(36)이 형성된다. 그후, Cl2와 BCl3의 가스를 주체로 하는 이방성 드라이 엣처로 상기 배리어층(33), 제 1의 알루미늄막(30), 제 2의 알루미늄막(35) 및 반사방지막(36)으로 되는 퇴적층을 선택적으로 엣칭하고 금속배선층(40)의 패터닝을 행한다.Further, the TiN is deposited by sputtering in another sputtering chamber to form an anti-radiation film 36 having a thickness of 30 to 80 nm. Subsequently, a deposition layer comprising the barrier layer 33, the first aluminum film 30, the second aluminum film 35, and the anti-reflection film 36, using an anisotropic dry edge mainly composed of gases of Cl 2 and BCl 3 . Is selectively etched and the metal wiring layer 40 is patterned.

이같이 해서 형성된 금속 배선층(40)을 아스펙트비가 0.5∼3이고 구경이 0.2∼0.8㎛의 콘택트홀내에 있어서 보이드를 발생시키지 않고 양호한 스텝커버리 알루미늄이 매립되는 것이 확인되었다.It was confirmed that the metal wiring layer 40 thus formed was buried in stepless aluminum without generating voids in a contact hole having an aspect ratio of 0.5 to 3 and a diameter of 0.2 to 0.8 µm.

(실험예)Experimental Example

(1) 도 4 및 도 5에 탈가스 공정의 유무에 의해서 웨이퍼에서 방출되는 가스의 량(분압)의 상이를 조사하기 위해서 행한 실험결과를 나타낸다.(1) FIG. 4 and FIG. 5 show experimental results conducted to investigate the difference in the amount (partial pressure) of gas discharged from the wafer with or without a degassing step.

도 4 및 도 5에 있어서 가로축은 알루미늄막의 형성전에 행해지는 열처리(열처리 C)에서 제 2의 알루미늄막(35)의 성막후에 이르기까지의 처리의 타이밍을 도시하며 새로축은 챔버내의 잔류가스의 분압을 나타내고 있다. 도 4 및 도 5에 있어서 부호 A로 나타내는 라인을 층간절연막의 형성후에 탈가스 공정을 리친경우, 부호 B로 나타내는 라인을 층간 절연막의 형성후에 탈가스 공정을 거치지 않는 경우를 나타낸다. 이 실험예에선 탈가스 공정을 기압 0.27 Pa, 온도 460℃, 시간 120호로 행해진다.4 and 5, the horizontal axis shows the timing of the processing from the heat treatment (heat treatment C) performed before the aluminum film is formed to after the deposition of the second aluminum film 35, and the new axis shows the partial pressure of the residual gas in the chamber. It is shown. 4 and 5 show a case in which the degassing step is performed after the formation of the interlayer insulating film in the line indicated by symbol A, and the line shown in B is not subjected to the degassing step after the interlayer insulating film is formed. In this experimental example, a degassing process is performed with air pressure 0.27 Pa, temperature 460 degreeC, and time 120.

각 도면에 있어서 가로축의 부호 a 및 b는 알루미늄막의 성막전에 행해지는 열처리 C(제 1의 챔버)에서의 타이밍을 나타내며 부호 a는 제 1의 챔버내에 위이퍼를 넣은 직후때, 부호 b은 램프가열에 의해서 웨이퍼를 250℃에서 60초간 가열했을 때를 나타낸다. 제 1의 챔버에선 기압을 2.7×10-6Pa에 설정되고 있다.In each figure, the symbols a and b on the horizontal axis indicate the timing in the heat treatment C (the first chamber) performed before the deposition of the aluminum film, and the symbol a is immediately after the wiper is inserted into the first chamber, and the symbol b is the lamp heating. Indicates a case where the wafer is heated at 250 ° C. for 60 seconds. In the first chamber, the air pressure is set at 2.7 × 10 −6 Pa.

부호 C 및 ¢는 웨이퍼의 냉각공정(제 2의 챔버)에서의 타이밍을 나타내며 부호 C는 제 2의 챔버내에 웨이퍼를 넣은 직후의 때, 부호 d는 웨이퍼의 온도를 20℃까지 냉각한 때를 나타낸다. 제 2의 챔버에 기압은 0.27 Pa에 설정되고 있다. 그리고 분압을 측정하는 때엔 챔버의 기압을 2.7×10-6Pa까지 감압했다.Symbols C and V denote timings in the wafer cooling process (second chamber), and symbol C denotes when the wafer is cooled to 20 ° C just after the wafer is placed in the second chamber. . The air pressure in the second chamber is set at 0.27 Pa. And when measuring partial pressure, the atmospheric pressure of the chamber was reduced to 2.7x10 <-6> Pa.

부호 e, f 및 g'는 알루미늄막의 성막 공정(제 3의 챔버)에서의 타이밍은 도시하며 부호 e는 제 3의 챔버내에 웨이퍼를 넣은 직후의 때, 부호 f는 제 1의 알루미늄막을 성막한 직후의 때, 및 부호 g'는 제 2의 알루미늄막을 성막한 직후의 때를 나타낸다. 제 3의 챔버에선 기압은 0.27 Pa에 설정되고 있다. 그리고 분납을 측정할 때엔 챔버의 기압을 2.7×10-6Pa까지 감압했다.Reference numerals e, f and g 'show the timings in the aluminum film deposition process (third chamber), and symbol e indicates immediately after the wafer is placed in the third chamber, symbol f indicates immediately after the first aluminum film is deposited. And symbol g 'denote a time immediately after forming the second aluminum film. In the third chamber, the air pressure is set at 0.27 Pa. And when measuring an installment, the atmospheric pressure of the chamber was reduced to 2.7x10 <-6> Pa.

도 4 및 도 5에서 층간절연막의 성막후이고 배리어층의 성막전에 탈가스 공정을 행하므로서 그후의 열처리 및 알루미늄막의 성막시에 물 및 질소가 거의 발생하지 않는다는 것이 확인되었다. 이것에 대해 상기 탈가스 공정을 거치지 않는 경우엔 그후의 열처리, 특히 부호 b로 나타내는 열처리 C의 때에 물 및 질소가 더불어 다량으로 방출되고 있음을 알 수 있다.4 and 5, it was confirmed that degassing was performed after the interlayer insulating film was formed and before the barrier layer was formed, so that water and nitrogen were hardly generated during the subsequent heat treatment and film formation of the aluminum film. On the other hand, when it does not go through the said degassing process, it turns out that water and nitrogen are released in large quantities at the time of subsequent heat processing, especially the heat processing C shown by the code | symbol b.

(2) 알루미늄막의 성막전에 있어서의 웨이퍼의 냉각공정의 유무에 의해서 알루미늄의 성막에 어떤 영향이 초래되는가를 조사하기 위해서 실험을 행한 바, 이하의 지견이 얻어졌다. 또한, 알루미늄의 성막은 콘택트 홀의 아스팩트비 3.18, 층간 절연막의 막후 1148nm의 조건에 있어서 행했다.(2) An experiment was conducted to investigate what effect the aluminum film formation would have caused by the presence or absence of the cooling step of the wafer before the aluminum film formation. The following findings were obtained. In addition, film-forming of aluminum was performed on the conditions of aspect ratio 3.18 of a contact hole, and the film thickness of 1148 nm of an interlayer insulation film.

도 8a는 웨이퍼를 열처리 C의 온도 120℃까지 냉각한 후에 알루미늄을 성막한 경우에 있어서의 웨이퍼의 단면의 전자 현미경 사진에서 구한 도면을 나타내며 도 8b는 웨이퍼를 냉각하지 않고 열처리 C의 온도 120℃로 알루미늄을 성막한 경우에 있어서의 웨이퍼의 전자현미경 사진에서 도면을 나타낸다.Fig. 8A shows a drawing obtained from an electron micrograph of a cross section of a wafer in the case where aluminum is formed after cooling the wafer to a temperature of 120 ° C of heat treatment C. Fig. 8B shows a temperature of 120 ° C of heat treatment C without cooling the wafer. The figure is shown by the electron microscope photograph of the wafer in the case where aluminum is formed into a film.

웨이퍼를 냉각한 경우의 알루미늄의 성막후의 기판과 냉각하지 않은 경우의 그것을 비교검토한 바, 냉각을 한 경우에 있어선 도 8a에 도시하듯이 콘택트홀에 제 1 및 제 2의 알루미늄막(A1)이 매우 양호하게 매립되어 있었던 것에 대해서 냉각을 하지 않은 경우에 있어선 도 8b에 도시하듯이 콘텍트홀의 저부분에 알루미늄막이 완전히 매립되지 않고 공간(보이드)(100)이 생기는 콘택트홀이 웨이퍼상의 콘택트홀수중 3할 정도 발생했다.When the wafer is cooled, the substrate after the film formation of aluminum is compared with that of the non-cooled film. In the case of cooling, as shown in FIG. 8A, the first and second aluminum films A1 are formed in the contact holes. In the case where the cooling is not performed with respect to the very good filling, the contact hole in which the aluminum film is not completely buried at the bottom of the contact hole and a space (void) 100 is formed as shown in FIG. 8B is the number of contact holes on the wafer. It happened enough.

(3) 도 6 및 도 7은 세슘 1차 이온의 조사에 의한 2차 이온 질량 분석법(SIMS)에 의한 측정결과를 도시한다.(3) FIG. 6 and FIG. 7 show measurement results by secondary ion mass spectrometry (SIMS) by irradiation of cesium primary ions.

도 6은 배리어층과 제 1의 알루미늄막 사이에 웨팅층을 갖지 않는 경우의 막 구조(TiN 막/Al 막/TiN 막/Ti 막)을 갖는 적층체의 데이터를 나타내며 도 7은 배리어층과 제 1의 알루미늄막 사이에 티타늄으로 되는 웨팅층을 갖는 경우의 막구조(TiN 막/Al 막/Ti 막/TiN 막/Ti 막)을 갖는 적층체의 데이터이다. 도 6 및 7에 있어서 좌측의 새로축은 Al 막에 있어서의 수소·질소 및 산소를 정량적으로 나타내며 우측의 새로축은 Al 막 이외의 층의 2차 이온 강도를 나타내고 있다.FIG. 6 shows data of a laminate having a film structure (TiN film / Al film / TiN film / Ti film) when there is no wetting layer between the barrier layer and the first aluminum film, and FIG. 7 shows the barrier layer and the first film. Data of a laminate having a film structure (TiN film / Al film / Ti film / TiN film / Ti film) in the case of having a wetting layer made of titanium between the aluminum films of 1. 6 and 7, the new axis on the left shows quantitatively hydrogen, nitrogen and oxygen in the Al film, and the new axis on the right shows the secondary ionic strength of layers other than the Al film.

또한, 도 6에 나타내는 실험 샘플은 상기(C)의 탈가스 공정을 행하지 않는 외는 상술한 방법에 의해서 형성된 것이다. 또, 도 7에 도시하는 실험의 샘플은 도 6에 도시하는 실험의 샘플과 Al 막의 밑에 Ti 막을 같은 점에서 다르다.In addition, the test sample shown in FIG. 6 is formed by the method mentioned above except not performing the degassing process of said (C). The sample of the experiment shown in FIG. 7 differs from the sample of the experiment shown in FIG. 6 in that the Ti film is under the Al film.

도 6 및 도 7에서 Al 막 중에선 수소, 산소 및 질소는 백그라운드. 레벨이어서 SIMS에서의 한계검출 농도이하이며 거의 고용되지 않다는 것이 확인되었다.In FIGS. 6 and 7, hydrogen, oxygen, and nitrogen are in the background of the Al film. It was confirmed that the level is below the limit detection concentration in SIMS and is hardly employed.

또, 웨팅층(Ti 막)이 있는 경우, 도 7에 도시하듯이 이 막중에 부호 pH로 나타내는 수소(H)의 큰 피그가 있으며 따라서 웨팅층에 다량의 수소가 포함된다는 것을 알 수 있다.In addition, when there is a wetting layer (Ti film), as shown in FIG. 7, there is a large pig of hydrogen (H) represented by code pH in this film, and it turns out that a large amount of hydrogen is contained in a wetting layer.

이상의 것에서 웨팅층이 있는 경우엔 그후의 알루미늄막의 성막시에 플라즈마의 폭시열등에 의해 그 웨팅층중의 H 또는 OH가 여기되어 물 또는 수소가스로서 방출되면 이것들의 가스는 알루미늄막중에 고용되지 않으므로 양자의 계면에 괴고 이것이 밀착성의 저하나 보이드의 원인이 된다.In the above case, when there is a wet layer, when H or OH in the wet layer is excited and released as water or hydrogen gas by the plasma heat radiation during the film formation of the aluminum film, these gases are not dissolved in the aluminum film. This is caused at the interface of and causes a decrease in adhesiveness and voids.

이같이 웨팅층(Ti 막)은 일반으로 알루미늄막에 대한 젖음성을 향상시키기 위해서 형성되는데 그후의 가열공정에서 상술한 문제를 발생시키는 원인이 된다는 것이 해명되었다. 특히, 콘택트홀 형성후의 웨이퍼는 부분적으로 흡습하고 있는 곳이 있으며 웨팅층의 존재에 의해서 흡습부분에서의 보이드에 의한 콘택트 불량이나 일렉트로마이그레이션 불량이 발생하기 쉽다는 것이 확인되었다.As described above, the wetting layer (Ti film) is generally formed in order to improve the wettability of the aluminum film, and it has been clarified that it causes the above-mentioned problems in the subsequent heating step. In particular, it has been confirmed that the wafer after contact hole formation partially absorbs moisture, and contact defects or electromigration defects due to voids in the moisture absorption portion are likely to occur due to the presence of the wetting layer.

또, 웨팅층이 있는 경우에는 웨팅층을 구성하는 티타늄이 제 1의 알루미늄의 형성시에 알루미늄과 반응해서 Al3Ti등의 화하비물이 부분적으로 형성되며 이것이 제 2의 알루미늄막의 성막시에 존재하면 알루미늄의 표면유동성물 지하시키기 때문에 알루미늄의 매립이 완전으로 되어서 보이드가 형성되기 쉽게 된다. 이 현상은 특히 콘택트홀의 입구에서 발생하기 쉽고 소위 핀오프가 발생하기 쉽게 된다. 그리고 이 된치오프는 0.3㎛ 이하의 지름을 갖는 콘택트홀의 매립에 있어서 생기기 쉽다.In addition, when there is a wetting layer, titanium constituting the wetting layer reacts with aluminum at the time of forming the first aluminum to partially form a fertilizer such as Al 3 Ti, which is present during the deposition of the second aluminum film. When the surface fluid of aluminum is made underground, the filling of aluminum becomes perfect and voids are formed easily. This phenomenon is particularly prone to occur at the inlet of the contact hole and so-called pin-off is likely to occur. This value off is likely to occur in the filling of contact holes having a diameter of 0.3 µm or less.

또한, 웨팅층이 있는 경우엔 이 웨팅층을 구성하는 티타늄이 배리어 중에 존재하는 산화티타늄을 환원하고 배리어층의 배리어성을 저하시키는 수가 있다.In addition, when there is a wetting layer, titanium constituting the wetting layer can reduce the titanium oxide present in the barrier and lower the barrier property of the barrier layer.

이같은 이유에 의해서 웨팅층은 적어도 제 1 층째의 배신층에선 형성되지 않은 것이 바래진다. 그리고 웨팅층이 형성되지 않으면 그때문의 공정을 필요로 하지 않으므로 제조공정을 단축할 수 있다.For this reason, it is hoped that the wetting layer is not formed at least in the distribution layer of the first layer. And if the wetting layer is not formed, then the process of the door is not required, so the manufacturing process can be shortened.

이 발명에 있어선 상술같이 콘택트홀의 형성후에 층간 절연막의 탈가스 처리를 행하고 또한, 알루미늄막의 성막전에 웨이퍼를 충분히 냉각하는 공정을 갖는 것에 의해 웨팅층을 형성하지 않아도 배리어층과 제 1의 알루미늄막과는 충분한 밀착성을 형성하지 않아도 배리어층과 제 1의 알루미늄막과는 충분한 밀착성을 갖는다. 그리고 제 1의 알루미늄막에서 하층에 포함되는 수소, 질소, 산소 등의 가스는 탈가스 차리에 의해서 충분히 제거되며 게다가 이것들의 가스는 제 1의 알루미늄막을 통과할 수 없기 때문에 제 1의 알루미늄막의 표면을 매우 평정하다. 따라서 제 2의 알루미늄막의 형성시엔 제 1의 알루미늄막의 표면을 알루미늄이 원활하게 유동해서 양호한 매립층이 형성된다.In the present invention, the degassing treatment of the interlayer insulating film is performed after the formation of the contact hole as described above, and the wafer is sufficiently cooled before the aluminum film is formed. Thus, the barrier layer and the first aluminum film do not need to be formed. Even if it does not form sufficient adhesiveness, it has sufficient adhesiveness with a barrier layer and a 1st aluminum film. In the first aluminum film, gases such as hydrogen, nitrogen, and oxygen contained in the lower layer are sufficiently removed by the degassing process. Furthermore, since these gases cannot pass through the first aluminum film, the surface of the first aluminum film is removed. Very calm Therefore, when the second aluminum film is formed, aluminum smoothly flows on the surface of the first aluminum film to form a good buried layer.

이 발명에 있어서 콘팩트홀에 제 1 및 제 2의 알루미늄막(34, 35)이 양호하게 매립된 이유로선 이하의 것이 생각된다.In this invention, the following is considered for the reason that the 1st and 2nd aluminum films 34 and 35 were filled well in the compact hole.

(a) 탈가스 공정을 행하므로서 층간 절연막, 특히 BPSG 막에 포함되는 물이나 질소를 가스화해서 충분히 방출하므로서 그후의 제 1의 알루미늄막(34) 및 제 2의 알루미늄(35)의 성막에 있어서 BPSG 막(30)이나 배리어층(33)에서 가스의 발생을 억제하므로서 배리어층(33)과 제 1 알루미늄막(34)과의 밀착성을 높히고 양호한 스텝커버리지의 성막이 가능했다는 것.(a) BPSG in the subsequent film formation of the first aluminum film 34 and the second aluminum 35 by gasifying the interlayer insulating film, in particular, the water or nitrogen contained in the BPSG film and releasing it sufficiently by performing the degassing step. By suppressing generation of gas in the film 30 or the barrier layer 33, the adhesion between the barrier layer 33 and the first aluminum film 34 was improved, and the formation of good step coverage was possible.

(b) 제 1의 알루미늄막(34)의 성막에 있어서 기판온도를 200℃이하의 비교적 저온에 설정하므로서 BPSG 막(30) 및 배리어층(33)에 포함되는 수분이나 질소를 방출시키지 않게 하고 상기 탈가스공정의 효과에 가해서 제 1의 알루미늄막(34)의 밀착성을 높힌 것.(b) In the film formation of the first aluminum film 34, the substrate temperature is set at a relatively low temperature of 200 ° C. or less so that moisture and nitrogen contained in the BPSG film 30 and the barrier layer 33 are not released. The adhesiveness of the 1st aluminum film 34 was improved in addition to the effect of a degassing process.

(c) 또한, 제 1의 알루미늄막(34) 자체가 기판온도가 올라간 경우에 하층에서의 가스의 발생을 억제하는 역할을 다하기 때문에 다음의 제 2의 알루미늄막(35)의 성막을 비교적 높은 온도로 행할 수 있으며 제 2의 알루미늄막의 유동확산을 양호하게 행할 수 있는 것.(c) In addition, since the first aluminum film 34 itself serves to suppress the generation of gas in the lower layer when the substrate temperature rises, the film formation of the next second aluminum film 35 is relatively high. It can be carried out at a temperature, and the flow diffusion of the second aluminum film can be performed satisfactorily.

이상같이 이 발명에 의하면 알루미늄막의 스퍼터 전에 적어도 탈가스 공정과 냉각공정을 포함하며 또한 동일 팸버내에서 연속적으로 알루미늄막을 성막하므로서 0.2㎛ 정도까지의 콘택트홀을 알루미늄 또는 알루미늄 합금만으로 매립하는 것이 가능하게 되며 신뢰성 및 수율 또는 알루미늄 합금만으로 매립하는 것이 가능으로 되며 신뢰성 및 수율점에서 향상이 도모해졌다. 또, 콘택트부를 구성하는 알루미늄막에 있어서의 구리등의 편석이나 결정립의 이상 성장도 없고 마이그레이션 등을 포함한 신뢰성의 점에서도 양호하다는 것이 확인되었다.As described above, according to the present invention, it is possible to bury contact holes up to about 0.2 μm only with aluminum or aluminum alloy, including at least a degassing step and a cooling step before the aluminum film is sputtered, and subsequently forming an aluminum film in the same chamber. It is possible to bury only reliability and yield or aluminum alloy, and the improvement was aimed at reliability and yield point. Moreover, it was confirmed that there was no abnormal growth of segregation and crystal grains, such as copper in the aluminum film which comprises a contact part, and also the point of reliability including migration etc. was favorable.

또한, 상기 실시의 형태에선 N 채널형 MOS 소자를 포함하는 반도체 장치에 따라서 설명했는데 P 채널형 또는 CMOS형 소자를 포함하는 반도체 장치에 적용할 수 있다.In the above embodiment, the semiconductor device including the N-channel MOS device has been described, but the present invention can be applied to a semiconductor device including a P-channel or CMOS device.

또, 상기 실시의 형태에선 제 1 층째의 콘택트홀에서의 알루미늄막의 매립에 대해서 설명했는데 제 2 층째 이상(제 2 층째, 제 3 층째 및 제 4 층째)의 배선층에서의 알루미늄막의 매립에 대해서 마찬가지의 효과를 확산하고 있다.Moreover, although the said embodiment demonstrated the embedding of the aluminum film in the contact hole of the 1st layer, it is the same about embedding of the aluminum film in the wiring layer of 2nd or more layers (2nd layer, 3rd layer, and 4th layer). The effect is spreading.

Claims (9)

소자를 포함하는 반도체 기판,A semiconductor substrate comprising an element, 상기 반도체 기판 위에 형성되며 열처리에 의해서 가스화 성분이 제거된 층간 절연막,An interlayer insulating film formed on the semiconductor substrate and having gaseous components removed therefrom by heat treatment; 상기 층간 절연막에 형성된 콘택트홀,A contact hole formed in the interlayer insulating film, 상기 층간 절연막 및 상기 콘택트홀의 표면에 형성된 배리어층, 및A barrier layer formed on a surface of the interlayer insulating film and the contact hole, and 상기 배리어층의 위에 형성된 알루미늄 또는 알루미늄을 주성분으로 하는 합금으로 되는 알루미늄막을 포함하는 반도체 장치.And an aluminum film made of aluminum or an alloy containing aluminum as a main component formed on the barrier layer. 제 1 항에 있어서, 상기 배리어층과 상기 알루미늄막 사이에 그 알루미늄막에 대한 젖음성을 높이기 위한 웨팅층을 갖지 않는 반도체 장치.2. The semiconductor device according to claim 1, wherein no semiconductor layer is provided between the barrier layer and the aluminum film to increase wettability of the aluminum film. 제 1 항 또는 제 2 항에 있어서, 상기 배리어층은 그 배리어층을 구성하는 금속의 옥사이드를 부분적으로 포함하는 반도체 장치.The semiconductor device according to claim 1 or 2, wherein the barrier layer partially contains an oxide of a metal constituting the barrier layer. (a) 소자를 포함하는 반도체 기판의 위에 형성된 층간 절연막에 콘택트홀을 형성하는 공정,(a) forming a contact hole in the interlayer insulating film formed on the semiconductor substrate including the element, (b) 감압하에 있어서, 300∼500℃의 기판온도로 열처리하므로서 상기 층간절연막에 포함되는 가스화 성분을 제거하는 탈가스 공정,(b) a degassing step of removing gasification components contained in the interlayer insulating film by performing heat treatment at a substrate temperature of 300 to 500 ° C. under reduced pressure; (c) 상기 층간 절연막 및 상기 콘택트홀의 표면에 배리어층을 형성하는 공정,(c) forming a barrier layer on surfaces of the interlayer insulating film and the contact hole, (d) 기판온도를 100℃ 이하로 냉각하는 공정,(d) cooling the substrate temperature to 100 ° C. or lower, (e) 상기 배리어층의 위에 200℃ 이하의 온도로 알루미늄 또는 알루미늄을 주성분으로 하는 합금으로 되는 제 1의 알루미늄막을 형성하는 공정, 및(e) forming a first aluminum film of aluminum or an alloy containing aluminum as a main component at a temperature of 200 ° C. or lower on the barrier layer, and (f) 상기 제 1의 알루미늄막 위에 300℃ 이상의 온도로 알루미늄 또는 알루미늄을 주성분으로 하는 합금으로 되는 제 2의 알루미늄막을 형성하는 공정을 포함하는 반도체 장치의 제조 방법.and (f) forming a second aluminum film of aluminum or an alloy containing aluminum as a main component at a temperature of 300 ° C or higher on the first aluminum film. 제 4 항에 있어서, 상기 공정 (e)에 있어서 상기 배리어층의 위에 상기 제 1의 알루미늄막에 대한 젖음성을 높이기 위한 웨팅층을 형성치 않고 상기 배리어층상에 제 1의 알루미늄막을 직접 형성하는 반도체 장치의 제조 방법.The semiconductor device according to claim 4, wherein in the step (e), a first aluminum film is directly formed on the barrier layer without forming a wetting layer for enhancing wettability with respect to the first aluminum film on the barrier layer. Method of preparation. 제 4 항 또는 제 5 항에 있어서, 상기 공정 (e) 및 (f)에서의 알루미늄막의 형성은 스퍼터법으로 행해지는 반도체 장치의 제조 방법.The method for manufacturing a semiconductor device according to claim 4 or 5, wherein the aluminum film is formed in the steps (e) and (f) by a sputtering method. 제 4 항 또는 제 5 항에 있어서, 상기 공정 (e) 및 (f)에서의 알루미늄막의 형성은 동일 챔버내에서 연속적으로 행해지는 반도체 장치의 제조 방법.The method for manufacturing a semiconductor device according to claim 4 or 5, wherein the aluminum film is formed in the steps (e) and (f) continuously in the same chamber. 제 4 항 또는 제 5 항에 있어서, 상기 공정 (d), (e) 및 (f)는 감압상태가 유지되고 있는 복수의 챔버를 갖는 동일 장치에서 연속적으로 행해지는 반도체 장치의 제조 방법.The method of manufacturing a semiconductor device according to claim 4 or 5, wherein the steps (d), (e), and (f) are continuously performed in the same device having a plurality of chambers in which a reduced pressure state is maintained. 제 4 항 또는 제 5 항에 있어서, 상기 공정 (c)의 후에 상기 배리어층 중에 산소를 도입시키는 공정을 포함하는 반도체 장치의 제조 방법.The method of manufacturing a semiconductor device according to claim 4 or 5, further comprising a step of introducing oxygen into the barrier layer after the step (c).
KR10-1998-0035073A 1997-08-29 1998-08-28 Semiconductor device and its manufacturing method KR100496716B1 (en)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP97-249535 1997-08-29
JP24953597 1997-08-29
JP98-67867 1998-03-03
JP6786798 1998-03-03
JP98-204396 1998-07-03
JP10204396A JPH11317452A (en) 1997-08-29 1998-07-03 Semiconductor device and manufacture thereof

Publications (2)

Publication Number Publication Date
KR19990023960A true KR19990023960A (en) 1999-03-25
KR100496716B1 KR100496716B1 (en) 2005-09-30

Family

ID=27299562

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0035073A KR100496716B1 (en) 1997-08-29 1998-08-28 Semiconductor device and its manufacturing method

Country Status (2)

Country Link
JP (1) JPH11317452A (en)
KR (1) KR100496716B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020027288A (en) * 2000-10-06 2002-04-13 가네꼬 히사시 Method of manufacturing semiconductor device prevented from peeling of wirings from insulating film
KR100743330B1 (en) * 1999-10-21 2007-07-26 어플라이드 머티어리얼스, 인코포레이티드 Barrier applications for aluminum planarization
KR100773980B1 (en) * 2006-08-28 2007-11-19 주식회사 퓨어네츄럴컴퍼니 Robot air cleaner combined with a vacuum cleaner and a vacuum cleaner head connected thereto

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100322890B1 (en) * 1999-12-30 2002-02-08 박종섭 Method for forming oxide layer of semiconductor device
JP3449333B2 (en) 2000-03-27 2003-09-22 セイコーエプソン株式会社 Method for manufacturing semiconductor device
JP3480416B2 (en) 2000-03-27 2003-12-22 セイコーエプソン株式会社 Semiconductor device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0514103A1 (en) * 1991-05-14 1992-11-19 STMicroelectronics, Inc. Barrier metal process for sub-micron contacts
JPH065715A (en) * 1992-06-18 1994-01-14 Sony Corp Formation of wiring layer
US5514908A (en) * 1994-04-29 1996-05-07 Sgs-Thomson Microelectronics, Inc. Integrated circuit with a titanium nitride contact barrier having oxygen stuffed grain boundaries
JP2739829B2 (en) * 1994-12-28 1998-04-15 日本電気株式会社 Method for manufacturing semiconductor device
JPH08203896A (en) * 1995-01-26 1996-08-09 Mitsubishi Electric Corp Fabrication of semiconductor device
KR100338094B1 (en) * 1995-12-04 2002-11-07 주식회사 하이닉스반도체 Method for forming metal layer in semiconductor device
JP2765569B2 (en) * 1996-08-02 1998-06-18 株式会社日立製作所 Method for manufacturing semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100743330B1 (en) * 1999-10-21 2007-07-26 어플라이드 머티어리얼스, 인코포레이티드 Barrier applications for aluminum planarization
KR20020027288A (en) * 2000-10-06 2002-04-13 가네꼬 히사시 Method of manufacturing semiconductor device prevented from peeling of wirings from insulating film
KR100773980B1 (en) * 2006-08-28 2007-11-19 주식회사 퓨어네츄럴컴퍼니 Robot air cleaner combined with a vacuum cleaner and a vacuum cleaner head connected thereto

Also Published As

Publication number Publication date
JPH11317452A (en) 1999-11-16
KR100496716B1 (en) 2005-09-30

Similar Documents

Publication Publication Date Title
KR100377672B1 (en) Semiconductor device and its manufacturing method
JP3528665B2 (en) Method for manufacturing semiconductor device
US6144097A (en) Semiconductor device and method of fabricating the same
US6194304B1 (en) Semiconductor device and method of fabricating the same
EP0680077B1 (en) Integrated circuit with improved contact barrier
US7378350B2 (en) Formation of low resistance via contacts in interconnect structures
US6326287B1 (en) Semiconductor device and method of fabricating the same
JP3606095B2 (en) Manufacturing method of semiconductor device
US6358830B1 (en) Method for manufacturing semiconductor device having interlayer dielectric film layers with like etch speeds
US6458703B2 (en) Method for manufacturing semiconductor devices with allevration of thermal stress generation in conductive coating
JPH10209147A (en) Manufacture of semiconductor device
KR100496716B1 (en) Semiconductor device and its manufacturing method
US6486555B2 (en) Semiconductor device having a contact structure using aluminum
US6291337B1 (en) Elimination of cracks generated after a rapid thermal process step of a semiconductor wafer
JP3123553B2 (en) Semiconductor device
KR20010062679A (en) Manufacturing method of semiconductor device
JP3922355B2 (en) Manufacturing method of semiconductor device
JP3456392B2 (en) Method for manufacturing semiconductor device
KR100462368B1 (en) Manufacturing method of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130520

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150518

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee