JPH08186084A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH08186084A
JPH08186084A JP32791494A JP32791494A JPH08186084A JP H08186084 A JPH08186084 A JP H08186084A JP 32791494 A JP32791494 A JP 32791494A JP 32791494 A JP32791494 A JP 32791494A JP H08186084 A JPH08186084 A JP H08186084A
Authority
JP
Japan
Prior art keywords
metal film
metal
film
aluminum
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP32791494A
Other languages
Japanese (ja)
Other versions
JP2739829B2 (en
Inventor
Tsutomu Niizawa
勉 新澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP6327914A priority Critical patent/JP2739829B2/en
Publication of JPH08186084A publication Critical patent/JPH08186084A/en
Application granted granted Critical
Publication of JP2739829B2 publication Critical patent/JP2739829B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PURPOSE: To prevent the swell of a metal film from being locally generated by forming a barrier metal on a layer insulating film formed in the surface of a semiconductor substrate and heat-treating the barrier metal in a high vacuum and after that, depositing a metal film thereon by a chemical vapor phase epitaxy method. CONSTITUTION: After a diffused layer 2 is formed in the predetermined region of a silicon substrate 1, a layer insulating film 3 is formed. Next, a contact hole 4 is formed and a titanium metal layer 5 is formed. After that, the titanium nitride metal layer 6 of a barrier metal is formed by an ordinary sputtering method or a chemical vapor phase epitaxy method. Next, the silicon substrate 1 on which the titanium nitride is formed is heat-treated at the temperature of not less than 350 deg.C to not more than 800 deg.C in a high vacuum. Next, an aluminum metal film 8 is formed by a chemical vapor phase epitaxy method. Therefore, the aluminum metal film 8 is deposited on the titanium nitride metal layer 6 and deposited so as to fill the contact hole 4. After the aluminum metal film 8 is deposited, it is heat-treated in a high vacuum at a temperature of not less than 300 deg.C to not more than 600 deg.C.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に配線に用いる金属膜および配線の形成方法に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a metal film used for wiring and a method for forming wiring.

【0002】[0002]

【従来の技術】半導体素子の構造の微細化及び高密度化
は依然として精力的に推し進められている。微細化につ
いては、現在では0.25μm寸法で形成された半導体
素子が用いられ、この寸法を設計基準にした256メガ
ビットDRAMが開発試作されている。高密度化につい
ては、微細化による平面的な高密度化と共に半導体素子
の3次元化による方法が検討され、その中で一部は既に
実用に供されている。事実、この半導体素子の3次元化
は、電極配線の多層構造化あるいは拡散層の多重構造化
と共に、現在では半導体素子の中でキャパシタのような
受動素子でも実用化され、製品レベルの半導体装置にお
いて具現化されている。そして現在ではこの3次元化
は、トランジスタ等の能動素子でも開発レベルで検討さ
れている。
2. Description of the Related Art Miniaturization and densification of the structure of semiconductor devices are still vigorously promoted. Regarding miniaturization, at present, a semiconductor element formed with a size of 0.25 μm is used, and a 256 megabit DRAM based on this size as a design standard has been developed and prototyped. Regarding the densification, a method of making the semiconductor element three-dimensional as well as a planar densification by miniaturization have been studied, and some of them have already been put to practical use. In fact, the three-dimensionalization of this semiconductor element has been practically applied to a passive element such as a capacitor among semiconductor elements, together with a multilayer structure of electrode wiring or a multi-layered structure of diffusion layers. Is embodied. At present, this three-dimensionalization is being studied at the development level even for active elements such as transistors.

【0003】このように微細化と3次元化は、半導体装
置の高集積化、高速化等による高性能化あるいは多機能
化にとって最も効果的な手法であり、今後の半導体装置
の製造にとって必須となっている。
As described above, miniaturization and three-dimensionalization are the most effective methods for achieving high performance or multi-functionalization of semiconductor devices by high integration, high speed, etc., and are essential for future manufacturing of semiconductor devices. Has become.

【0004】一方で、このような微細化と3次元化のた
めに、半導体素子の平坦性が悪くなり、前記の多層配線
の形成がその必要性にも拘らず益々難しくなってきてい
る。これは、3次元化と共に、半導体素子の横寸法に比
べ縦寸法がより増大し、半導体素子のあるところとない
ところでの段差が大きくなるためである。このために、
半導体基板表面の拡散層と配線間あるいは多層配線間の
層間絶縁膜の膜厚は増大し、この層間絶縁膜に形成され
るコンタクト孔のアスペクト比が増大する。そしてこの
コンタクト孔への金属の充填が難しくなる傾向にある。
そしてこの傾向は微細な半導体素子ほどより顕著に表れ
る。
On the other hand, due to such miniaturization and three-dimensionalization, the flatness of the semiconductor element is deteriorated, and it is becoming more and more difficult to form the above-mentioned multilayer wiring despite the necessity. This is because the three-dimensional structure increases the vertical dimension more than the lateral dimension of the semiconductor element, and the step difference between where the semiconductor element is present and where it is not is increased. For this,
The film thickness of the interlayer insulating film between the diffusion layer on the surface of the semiconductor substrate and the wiring or between the multilayer wiring increases, and the aspect ratio of the contact hole formed in the interlayer insulating film increases. Further, it tends to be difficult to fill the contact hole with metal.
And this tendency is more remarkable in a finer semiconductor device.

【0005】この拡散層と配線間あるいは多層配線間を
接続する方法及びコンタクト孔への導電体材の充填方法
については、アルミ金属膜等のCVD(化学的気相成
長)法(以下、アルミCVD法と呼称する)による金属
膜の成膜方法が、コンタクト孔への導電体材の埋設と金
属の配線とを同時に行うために最も有望視されてきてい
る。
Regarding the method of connecting the diffusion layer and the wiring or between the multilayer wirings and the method of filling the contact hole with the conductive material, a CVD (chemical vapor deposition) method of an aluminum metal film or the like (hereinafter referred to as aluminum CVD The method of forming a metal film by the method (referred to as “method”) has been most promising for simultaneously embedding a conductor material in a contact hole and wiring a metal.

【0006】以下、このアルミCVD法を用いた従来の
配線の形成方法について説明する。図5はこの従来技術
を示した工程順の断面図である。図5(a)に示すよう
にシリコン基板21の所定の領域に拡散層22が形成さ
れる。このようにした後、シリコン基板の全面を被覆す
る層間絶縁膜23が堆積される。次に、コンタクト孔2
4が公知のフォトリソグラフィ技術とドライエッチング
技術で拡散層22上に形成される。そして、このコンタ
クト孔24および層間絶縁膜23表面にチタン金属層2
5と窒化チタン金属層26とが積層して形成される。こ
こで、チタン金属層25あるいはバリアメタルである窒
化チタン金属層26はそれぞれスパッタ法で成膜され
る。
A conventional wiring forming method using the aluminum CVD method will be described below. 5A to 5C are sectional views showing the conventional technique in the order of steps. As shown in FIG. 5A, the diffusion layer 22 is formed in a predetermined region of the silicon substrate 21. After this, an interlayer insulating film 23 covering the entire surface of the silicon substrate is deposited. Next, contact hole 2
4 is formed on the diffusion layer 22 by a known photolithography technique and dry etching technique. Then, the titanium metal layer 2 is formed on the surfaces of the contact hole 24 and the interlayer insulating film 23.
5 and the titanium nitride metal layer 26 are laminated. Here, the titanium metal layer 25 or the titanium nitride metal layer 26 that is a barrier metal is formed by the sputtering method.

【0007】次に、図5(b)に示すようにアルミCV
D法でアルミ金属膜27が成膜される。ここで、このア
ルミCVDの反応ガスとしてヂメチルアルミハイドライ
ド(DMAH)等のアルキル金属のソースガスが、雰囲
気ガスとしてArあるいはH2 ガスがそれぞれ用いられ
る。また、この成膜の温度は100〜200℃に設定さ
れる。
Next, as shown in FIG. 5B, aluminum CV
The aluminum metal film 27 is formed by the D method. Here, a source gas of an alkyl metal such as dimethyl aluminum hydride (DMAH) is used as a reaction gas of this aluminum CVD, and Ar or H 2 gas is used as an atmosphere gas. The temperature of this film formation is set to 100 to 200 ° C.

【0008】以上の従来の技術の説明では、拡散層に電
気接続する配線の形成について説明した。ここで、拡散
層に代えた多層配線の下層の配線と上層の配線を電気接
続する場合も同様に形成される。
In the above description of the conventional technique, the formation of the wiring electrically connected to the diffusion layer has been described. Here, when the lower layer wiring and the upper layer wiring which replace the diffusion layer are electrically connected, they are similarly formed.

【0009】[0009]

【発明が解決しようとする課題】上述した従来の配線の
形成方法では、バリアメタルとCVD法で形成する金属
膜との接着性は悪く、アルミCVD法でアルミ金属膜を
成膜後に図5(b)に示すような金属膜膨れ28が局所
的に生じる。これは、先述したチタン金属層25および
窒化チタン金属層26に含まれる水素がこのチタン金属
層から離脱しアルミ金属膜の一部を押上げるために生じ
る。このような金属膜膨れは、微細配線を形成するため
の微細加工性を著しく損なうとともに、配線のハガレあ
るいは凹凸を生じさせる。
In the above-described conventional wiring forming method, the adhesion between the barrier metal and the metal film formed by the CVD method is poor, and the aluminum metal film is formed by the aluminum CVD method as shown in FIG. The metal film bulge 28 as shown in b) locally occurs. This occurs because hydrogen contained in the titanium metal layer 25 and the titanium nitride metal layer 26 described above is released from the titanium metal layer and pushes up a part of the aluminum metal film. Such swelling of the metal film significantly impairs fine workability for forming fine wiring, and also causes peeling or unevenness of the wiring.

【0010】さらに、従来のCVD法で形成されたアル
ミ金属膜には多量の水素が含有され、このアルミ金属膜
で形成された配線の信頼性が著しく低下する。特に配線
のエレクトロマイグレーション(EM)耐性が劣化す
る。
Further, since the aluminum metal film formed by the conventional CVD method contains a large amount of hydrogen, the reliability of the wiring formed by this aluminum metal film is remarkably lowered. In particular, the electromigration (EM) resistance of the wiring deteriorates.

【0011】本発明の目的は、上述のような問題点を解
決し信頼性の高い微細な多層配線の形成を容易にするも
のである。
An object of the present invention is to solve the above problems and facilitate the formation of highly reliable fine multi-layer wiring.

【0012】[0012]

【課題を解決するための手段】このために本発明の半導
体装置の製造方法は、半導体基板の表面に形成された層
間絶縁膜上にバリアメタルを形成する工程と、前記バリ
アメタルを高真空中で熱処理する工程と、前記熱処理の
工程後に前記熱処理の施されたバリアメタル上に化学的
気相成長法により金属膜を堆積させる工程とを含む。
To this end, a method of manufacturing a semiconductor device according to the present invention comprises a step of forming a barrier metal on an interlayer insulating film formed on the surface of a semiconductor substrate, and the barrier metal in a high vacuum. And a step of depositing a metal film on the barrier metal subjected to the heat treatment by chemical vapor deposition after the heat treatment.

【0013】ここで、前記バリアメタルがチタン金属薄
膜上に積層して形成された窒化チタン薄膜であり、前記
熱処理の温度は350℃以上で且つ800℃以下に設定
される。
Here, the barrier metal is a titanium nitride thin film formed by laminating on a titanium metal thin film, and the temperature of the heat treatment is set to 350 ° C. or higher and 800 ° C. or lower.

【0014】あるいは、前記の化学的気相成長法による
金属膜の堆積後に、前記金属膜に高真空中での熱処理を
施す。
Alternatively, after the metal film is deposited by the chemical vapor deposition method, the metal film is subjected to heat treatment in a high vacuum.

【0015】ここで、前記化学的気相成長法で堆積する
金属膜がアルミ金属膜であり、前記アルミ金属膜の堆積
後引き続いて高真空中で300℃以上で且つ600℃以
下である熱処理が施される。
Here, the metal film deposited by the chemical vapor deposition method is an aluminum metal film, and after the deposition of the aluminum metal film, a heat treatment of 300 ° C. or more and 600 ° C. or less in a high vacuum is continuously performed. Is given.

【0016】さらには、前記金属膜がアルミニウムと銅
との合金あるいは銅の薄膜が用いられる。
Further, as the metal film, an alloy of aluminum and copper or a thin film of copper is used.

【0017】[0017]

【実施例】次に、本発明について図面を参照して説明す
る。図1は本発明の実施例の半導体装置の製造方法を説
明するための工程順の断面図である。図1(a)に示す
ように、シリコン基板1の表面の所定領域に拡散層2が
形成される。このようにした後、層間絶縁膜3が形成さ
れる。ここで、この層間絶縁膜3はCVD法で堆積され
るシリコン酸化膜あるいはBPSG膜(ボロンガラスと
リンガラスを含むシリコン酸化膜)である。次に、公知
のフォトリソグラフィ技術およびドライエッチング技術
でコンタクト孔4が形成される。例えば、このコンタク
ト孔の口径寸法は0.3μmに設定される。
Next, the present invention will be described with reference to the drawings. 1A to 1D are cross-sectional views in the order of steps for explaining a method for manufacturing a semiconductor device according to an embodiment of the present invention. As shown in FIG. 1A, the diffusion layer 2 is formed in a predetermined region on the surface of the silicon substrate 1. After doing so, the interlayer insulating film 3 is formed. Here, the interlayer insulating film 3 is a silicon oxide film or a BPSG film (silicon oxide film containing boron glass and phosphorus glass) deposited by the CVD method. Next, the contact hole 4 is formed by a known photolithography technique and dry etching technique. For example, the diameter of this contact hole is set to 0.3 μm.

【0018】次に、チタン金属層5がコリメーテッドス
パッタ法で成膜される。ここで、このチタン金属層5の
膜厚は20〜40nmに設定される。このようにした
後、通常のスパッタ法あるいはCVD法で窒化チタン金
属層6が形成される。この窒化チタン金属層6の膜厚は
50〜100nmである。ここで、CVD法により窒化
チタン金属層6を成膜する場合には、反応ガスとしてT
iCl4 とNH3 の混合ガスが用いられ、雰囲気ガスと
してN2 あるいはH2 ガスが用いられる。なお、この成
膜の温度およびガス圧力はそれぞれ500〜600℃、
1〜10Torrで設定される。
Next, the titanium metal layer 5 is formed by the collimated sputtering method. Here, the film thickness of the titanium metal layer 5 is set to 20 to 40 nm. After this, the titanium nitride metal layer 6 is formed by the usual sputtering method or CVD method. The film thickness of the titanium nitride metal layer 6 is 50 to 100 nm. Here, when the titanium nitride metal layer 6 is formed by the CVD method, T 2 is used as a reaction gas.
A mixed gas of iCl 4 and NH 3 is used, and N 2 or H 2 gas is used as an atmosphere gas. The temperature and gas pressure for this film formation are 500 to 600 ° C.,
It is set at 1 to 10 Torr.

【0019】次に、図1(a)状態になったシリコン基
板を真空アニールする。この真空アニールはランプ加熱
部を具備し真空度を10-5〜10-8Torrにできる真
空系を有する真空アニール装置で行われる。ここで、真
空アニールの条件は加熱の温度が350℃で真空度が1
-7Torrになるように設定される。そして、30秒
間真空アニールされる。この真空アニールにより、図1
(b)に示すように脱ガス7が発生する。この脱ガス7
は後述するようにH2 ガスである。
Next, the silicon substrate in the state shown in FIG. 1A is vacuum annealed. This vacuum annealing is performed by a vacuum annealing apparatus having a lamp heating unit and having a vacuum system capable of adjusting the degree of vacuum to 10 −5 to 10 −8 Torr. Here, the vacuum annealing conditions are as follows: heating temperature is 350 ° C. and vacuum degree is 1
It is set to be 0 -7 Torr. Then, vacuum annealing is performed for 30 seconds. By this vacuum annealing,
As shown in (b), degassing 7 is generated. This degassing 7
Is H 2 gas as described later.

【0020】次に、図1(c)に示すようにアルミ金属
膜8がCVD法で形成される。ここで、このCVDの反
応ガスとしてDMAH等のアルキル金属のソースガス
が、雰囲気ガスとしてH2 ガスがそれぞれ用いられる。
そして、これらのガスの全圧力が1Torrになるよう
に設定される。また、この成膜の温度は100〜150
℃に設定される。このようにして、膜厚が500nmの
アルミ金属膜8が窒化チタン金属層6に被着し、コンタ
クト孔4を埋設するように堆積される。
Next, as shown in FIG. 1C, the aluminum metal film 8 is formed by the CVD method. Here, a source gas of an alkyl metal such as DMAH is used as a reaction gas for this CVD, and H 2 gas is used as an atmosphere gas.
Then, the total pressure of these gases is set to 1 Torr. The temperature of this film formation is 100 to 150.
Set to ° C. In this way, the aluminum metal film 8 having a film thickness of 500 nm is deposited on the titanium nitride metal layer 6 and deposited so as to fill the contact hole 4.

【0021】以上のようにして、コンタクト孔4内に埋
設される導電体材と配線とになるアルミ金属膜が形成さ
れる。
As described above, the aluminum metal film to be the conductor and the wiring buried in the contact hole 4 is formed.

【0022】次に、図1(b)に示した脱ガス7の分析
について説明する。この脱ガス分析は、昇温ガス脱離分
析方法により行われる。すなわち、この分析手法では、
測定する試料の温度を一定の昇温速度で上昇させ、試料
から放出する原子あるいは分子等の脱ガスが四重極質量
分析装置で分析されて、脱ガスの質量ごとにその脱ガス
の量が定量化される。ここで、昇温ガス脱離の条件は、
温度範囲100〜700℃、昇温速度100℃/分、分
析装置内のバックグラウンドの圧力1×10-9Torr
である。そして、分析ガスの質量範囲は、質量/電荷に
換算して2〜100である。
Next, the analysis of the outgas 7 shown in FIG. 1B will be described. This degassing analysis is performed by the temperature rising gas desorption analysis method. That is, in this analysis method,
The temperature of the sample to be measured is raised at a constant heating rate, and the degassing of atoms or molecules released from the sample is analyzed by a quadrupole mass spectrometer, and the amount of degassing is determined for each mass of degassing. Quantified. Here, the conditions for the temperature rising gas desorption are
Temperature range 100-700 ° C., heating rate 100 ° C./min, background pressure in analyzer 1 × 10 −9 Torr
Is. The mass range of the analysis gas is 2 to 100 in terms of mass / charge.

【0023】図1(a)状態のシリコン基板を昇温ガス
脱離分析した結果が図2に示される。先述した脱ガス7
は、温度が300℃付近から急激に増加し350℃でピ
ークになる。この脱ガスは前述の質量分析よりH2 であ
る。このH2 ガスは図1に示した窒化チタン金属層6あ
るいはチタン金属層5から離脱したものである。
FIG. 2 shows the results of the temperature rising gas desorption analysis of the silicon substrate in the state of FIG. 1 (a). Degassing 7 mentioned above
Shows a sharp increase in temperature from around 300 ° C and reaches a peak at 350 ° C. This degassing was H 2 according to the mass spectrometry described above. This H 2 gas is released from the titanium nitride metal layer 6 or the titanium metal layer 5 shown in FIG.

【0024】次に、この真空アニールの効果について説
明する。表1は、図1(b)の工程で真空アニールの温
度条件を変え真空アニールして、図1(c)の工程後の
アルミ金属膜8の堆積状態をまとめたものである。
Next, the effect of this vacuum annealing will be described. Table 1 summarizes the deposition state of the aluminum metal film 8 after the step of FIG. 1C after changing the temperature condition of the vacuum annealing in the step of FIG. 1B and performing vacuum annealing.

【0025】[0025]

【表1】 [Table 1]

【0026】ここで、真空アニールの真空度は10-7
orrであり、アニール時間は30秒である。
Here, the vacuum degree of the vacuum annealing is 10 −7 T.
orr and the annealing time is 30 seconds.

【0027】この表に示す水準4または5からも判るよ
うに、真空アニールの温度が350℃以上になるとアル
ミ金属膜の膨れは全く生じなくなり、更に、下層の窒化
チタン金属層との接着性は非常に向上する。
As can be seen from the levels 4 and 5 shown in this table, when the vacuum annealing temperature is 350 ° C. or higher, the aluminum metal film does not swell at all, and the adhesiveness with the lower titanium nitride metal layer does not occur. Greatly improved.

【0028】このアルミ金属膜の堆積状態は、真空アニ
ール温度の低下とともに悪くなる。水準1および2では
アルミ金属膜の膨れが生じその接着性は悪い。水準3で
は、アルミ金属膜の膨れは発生せずその接着度はそれほ
ど悪くないが不充分な状態である。なお、水準1は先述
した従来の技術の場合に相当している。
The deposition state of the aluminum metal film becomes worse as the vacuum annealing temperature decreases. In Levels 1 and 2, the aluminum metal film swells and its adhesiveness is poor. In level 3, the aluminum metal film does not swell and its adhesion is not so bad, but it is in an insufficient state. The level 1 corresponds to the case of the above-mentioned conventional technique.

【0029】ここで、この真空アニールの温度は高い程
その脱ガスの効果は増大する。しかし、余り高温になる
と拡散層2の接合の深さが増大し浅接合の形成が困難に
なる。特に導電型がp型の拡散層の浅接合化が難しくな
る。そこで、この真空アニールの温度は800℃以下に
設定されるのがよい。ここで、このアニール時の真空度
が10-5Torr以上であれば真空アニールに要する時
間は1分間以下となり、前述のp型の拡散層の接合深さ
は全く変化せず、深さ0.1μm以下の接合が確保され
るようになる。
Here, the effect of degassing increases as the temperature of this vacuum annealing increases. However, if the temperature becomes too high, the junction depth of the diffusion layer 2 increases and it becomes difficult to form a shallow junction. In particular, it becomes difficult to form a shallow junction in a diffusion layer having a p-type conductivity. Therefore, the temperature of this vacuum annealing is preferably set to 800 ° C. or lower. Here, if the degree of vacuum during this annealing is 10 −5 Torr or more, the time required for vacuum annealing is 1 minute or less, the junction depth of the p-type diffusion layer does not change at all, and the depth of 0. Bonding of 1 μm or less is secured.

【0030】本実施例の真空アニールが、マルチチャン
バーを備えた一の処理装置内で先述したバリアメタルの
成膜に引き続いて行われると、これらの配線の工程はよ
り簡便化される。ここで、この真空アニールの真空度は
10-5Torr以上であれば1分程度のアニール時間で
先述したアニール効果が生じるようになる。
If the vacuum annealing of the present embodiment is performed subsequent to the above-mentioned film formation of the barrier metal in one processing apparatus equipped with a multi-chamber, the wiring process will be further simplified. Here, if the vacuum degree of this vacuum annealing is 10 −5 Torr or more, the above-described annealing effect will be produced in an annealing time of about 1 minute.

【0031】このようなバリアメタルのアニールは、常
圧のN2 あるいはArガスの雰囲気での熱処理炉でも可
能である。但し、この常圧アニールでは熱処理炉内ある
いはガス系の純度を上げて、H2 OあるいはH2 の分圧
が10-6Torr以下になるようにする必要がある。
Such barrier metal annealing can also be performed in a heat treatment furnace in an atmosphere of N 2 or Ar gas at normal pressure. However, in this normal pressure annealing, it is necessary to raise the purity of the heat treatment furnace or the gas system so that the partial pressure of H 2 O or H 2 becomes 10 −6 Torr or less.

【0032】次に本発明の第2の実施例について図3に
基づいて説明する。図3は本発明の半導体装置の製造方
法を工程順に示す断面図である。図3(a)に示すよう
に図1で説明したのと同様にして拡散層、層間絶縁膜お
よびバリアメタル等がシリコン基板上に形成される。す
なわち、初め、シリコン基板1の表面の所定領域に拡散
層2が形成される。そして層間絶縁膜3が形成される。
ここで、この層間絶縁膜3はCVD法で堆積されるシリ
コン酸化膜である。次に、公知のフォトリソグラフィ技
術およびドライエッチング技術でコンタクト孔4が形成
される。例えば、このコンタクト孔の口径寸法は0.2
μmに設定される。
Next, a second embodiment of the present invention will be described with reference to FIG. 3A to 3D are sectional views showing a method of manufacturing a semiconductor device according to the present invention in the order of steps. As shown in FIG. 3A, the diffusion layer, the interlayer insulating film, the barrier metal and the like are formed on the silicon substrate in the same manner as described with reference to FIG. That is, first, the diffusion layer 2 is formed in a predetermined region on the surface of the silicon substrate 1. Then, the interlayer insulating film 3 is formed.
Here, the interlayer insulating film 3 is a silicon oxide film deposited by the CVD method. Next, the contact hole 4 is formed by a known photolithography technique and dry etching technique. For example, the diameter of this contact hole is 0.2
It is set to μm.

【0033】次に、チタン金属層5がコリメーテッドス
パッタ法で成膜される。ここで、このチタン金属膜5の
膜厚は20nm程度に設定される。このようにした後、
CVD法で窒化チタン金属層6を形成する。この窒化チ
タン金属の膜厚は50nm程度である。ここで、CVD
法による窒化チタン金属の成膜では、反応ガスとしてT
iCl4 またはアルキルTiとN2 2 の混合ガスが用
いられ、雰囲気ガスとしてN2 あるいはH2 ガスが用い
られる。ここで、ガスの全圧力は1Torr程度に、成
膜の温度は400℃程度にそれぞれ設定される。
Next, the titanium metal layer 5 is formed by the collimated sputtering method. Here, the film thickness of the titanium metal film 5 is set to about 20 nm. After doing this,
The titanium nitride metal layer 6 is formed by the CVD method. The film thickness of this titanium nitride metal is about 50 nm. Where CVD
In forming titanium nitride metal by the method, T
A mixed gas of iCl 4 or alkyl Ti and N 2 H 2 is used, and N 2 or H 2 gas is used as an atmosphere gas. Here, the total gas pressure is set to about 1 Torr, and the film formation temperature is set to about 400 ° C.

【0034】次に、図3(b)に示すように、先述した
第1の実施例と同様にして真空アニールが施される。こ
こで、真空アニールの条件は加熱の温度が350℃で真
空度が10-6Torrになるように設定される。そし
て、30秒間真空アニールされる。この真空アニールに
より、図3(b)に示すように脱ガス7が発生する。
Next, as shown in FIG. 3B, vacuum annealing is performed in the same manner as in the above-described first embodiment. Here, the vacuum annealing conditions are set so that the heating temperature is 350 ° C. and the degree of vacuum is 10 −6 Torr. Then, vacuum annealing is performed for 30 seconds. By this vacuum annealing, outgas 7 is generated as shown in FIG.

【0035】次に、図3(c)に示すようにアルミ金属
膜8が堆積される。ここで、このアルミ金属膜8の成膜
は第1の実施例で説明したと同様の方法で行われる。す
なわち、アルミ金属膜8はCVD法で形成される。この
CVDの反応ガスとしてDMAH等のアルキル金属のソ
ースガスが、雰囲気ガスとしてH2 ガスがそれぞれ用い
られる。そして、これらのガスの全圧力が1Torrに
なるように設定される。また、この成膜の温度は100
〜150℃に設定される。このようにして、膜厚が50
0nmのアルミ金属膜8が窒化チタン金属層6に被着
し、コンタクト孔4を埋設するように堆積される。
Next, an aluminum metal film 8 is deposited as shown in FIG. Here, the film formation of the aluminum metal film 8 is performed by the same method as described in the first embodiment. That is, the aluminum metal film 8 is formed by the CVD method. A source gas of an alkyl metal such as DMAH is used as a reaction gas for this CVD, and H 2 gas is used as an atmosphere gas. Then, the total pressure of these gases is set to 1 Torr. The temperature of this film formation is 100
Set to ~ 150 ° C. In this way, the film thickness is 50
A 0 nm aluminum metal film 8 is deposited on the titanium nitride metal layer 6 and deposited so as to fill the contact hole 4.

【0036】このアルミ金属膜8の成膜後、再び高真空
アニールが施される。この高真空アニールにより再脱ガ
ス9が発生する。ここで、真空アニールの条件は加熱の
温度が300〜350℃で真空度が10-6Torrにな
るように設定される。そして、30秒間〜1分間の真空
アニールがなされる。
After the aluminum metal film 8 is formed, high vacuum annealing is performed again. This high-vacuum annealing causes re-outgassing 9. Here, the vacuum annealing conditions are set so that the heating temperature is 300 to 350 ° C. and the degree of vacuum is 10 −6 Torr. Then, vacuum annealing is performed for 30 seconds to 1 minute.

【0037】このようにして、図3(d)に示すように
シリコン基板1上に形成された拡散層2に電気接続する
信頼性の高い配線が形成される。
In this way, as shown in FIG. 3D, a highly reliable wiring electrically connected to the diffusion layer 2 formed on the silicon substrate 1 is formed.

【0038】次に、前述の再脱ガス9の分析結果につい
て説明する。図3(d)状態のシリコン基板を昇温ガス
脱離分析した結果が図4に示される。先述した再脱ガス
9の量は、温度が270℃付近でCH4 による1つのピ
ークになり、340℃付近でH2 によるピークになる。
ここで、これらのガスはアルミ金属膜8から離脱したも
のである。
Next, the analysis result of the above-mentioned re-degassing 9 will be described. FIG. 4 shows the result of the temperature rising gas desorption analysis of the silicon substrate in the state of FIG. 3 (d). The amount of the re-degas 9 described above has one peak due to CH 4 at a temperature of around 270 ° C. and a peak due to H 2 at around 340 ° C.
Here, these gases are released from the aluminum metal film 8.

【0039】この昇温ガス脱離分析の結果は、このよう
なアルミ金属膜8の真空アニールの温度を300℃以上
にすれば再脱ガスの効果が充分に現れることを示してい
る。このようにアルミ金属膜を成膜後に真空アニールす
ると、配線の信頼性が更に向上する。すなわち、真空ア
ニールしない場合に比べEM耐性は約3倍に向上する。
また、ストレスマイグレーション(SM)耐性も2倍強
に向上する。更に、CVD法で形成したアルミ金属膜の
表面の平滑性が図3(c)に示すように図1(c)で示
す場合より向上する。
The results of the temperature rising gas desorption analysis show that the effect of re-degassing is fully exhibited when the temperature of the vacuum annealing of the aluminum metal film 8 is set to 300 ° C. or higher. When vacuum annealing is performed after forming the aluminum metal film, the reliability of the wiring is further improved. That is, the EM resistance is improved about three times as compared with the case without vacuum annealing.
Also, the resistance to stress migration (SM) is improved to more than twice. Further, as shown in FIG. 3C, the smoothness of the surface of the aluminum metal film formed by the CVD method is improved as compared with the case shown in FIG. 1C.

【0040】この実施例の場合には、このアルミ金属膜
の真空アニールでの加熱温度は、アルミ金属膜の融点の
温度660℃以下に設定すればよい。しかし、多層配線
の場合に下層にアルミ金属による配線が形成されている
とこの加熱温度は600℃以下に設定される必要が生じ
る。ここで真空アニールの温度が600℃を超えるとこ
の下層の配線の形状変形が生じるためである。
In the case of this embodiment, the heating temperature in vacuum annealing of the aluminum metal film may be set to 660 ° C. or lower of the melting point of the aluminum metal film. However, in the case of multi-layer wiring, if the wiring made of aluminum metal is formed in the lower layer, this heating temperature needs to be set to 600 ° C. or lower. This is because if the temperature of the vacuum annealing exceeds 600 ° C., the shape of the underlying wiring changes.

【0041】本実施例での一連の配線形成では、マルチ
チャンバーを備えた一の処理装置内で先述したバリアメ
タルの成膜に引き続いて真空アニールが、更にアルミ金
属膜の成膜に引き続いて再真空アニールがそれぞれ行わ
れると、これらの配線形成の工程はより簡便化される。
そして、形成された配線の信頼性は更に向上する。
In the series of wiring formation in this embodiment, the vacuum annealing is performed following the above-described barrier metal film formation in one processing apparatus having a multi-chamber, and the aluminum metal film formation is further repeated. When the vacuum annealing is performed, the wiring forming process is further simplified.
Then, the reliability of the formed wiring is further improved.

【0042】以上の第1および第2の実施例では、バリ
アメタルとしてタングステン等の高融点金属あるいはそ
の窒化物が用いられても同様の効果が生じる。また、ア
ルミCVDでの原料ガスとしてDMAHを用いる場合に
ついて説明したが、トリイソブチルアルミニウム(TI
BA)を原料ガスとして用いても同様の効果が得られる
ことに言及しておく。さらには、アルミ金属に変えてア
ルミ銅の合金をCVD法で形成する場合、あるいは銅を
CVD法で形成する場合でも同様の効果が得られる。
In the above first and second embodiments, the same effect is obtained even if a refractory metal such as tungsten or its nitride is used as the barrier metal. Also, the case where DMAH is used as a source gas in aluminum CVD has been described, but triisobutylaluminum (TI
It should be noted that the same effect can be obtained by using (BA) as a source gas. Further, similar effects can be obtained when an aluminum-copper alloy is formed by the CVD method instead of aluminum metal or when copper is formed by the CVD method.

【0043】なお、以上の第1あるいは第2の実施例で
説明した真空アニールの真空度は、10-5以上であれば
そのアニール時間は1分間以下にでき、半導体装置の生
産上での問題は生じない。
If the vacuum degree of the vacuum annealing described in the first or second embodiment is 10 -5 or more, the annealing time can be 1 minute or less, which is a problem in the production of semiconductor devices. Does not occur.

【0044】また、これらの実施例では拡散層に電気接
続する配線の形成について主に説明したが、多層配線に
おける下層の配線と上層の配線とを接続する場合でも同
様の効果が得られることにも言及しておく。
Further, in these embodiments, the formation of the wiring electrically connected to the diffusion layer was mainly described, but the same effect can be obtained even when the wiring of the lower layer and the wiring of the upper layer in the multilayer wiring are connected. Also mention.

【0045】[0045]

【発明の効果】以上に説明したように、本発明の半導体
装置の製造方法では、バリアメタルの成膜あるいはCV
D法による金属膜の成膜後に真空アニールが施される。
これにより、CVD法で成膜する金属膜に生じるこの金
属膜のバリアメタルからの局所的な膨れは抑制され、さ
らに、金属膜とバリアメタルとの接着度は大幅に向上す
るようになる。また、CVD法で成膜した金属膜配線の
EMあるいはSM耐性を含めた信頼性も向上する。
As described above, according to the method of manufacturing a semiconductor device of the present invention, a barrier metal film is formed or a CV film is formed.
After forming the metal film by the D method, vacuum annealing is performed.
As a result, local swelling of the metal film from the barrier metal, which occurs in the metal film formed by the CVD method, is suppressed, and the degree of adhesion between the metal film and the barrier metal is significantly improved. In addition, the reliability including the EM or SM resistance of the metal film wiring formed by the CVD method is also improved.

【0046】更には、金属膜の先述した膨れの防止ある
いは金属膜表面の平滑性の向上により、微細な配線パタ
ーンの形成が容易になる。
Furthermore, the prevention of the swelling of the metal film or the improvement of the smoothness of the surface of the metal film facilitates the formation of a fine wiring pattern.

【0047】以上のようにして本発明では、信頼性の高
い微細な多層配線の形成が容易になり、半導体装置の高
集積化あるいは高密度化が促進される。
As described above, the present invention facilitates the formation of highly reliable fine multi-layered wiring and promotes high integration or high density of semiconductor devices.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施例を説明する工程順の略断
面図である。
1A to 1D are schematic cross-sectional views in order of a process, illustrating a first embodiment of the present invention.

【図2】本発明の第1の実施例の効果を説明する昇温ガ
ス脱離分析図である。
FIG. 2 is a temperature rising gas desorption analysis diagram for explaining the effect of the first embodiment of the present invention.

【図3】本発明の第2の実施例を説明する工程順の略断
面図である。
3A to 3D are schematic cross-sectional views in order of the steps, for explaining the second embodiment of the present invention.

【図4】本発明の第2の実施例の効果を説明する昇温ガ
ス脱離分析図である。
FIG. 4 is a temperature rising gas desorption analysis diagram for explaining the effect of the second embodiment of the present invention.

【図5】従来の技術を説明する工程順の略断面図であ
る。
5A to 5D are schematic cross-sectional views in order of processes, illustrating a conventional technique.

【符号の説明】[Explanation of symbols]

1,21 シリコン基板 2,22 拡散層 3,23 層間絶縁膜 4,24 コンタクト孔 5,25 チタン金属層 6,26 窒化チタン金属層 7 脱ガス 8,27 アルミ金属膜 9 再脱ガス 28 金属膜膨れ 1,21 Silicon substrate 2,22 Diffusion layer 3,23 Interlayer insulating film 4,24 Contact hole 5,25 Titanium metal layer 6,26 Titanium nitride metal layer 7 Degassing 8,27 Aluminum metal film 9 Regassing 28 Metal film Blisters

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/768 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Internal reference number FI Technical indication H01L 21/768

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板の表面に形成された層間絶縁
膜上にバリアメタルを成膜する工程と、前記バリアメタ
ルを高真空中で熱処理する工程と、前記熱処理の工程後
に前記熱処理の施されたバリアメタル上に化学的気相成
長法により金属膜を堆積させる工程とを含むことを特徴
とした半導体装置の製造方法。
1. A step of forming a barrier metal on an interlayer insulating film formed on a surface of a semiconductor substrate, a step of heat-treating the barrier metal in a high vacuum, and a step of performing the heat treatment after the step of the heat treatment. And a step of depositing a metal film on the barrier metal by a chemical vapor deposition method.
【請求項2】 前記バリアメタルがチタン金属薄膜上に
積層して形成された窒化チタン薄膜であり、前記熱処理
の温度が350℃以上で且つ800℃以下であることを
特徴とした請求項1記載の半導体装置の製造方法。
2. The barrier metal is a titanium nitride thin film formed by laminating on a titanium metal thin film, and the temperature of the heat treatment is 350 ° C. or higher and 800 ° C. or lower. Of manufacturing a semiconductor device of.
【請求項3】 前記化学的気相成長法による前記金属膜
の成膜後に前記金属膜を高真空中で熱処理することを特
徴とした請求項1または請求項2記載の半導体装置の製
造方法。
3. The method of manufacturing a semiconductor device according to claim 1, wherein the metal film is heat-treated in a high vacuum after the metal film is formed by the chemical vapor deposition method.
【請求項4】 前記化学的気相成長法で堆積する金属膜
がアルミニウムの薄膜であり、前記金属膜の高真空中で
の熱処理の温度が300℃以上で且つ600℃以下であ
ることを特徴とした請求項3記載の半導体装置の製造方
法。
4. The metal film deposited by the chemical vapor deposition method is an aluminum thin film, and the temperature of heat treatment of the metal film in a high vacuum is 300 ° C. or higher and 600 ° C. or lower. 4. The method for manufacturing a semiconductor device according to claim 3.
【請求項5】 前記金属膜がアルミニウムと銅との合金
あるいは銅の薄膜であることを特徴とした請求項1、請
求項2または請求項3記載の半導体装置の製造方法。
5. The method of manufacturing a semiconductor device according to claim 1, wherein the metal film is an alloy of aluminum and copper or a thin film of copper.
JP6327914A 1994-12-28 1994-12-28 Method for manufacturing semiconductor device Expired - Lifetime JP2739829B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6327914A JP2739829B2 (en) 1994-12-28 1994-12-28 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6327914A JP2739829B2 (en) 1994-12-28 1994-12-28 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH08186084A true JPH08186084A (en) 1996-07-16
JP2739829B2 JP2739829B2 (en) 1998-04-15

Family

ID=18204414

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6327914A Expired - Lifetime JP2739829B2 (en) 1994-12-28 1994-12-28 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2739829B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100496716B1 (en) * 1997-08-29 2005-09-30 세이코 엡슨 가부시키가이샤 Semiconductor device and its manufacturing method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02181919A (en) * 1989-01-09 1990-07-16 Seiko Epson Corp Manufacture of semiconductor device
JPH04296020A (en) * 1991-03-25 1992-10-20 Nec Corp Semiconductor device and manufactuer thereof
JPH06283440A (en) * 1993-03-29 1994-10-07 Kawasaki Steel Corp Manufacture of semiconductor device
JPH0729851A (en) * 1993-07-07 1995-01-31 Kawasaki Steel Corp Fabrication of semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02181919A (en) * 1989-01-09 1990-07-16 Seiko Epson Corp Manufacture of semiconductor device
JPH04296020A (en) * 1991-03-25 1992-10-20 Nec Corp Semiconductor device and manufactuer thereof
JPH06283440A (en) * 1993-03-29 1994-10-07 Kawasaki Steel Corp Manufacture of semiconductor device
JPH0729851A (en) * 1993-07-07 1995-01-31 Kawasaki Steel Corp Fabrication of semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100496716B1 (en) * 1997-08-29 2005-09-30 세이코 엡슨 가부시키가이샤 Semiconductor device and its manufacturing method

Also Published As

Publication number Publication date
JP2739829B2 (en) 1998-04-15

Similar Documents

Publication Publication Date Title
US6593660B2 (en) Plasma treatment to enhance inorganic dielectric adhesion to copper
US7132732B2 (en) Semiconductor device having two distinct sioch layers
US6344411B1 (en) OHMIC contact plug having an improved crack free tin barrier metal in a contact hole and method of forming the same
JP2001223218A (en) Forming method of tungsten contact plug of semiconductor device
JP3175721B2 (en) Method for manufacturing semiconductor device
KR100707656B1 (en) Method for forming metal line and semiconductor device including the same
JP2005527098A (en) Boron doped titanium nitride layer for high aspect ratio semiconductor devices
US6331482B1 (en) Method of VLSI contact, trench, and via filling using a germanium underlayer with metallization
US20030003707A1 (en) Multi-layer wiring structure of integrated circuit and manufacture of multi-layer wiring
US7875978B2 (en) Metal line having a multi-layered diffusion layer in a semiconductor device and method for forming the same
JP2739829B2 (en) Method for manufacturing semiconductor device
JP3998937B2 (en) Method for producing TaCN barrier layer in copper metallization process
US6982226B1 (en) Method of fabricating a contact with a post contact plug anneal
US6566263B1 (en) Method of forming an HDP CVD oxide layer over a metal line structure for high aspect ratio design rule
JP3087692B2 (en) Method for manufacturing semiconductor device
JP2000124310A (en) Semiconductor device and manufacture thereof
KR100499401B1 (en) Method for forming metal interconnection layer of semiconductor device
JP2981366B2 (en) Method for manufacturing semiconductor device
JP3109269B2 (en) Method for manufacturing semiconductor device
JPH08139190A (en) Manufacture of semiconductor device
US20060148238A1 (en) Metallization method of semiconductor device
KR100197992B1 (en) Forming method for metal wiring in semiconductor device
JPH08111455A (en) Formation of wiring
KR20020058430A (en) Method for fabricating a wire in semiconductor device
JPH11297824A (en) Semiconductor device and its manufacture

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19971224