KR100188118B1 - 회로의 크기를 줄인 박막 트랜지스터 액정표시장치의 구동장치 - Google Patents
회로의 크기를 줄인 박막 트랜지스터 액정표시장치의 구동장치 Download PDFInfo
- Publication number
- KR100188118B1 KR100188118B1 KR1019950066710A KR19950066710A KR100188118B1 KR 100188118 B1 KR100188118 B1 KR 100188118B1 KR 1019950066710 A KR1019950066710 A KR 1019950066710A KR 19950066710 A KR19950066710 A KR 19950066710A KR 100188118 B1 KR100188118 B1 KR 100188118B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- liquid crystal
- output
- crystal display
- film transistor
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R1/00—Details of transducers, loudspeakers or microphones
- H04R1/20—Arrangements for obtaining desired frequency or directional characteristics
- H04R1/32—Arrangements for obtaining desired frequency or directional characteristics for obtaining desired directional characteristic only
- H04R1/323—Arrangements for obtaining desired frequency or directional characteristics for obtaining desired directional characteristic only for loudspeakers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/16—Constructional details or arrangements
- G06F1/1601—Constructional details related to the housing of computer displays, e.g. of CRT monitors, of flat displays
- G06F1/1605—Multimedia displays, e.g. with integrated or attached speakers, cameras, microphones
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/16—Constructional details or arrangements
- G06F1/1601—Constructional details related to the housing of computer displays, e.g. of CRT monitors, of flat displays
- G06F1/1607—Arrangements to support accessories mechanically attached to the display housing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R2499/00—Aspects covered by H04R or H04S not otherwise provided for in their subgroups
- H04R2499/10—General applications
- H04R2499/15—Transducers incorporated in visual displaying devices, e.g. televisions, computer displays, laptops
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Acoustics & Sound (AREA)
- Health & Medical Sciences (AREA)
- Otolaryngology (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Abstract
이 발명은 회로의 크기를 줄인 박막 트랜지스터 액정표시장치의 구동장치에 관한 것으로, 입력되는 제어신호에 따라 액정화소를 구동시키는 일정 갯수의 펄스(pulse) 신호와, 출력 인에이블(enable)신호를 출력하는 구동부(50)와; 상기 구동부(100)로부터 출력되는 일정 갯수의 신호를 입력받아, 각각의 펄스 신호를, 출력 인에이블 신호의 펄스폭 만큼의 다수개의 신호로 나누어 출력하는 신호 나눔부(200)로 이루어져 있으며, 디스플레이의 고성능, 고화질, 대형화에 따라 늘어나는, 박막 트랜지스터 액정표시장치를 구동하는 집적회로의 수를 줄임으로써, 전체 회로를 간소화하고, 집적회로의 각 핀 사이의 간격이 줄어들지 않게 함으로써, 회로 구성의 제약을 해소할 수 있는, 회로의 크기를 줄인 박막 트랜지스터 액정표시장치의 구동장치에 관한 것이다.
Description
제1도는 종래 기술의 박막 트랜지스터 액정표시장치의 구동장치를 적용한 블 록도이고,
제2도는 제1도의 회로를 고집적화에 적용하였을 경우의 출력 파형도이고,
제3도는 이 발명의 실시예에 따른 회로의 크기를 줄인 박막 트랜지스터 액정 표시장치의 구동장치를 적용한 블록도이고,
제4도는 제3도의 구동부의 출력 파형도이고,
제5도는 제3도의 신호 나눔부의 신호 생성 개념을 설명하기 위한 블록도이 고,
제6도는 제3도의 신호 나눔부의 상세 회로도이고,
제7도는 (a)∼(k)는 제5도의 출력 파형도이다.
이 발명은 회로의 크기를 줄인 박막 트랜지스터(TFT, Thin Film Transistor)액정표시장치(LCD, Liquid Crystal Display) 구동장치에 관한 것으로서, 더 상세히 말하자면, 디스플레이(display)의 고성능, 고화질, 대형화에 따라 늘어나는, 박막 트랜지스터 액정표시장치를 구동하는 집적회로의 수를 줄임으로써, 전체 회로를 간소화하고, 집적회로의 각 핀(pin) 사이의 간격이 줄어들지 않게 함으로써, 회로 구성의 제약을 해소할 수 있는, 회로의 크기를 줄인 박막 트랜지스터 액정표시장치의 구동장치에 관한 것이다.
전자 디스플레이(display)가 발전하면서, 박막 트랜지스터 액정표시장치의 가치가 점차적으로 커지고, 그에 따라 수요가 급증하고 있다.
일반적으로, 박막 트랜지스터 액정표시장치의 구동장치의 구성은 제1도에 나타난 것과 같다.
제1도는 종래 기술의 박막 트랜지스터 액정표시장치의 구동장치를 적용한 블록도이고, 제2도는 제1도의 회로를 고집적화에 적용하였을 경우의 출력파형도이다.
제1도에 도시되어 있듯이, 종래 기술의 박막 트랜지스터 액정표시장치의 구동장치는 입력되는 제어신호에 따라 해당하는 구동신호를 패널(panel, 20)의 각 화소로 출력하여, 화면을 구성하도록 되어 있다.
그런데, 더 나은 고급의 디스플레이를 지향함에 따라, 대형의 화면이면서, 고해상도의 화질을 가지는 박막 트랜지스터 액정표시장치의 개발이 요구되고 있다.
화면이 대형화되고, 화질이 고해상도가 되면, 액정 패널로 출력되는 구동신호의 수가 많이 필요하게 되는데, 구동부의 갯수를 필요한 수만큼 늘려서 화면 구성신호를 출력하는 방법이 있다.
제2도에 그 보기가 도시되어 있는데, 제1도와 같은 구동부를 세 개 장착하였으며, 각각 제1구동부(11)와, 제2구동부(12)와, 제3구동부(13)이다.
상기 제1구동부(11)와, 제2구동부(12)와, 제3구동부(13)는 입력되는 제어신호에 따라 해당하는 구동신호를 출력하며, 각각 종속적으로 연결되어 있기 때문에, 제1구동부(11)의 캐리(carry)가 제2구동부(12)로 입력되고, 제2구동부(12)의 캐리가 제3구동부(13)로 입력된다.
따라서, 상기 제1구동부(11)∼제3구동부(13)에서 출력되는 구동신호의 파형은 제2도의 (a)∼(o)와 같다.
그런데, 상기 제2도에서 보는 바와 같이 구동부의 회로 크기가 커지면, 증가한 회로의 수로 인하여, 기구 및 회로 구성에 제약이 따르게 되고, 집적회로 장착에 있어서, 각 핀 사이의 간격이 좁아지게 되므로, 공정상에 어려움이 따르는 문제점이 있다.
따라서 이 발명의 목적은 상기와 같은 종래의 문제점을 해결하기 위한 것으로서, 디스플레이의 고성능, 고화질, 대형화에 따라 늘어나는, 박막 트랜지스터 액정표시장치를 구동하는 집적회로의 수를 줄임으로써, 전체회로를 간소화하고, 집적회로의 각 핀 사이의 간격이 줄어들지 않게 함으로써, 회로 구성의 제약을 해소할 수 있는, 회로의 크기를 줄인 박막 트랜지스터 액정표시장치의 구동장치를 제공하는 데에 있다.
상기의 목적을 달성하기 위한 이 발명의 구성은, 입력되는 제어신호에 따라 액정 화소를 구동시키는 일정 갯수의 펄스 신호와 출력 인에이블 신호를 출력하는 구동수단과; 상기 구동수단으로부터 출력되는 일정 갯수의 신호를 입력받아, 각각의 펄스 신호를, 출력 인에이블 신호의 펄스폭 만큼의 다수개의 신호로 나누어 출력하는 신호 나눔수단으로 이루어져 있다.
이하, 첨부된 도면을 참고로 하여, 이 발명을 용이하게 실시할 수 있는 가장 바람직한 실시예를 설명한다.
제3도는 이 발명의 실시예에 따른 회로의 크기를 줄인 박막 트랜지스터 액정표시장치의 구동장치를 적용한 블록도이고, 제4도 제3도의 구동부의 출력 파형도이고, 제5도 제3도의 신호 나눔부의 신호 생성 개념을 설명하기 위한 블록도이고,
제6도는 제3도의 신호 나눔부의 상세 회로도이고, 제7도의 (a)∼(k)는 제5도의 출력 파형도이다.
제3도에 도시되어 있듯이 이 발명의 실시예에 따른 회로의 크기를 줄인 박막 트랜지스터 액정표시장치의 구동장치의 구성은, 입력되는 제어신호에 따라 액정 화소를 구동시키는 일정 갯수의 펄스(pulse) 신호와, 출력 인에이블(enable) 신호를 출력하는 구동부(100)와; 상기 구동부(100)로부터 출력되는 일정 갯수의 신호를 입력받아, 각각의 펄스 신호를, 출력 인에이블 신호의 펄스폭 만큼의 다수개의 신호로 나누어 출력하는 신호 나눔부(200)로 이루어져 있다.
상기 신호 나눔부(200)의 구성은, 상기 구동부(100)로부터 출력되는 펄스 신호를 입력받아, 출력 인에이블 신호의 펄스폭 만큼의 다수개의 신호로 나누어 출력하는 상기 구동부(100)로부터 출력되는 펄스 신호 수만큼의 나눔부(210∼2N0)로 이루어져 있다.
상기 제1나눔부(210)의 구성은, 상기 구동부(100)로부터 출력되는 제1펄스 신호가 소스(source)로 입력되고, 제1출력 인에이블 신호가 게이트(gate)로 입력되며, 드레인(drain)으로부터 출력되는 신호가 출력신호인 제1모스 트랜지스터(Metal Oxide Semiconductor transistor, 이하 '모스'로 표기한다, M211)와, 상기 구동부(100)로부터 출력되는 제1펄스 신호가 소스로 입력되고, 제2출력 인에이블 신호가 게이트로 입력되며, 드레인으로부터 출력되는 신호가 출력신호인 제2모스(M212)와, 상기 구동부(100)로부터 출력되는 제1펄스 신호가 소스로 입력되고, 제3출력 인에이블 신호가 게이트로 입력되며, 드레인으로부터 출력되는 신호가 출력신호인 제3모스(M213)로 이루어져 있다.
상기 제2나눔부(220)∼제N나눔부(2N0)의 구성 형태는 상기 제1나눔부(210)와 같으며, 각각 제2펄스 신호를 입력받는다.
상기와 같이 이루어져 있는 이 발명의 동작은 다음과 같다.
제3도에서 보듯이, 신호 나눔부(100)는 입력되는 제어신호에 따라 액정화소를 구동시키는 일정 갯수의 펄스 신호(S1∼SN)와, 출력 인에이블 신호(OE)를 출력한다.
그리고, 구동부(200)는 상기 구동부(100)로부터 출력되는 일정 갯수의 신호를 입력받아, 각각의 펄스 신호를, 출력 인에이블 신호의 펄스폭 만큼의 다수개의 신호로 나누어, 액정 패널의 각 화소로 출력한다.
제4도에서 보듯이, 상기 구동부(100)로부터 출력되는 신호는 일반적인 액정표시장치의 구동장치와 마찬가지이다.
그런데, 제2도와 비교해 볼 때, 제2도의 (a)∼(c)의 파형에 해당하는 만큼의 주기에 제4도의 (a) 파형이 형성되므로, 상기 제4도의 (a)파형을 나누어 제2도의 (a)∼(c) 파형으로 만들어주면 되며, 신호 나눔부(200)에서 그러한 동작을 한다.
상기 신호 나눔부(200)의 구체적인 동작을 살펴보면, 다음과 같다.
제5도에서 보면, 제1신호 나눔부(210)는 상기구동부(100)로부터 출력되는 제1펄스 신호를 입력받아, 출력 인에이블 신호의 펄스폭 만큼의 다수개의 신호로 나누어 출력하고, 제2신호 나눔부(220)는 상기 구동부(100)로부터 출력되는 제2펄스 신호를 입력받아, 출력 인에이블 신호의 펄스폭 만큼의 다수개의 신호로 나누어 출력하며, 제3신호 나눔부(230)는 상기 구동부(100)로부터 출력되는 제3펄스 신호를 입력받아, 출력 인에이블 신호의 펄스폭 만큼의 다수개의 신호로 나누어 출력한다.
마찬가지로 계속적으로 같은 방식으로 동작을 수행하게 된다.
제6도에서 보면, 제1나눔부(210)와 제2나눔부(220)의 구체적인 동작을 알 수 있는데, 상기 제1나눔부(210)의 제1모스(M211)는 제1출력 인에이블 신호(OE1)가 하이로 될 때, 상기 제1펄스 신호(S1)를 드레인으로 출력하므로, 출력신호가 제6도의 (a)와 같이 되고, 상기 제1나눔부(210)의 제2모스(M212)는 제2출력 인에이블 신호(OE2)가 하이로 될 때, 상기 제1펄스 신호(S1)를 드레인으로 출력하므로, 출력신호가 제6도의 (b)와 같이 되며, 상기 제1나눔부(210)의 제3모스(M213)는 제3출력 인에이블 신호(OE3)가 하이로 될 때, 상기 제1펄스 신호(S1)를 드레인으로 출력하므로, 출력신호가 제6도의 (c)와 같이 된다.
마찬가지로, 상기 제2나눔부(220)의 제1모스(M221)는 제1출력 인에이블 신호(OE1)가 하이로 될 때, 상기 제2펄스 신호(S2)를 드레인으로 출력하므로, 출력신호가 제6도의 (d)와 같이 되고, 상기 제2나눔부(220)의 제2모스(M222)는 제2출력 인에이블 신호(OE2)가 하이로 될 때, 상기 제2펄스 신호(S2)를 드레인으로 출력하므로, 출력신호가 제6도의 (e)와 같이 되며, 상기 제2나눔부(220)의 제3모스(M223)는 제3출력 인에이블 신호(OE3)가 하이로 될 때, 상기 제2펄스 신호(S2)를 드레인으로 출력하므로, 출력신호가 제6도의 (f)와 같이 된다.
제3나눔부(230)∼제N나눔부(2N0)도 상기와 같은 방법으로, 상기 구동부(100)로부터 출력되는 펄스 신호를 나누어 출력한다.
제7도의 (a)∼(k)에서 보면, 각 입력에 따른 출력을 볼 수 있는데, 제7도의 (a), (b)와 같이 제1펄스 신호(S1)와 제2펄스 신호(S2)가 입력되면, 제7도의 (c)∼(e)와 같은 출력 인에이블신호(OE1, OE2, OE3)를 이용하여, 제7도의 (f)∼(k)와 같은 출력신호를 얻을 수 있음을 알려준다.
따라서, 상기와같이 동작하는 이 발명의 효과는, 디스플레이의 고성능, 고화질, 대형화에 따라 늘어나는, 박막 트랜지스터 액정표시장치를 구동하는 집적회로의 수를 줄임으로써, 전체 회로를 간소화하고, 집적회로의 각 핀 사이의 간격이 줄어들지 않게 함으로써, 회로 구성의 제약을 해소할 수 있는, 회로의 크기를 줄인 박막 트랜지스터 액정표시장치의 구동장치를 제공하도록 한 것이다.
Claims (2)
- 다수의 게이트 라인, 다수의 데이터 라인, 박막 트랜지스터가 형성되어 있는 액정 패널과, 입력되는 제어신호에 따라 상기 액정 패널의 게이트 라인을 구동시키는 n개의 펄스 신호와 m개의 출력 인에이블 신호를 출력하는 구동수단과; 상기 구동수단과 액정패널사이에 위치하며, 상기 구동수단으로부터 출력되는 펄스신호와 출력 인에이블 신호를 입력받아 각각의 펄스신호를 출력 인에이블 신호의 펄스폭 만큼의 다수개의 신호로 나누어 상기 액정패널로 출력하는 n개의 신호나눔수단을 포함하는 박막 트랜지스터 액정표시장치의 구동장치.
- 상기 신호나눔수단은, 상기 구동수단으로부터 출력되는 펄스신호를 소스에 입력받고 상기 인에이블신호를 게이트에 입력받아 상기 인에이블신호에 의해 게이트가 온되는 동안만 상기 펄스신호를 드레인으로 출력하는 다수의 모스 트랜지스터를 포함하며, 상기 다수의 모스 트랜지스터의 소스는 공통으로 연결되고, 드레인은 각 화소의 게이트 라인에 연결된 박막 트랜지스터 액정표시장치의 구동장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950066710A KR100188118B1 (ko) | 1995-12-29 | 1995-12-29 | 회로의 크기를 줄인 박막 트랜지스터 액정표시장치의 구동장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950066710A KR100188118B1 (ko) | 1995-12-29 | 1995-12-29 | 회로의 크기를 줄인 박막 트랜지스터 액정표시장치의 구동장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970050057A KR970050057A (ko) | 1997-07-29 |
| KR100188118B1 true KR100188118B1 (ko) | 1999-06-01 |
Family
ID=19447423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950066710A KR100188118B1 (ko) | 1995-12-29 | 1995-12-29 | 회로의 크기를 줄인 박막 트랜지스터 액정표시장치의 구동장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100188118B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100806281B1 (ko) | 2005-07-05 | 2008-02-22 | 콴타 컴퓨터 인코포레이티드 | 인터페이스 유닛 및 그 인터페이스 전송 방법 |
| US11832478B2 (en) | 2020-09-25 | 2023-11-28 | Samsung Display Co., Ltd. | Display device |
-
1995
- 1995-12-29 KR KR1019950066710A patent/KR100188118B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100806281B1 (ko) | 2005-07-05 | 2008-02-22 | 콴타 컴퓨터 인코포레이티드 | 인터페이스 유닛 및 그 인터페이스 전송 방법 |
| US11832478B2 (en) | 2020-09-25 | 2023-11-28 | Samsung Display Co., Ltd. | Display device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970050057A (ko) | 1997-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5748175A (en) | LCD driving apparatus allowing for multiple aspect resolution | |
| US7868860B2 (en) | Liquid crystal display device | |
| US6040815A (en) | LCD drive IC with pixel inversion operation | |
| KR100306197B1 (ko) | 인터페이스 회로 및 액정구동회로 | |
| KR100470758B1 (ko) | 입력 화소 데이터 재배열 회로를 구비한 액정 표시 유닛 | |
| US20050195141A1 (en) | Liquid crystal display device and method for driving the same | |
| KR100195276B1 (ko) | 구동회로를 내장한 액정 표시장치 및 그 구동방법 | |
| US6437775B1 (en) | Flat display unit | |
| KR100411848B1 (ko) | 표시 장치 | |
| JP3844668B2 (ja) | 液晶表示装置の駆動方法及び駆動回路 | |
| KR20040024915A (ko) | 액정표시장치 | |
| JP2001325798A (ja) | 論理回路およびこれを用いた表示装置 | |
| US5166670A (en) | Column electrode driving circuit for a display apparatus | |
| US6801182B2 (en) | Scan driving circuit and driving method for active matrix liquid crystal display | |
| US7420537B2 (en) | Liquid crystal display and dummy loading device thereof | |
| KR19990016489A (ko) | 싱글 뱅크형 액정표시장치 | |
| KR100188118B1 (ko) | 회로의 크기를 줄인 박막 트랜지스터 액정표시장치의 구동장치 | |
| KR100186547B1 (ko) | 액정표시소자의 게이트 구동회로 | |
| US20040183770A1 (en) | LCD having integrated amorphous-silicon TFT row driver | |
| KR100830903B1 (ko) | 쉬프트 레지스터 및 이를 갖는 액정표시장치 | |
| KR20050113753A (ko) | 쉬프트 레지스터 회로 | |
| KR100537886B1 (ko) | 게이트 온 전압 파형 조절이 가능한 박막 트랜지스터 액정표시장치 | |
| US5253093A (en) | Row electrode driving circuit for a display apparatus | |
| JP2000137459A (ja) | 集積回路装置およびそれを用いた液晶表示装置 | |
| KR100476595B1 (ko) | 액정표시장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121214 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20140102 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20141231 Year of fee payment: 17 |
|
| EXPY | Expiration of term |