KR100187723B1 - Method of manufacturing lead-on-chip package - Google Patents
Method of manufacturing lead-on-chip package Download PDFInfo
- Publication number
- KR100187723B1 KR100187723B1 KR1019960033617A KR19960033617A KR100187723B1 KR 100187723 B1 KR100187723 B1 KR 100187723B1 KR 1019960033617 A KR1019960033617 A KR 1019960033617A KR 19960033617 A KR19960033617 A KR 19960033617A KR 100187723 B1 KR100187723 B1 KR 100187723B1
- Authority
- KR
- South Korea
- Prior art keywords
- photoresist film
- adhesive layer
- lead
- semiconductor chip
- lead frame
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92147—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
Abstract
본 발명은 금속 박판의 상면에 접착층을 형성시키는 접착층 형성 단계, 상기 접착층을 포함하도록 상기 금속 박판의 양면에 포토 레지스트막을 형성시키는 포토 레지스트막 형성 단계, 상기 포토 레지스트막이 형성된 상기 금속 박판에 방사(放射)를 통하여 노광된 부분과 미노광된 부분을 형성시키는 노광 단계, 상기 노광 단계에 의해 노광된 부분과 미노광된 부분을 소정의 현상액으로 현상시켜 상기 포토 레지스트막의 일부분을 제거시키는 현상 단계, 상기 현상 단계에서 상기 포토 레지스트막의 제거된 부분에 의해 노출된 상기 접착층의 노출 부위를 소정의 에칭액으로 제거시키는 접착층 에칭 단계, 상기 에칭 단계에 의해 노출된 상기 금속 박판의 노출된 부분을 제거시키는 금속 박판 에칭 단계, 상기 금속 박판의 포토 레지스트막을 제거시키는 포토 레지스트막 제거 단계를 포함하는 것을 특징으로 하는 리드 온 칩형 반도체 칩 패키지의 리드 프레임 제조 방법을 제공함으로써, 리드 프레임에 반도체 칩을 실장시키는 공정이 간단해지고, 고가의 양면 접착 폴리이미드 테이프를 사용하지 않음으로 제조 원가를 절감시키는 효과를 나타내는 것을 특징으로 한다.The present invention provides an adhesive layer forming step of forming an adhesive layer on an upper surface of a metal thin plate, a photoresist film forming step of forming a photoresist film on both sides of the metal thin plate to include the adhesive layer, and spinning on the metal thin plate on which the photoresist film is formed. An exposure step of forming an exposed portion and an unexposed portion through the development step; a developing step of removing a portion of the photoresist film by developing the exposed portion and the unexposed portion by the exposure step with a predetermined developer; An adhesive layer etching step of removing the exposed portion of the adhesive layer exposed by the removed part of the photoresist film with a predetermined etching solution in a step, and a metal sheet etching step of removing the exposed part of the metal thin film exposed by the etching step Removing the photoresist film of the thin metal plate By providing a lead frame manufacturing method of a lead-on-chip type semiconductor chip package comprising the step of removing the photoresist film, the process of mounting the semiconductor chip on the lead frame is simplified, and an expensive double-sided adhesive polyimide tape is not used. It is characterized by exhibiting an effect of reducing the manufacturing cost.
Description
본 발명은 반도체 칩 패키지의 리드 프레임에 관한 것으로, 더욱 상세하게는 반도체 칩과 리드 프레임의 부착에 사용되는 접착수단을 리드 프레임의 제조 단계에서 형성시키는 접착층이 형성된 리드 온 칩(Lead On Chip)형 반도체 칩 패키지의 리드 프레임 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a lead frame of a semiconductor chip package, and more particularly, to a lead on chip type having an adhesive layer for forming an adhesive means used to attach a semiconductor chip and a lead frame in a manufacturing step of the lead frame. A method for manufacturing a lead frame of a semiconductor chip package.
통상의 반도체 칩 패키지는 패키지 크기에 비하여 반도체 칩 크기에 대한 제약이 많았다. 이는 패키지 구조상 기본적으로 다이패드를 배치하여야 하고, 다이패드와 리드들간에 공간이 최소한 리드 프레임의 두께만큼은 확보되어야 하므로 실제 실장 가능한 반도체 칩의 크기는 패키지 폭의 약 70%가 일반적인 한계였다.Conventional semiconductor chip packages have more restrictions on semiconductor chip sizes than package sizes. The basic structure of the package is that the die pad should be disposed and the space between the die pad and the leads should be at least as large as the thickness of the lead frame.
이러한 한계를 극복하기 위한 방안의 하나로 도입된 것이 리드 온 칩형 반도체 칩 패키지이다. 종래의 리드 프레임과는 달리 반도체 칩이 안착되는 다이패드를 제거하고 직접 리드에 반도체 칩을 실장함으로써 실장 가능한 반도체 칩의 크기 제약을 어느 정도 해소할 수 있게 되었으며, 반도체 칩상에 형성된 본딩 패드들의 위치 제약도 감소시킬 수 있게 되었다.In order to overcome this limitation, a lead-on chip type semiconductor chip package has been introduced. Unlike the conventional lead frame, it is possible to remove some size constraints of the mountable semiconductor chip by removing the die pad on which the semiconductor chip is mounted and directly mounting the semiconductor chip on the lead, and restricting the position of the bonding pads formed on the semiconductor chip. Could also be reduced.
일반적인 리드 온 칩형 반도체 칩 패키지의 구조를 도 1 및 도 2를 참조하여 간략하게 설명하면 다음과 같다.A structure of a general lead-on-chip semiconductor chip package will be briefly described with reference to FIGS. 1 and 2 as follows.
도 1은 일반적인 리드 온 칩형 패키지의 부분 절개 사시도이고, 도 2는 종래 기술에 따른 리드 프레임에 반도체 칩이 실장되는 과정을 설명하기 위한 조립 사시도이다.1 is a partially cutaway perspective view of a typical lead-on chip package, and FIG. 2 is an assembled perspective view for explaining a process of mounting a semiconductor chip on a lead frame according to the related art.
도 1을 참조하면, 리드 온 칩형 반도체 칩 패키지(40)는 반도체 칩(41)의 상면과 그 상면에 대응되는 내부 리드(52)들의 하면이 양면 접착성을 갖는 폴리이미드 테이프(80)에 의해 접착되어 있고, 상기 반도체 칩(41)의 상면에 형성되어 있는 본딩 패드(43)들과 그 본딩 패드(43)들에 대응되는 내부 리드(52)들이 금선(61)으로 와이어 본딩(wire bonding)되어 있으며, 상기 내부 리드(52)들과 반도체 칩(41)을 감싸 보호하도록 성형 수지로 패키지 몸체(70)가 형성되어 있는 구조를 갖고 있다.Referring to FIG. 1, the lead-on chip type semiconductor chip package 40 is formed by a polyimide tape 80 having a top surface of the semiconductor chip 41 and a bottom surface of the inner leads 52 corresponding to the top surface thereof. Bonding pads 43 formed on the upper surface of the semiconductor chip 41 and inner leads 52 corresponding to the bonding pads 43 are bonded to the gold wire 61 by wire bonding. The package body 70 is formed of a molding resin so as to surround and protect the inner leads 52 and the semiconductor chip 41.
도 2를 참조하면, 반도체 칩(41)의 실장에는 폴리이미드 필름(81)의 양면에 접착제(82)가 도포되어 양면 접착성을 갖는 폴리이미드 테이프(80)가 사용되는 것이 일반적이다. 이러한 폴리이미드 테이프(80)는 일면이 리드(52)의 하면에 부착되고 다른 일면이 반도체 칩(41)의 상면에 부착된다.Referring to FIG. 2, in the mounting of the semiconductor chip 41, an adhesive 82 is applied to both surfaces of the polyimide film 81 so that a polyimide tape 80 having double-sided adhesiveness is generally used. One side of the polyimide tape 80 is attached to the lower surface of the lead 52 and the other surface is attached to the upper surface of the semiconductor chip 41.
상기 리드 온 칩형 반도체 칩 패키지에 이용되는 리드 프레임은 금속 박판의 미세 가공법의 포토 에칭(photo etching)법과 프레스 펀칭(press punching)법에 의해 제작될 수 있다. 그 중에서 포토 에칭법은 기술적으로 유연성이 있고, 완성 제품에 벌크(bulk)나 가공 변질이 없으며, 또한 높은 치수 정밀도로 리드 프레임을 제조할 수 있는 장점이 있다.The lead frame used in the lead-on chip type semiconductor chip package may be manufactured by a photo etching method and a press punching method of a fine metal processing method. Among them, the photoetching method is technically flexible, there is no bulk or processing deterioration in the finished product, and the lead frame can be manufactured with high dimensional accuracy.
포토 에칭법에 의한 리드 프레임의 제조 방법을 도 3을 참조하여 간단하게 설명하면 다음과 같다.The manufacturing method of the lead frame by the photo-etching method is briefly demonstrated with reference to FIG.
도 3A 내지 도 3E는 종래 기술에 따른 포토 에칭법에 의한 리드 프레임의 제조 공정도이다.3A to 3E are manufacturing process diagrams of a lead frame by a photo etching method according to the prior art.
먼저, 도 3A에서와 같이 리드 프레임 원소재(이하 금속 박판;20) 상하면에 박막의 포토 레지스트막(24)을 형성시킨 후 도 3B에서와 같이 노광용 마스크(26)를 이용하여 노광시킨다. 그리고 현상(Development)을 거치면, 도 3C에서와 같이 금속 박판(20)의 상하면에 형성되어 있는 포토 레지스트막(24)의 일부가 제거된다. 다음에 금속 에칭 공정을 거치면 도 3D에서와 같이 금속 박판(20)의 일부가 제거된다. 다음으로 포토 레지스트 제거 공정이 진행되면 리드 프레임의 형상을 갖게 된다.First, as shown in FIG. 3A, a thin photoresist film 24 is formed on the upper and lower surfaces of the lead frame raw material (hereinafter, referred to as a metal thin plate 20), and then exposed using an exposure mask 26 as shown in FIG. 3B. After the development, a portion of the photoresist film 24 formed on the upper and lower surfaces of the metal thin plate 20 is removed as shown in FIG. 3C. Next, a metal etching process removes a part of the thin metal plate 20 as shown in FIG. 3D. Next, when the photoresist removing process is performed, the lead frame has a shape.
상기한 리드 온 칩형 반도체 칩 패키지의 제조 공정에서 양면 접착층을 갖는 폴리이미드 테이프를 사용하여 반도체 칩과 리드를 부착시키는 이유는 반도체 칩에 폴리이미드 테이프가 부착된 리드를 올려놓고 가압 수단으로 가압시킬 때 가압 수단에 의해 반도체 칩으로 전해지는 힘을 완화함과 동시에 리드의 하면과 반도체 칩의 상면에 양면 접착시키기 위해서이다.The reason for attaching the semiconductor chip and the lead using the polyimide tape having a double-sided adhesive layer in the manufacturing process of the lead-on chip type semiconductor chip package described above is that when the lead with the polyimide tape is placed on the semiconductor chip and pressed by pressing means, The reason for this is to relieve the force transmitted to the semiconductor chip by the pressing means and to adhere both surfaces to the lower surface of the lead and the upper surface of the semiconductor chip.
그러나 양면 접착 폴리이미드 테이프를 이용한 리드 온 칩형 반도체 칩 패키지에 사용되는 폴리이미드 테이프는 양면 접착성을 갖고 있어야 하는 특성 때문에 사용이 용이하지 않을 뿐만 아니라 고가이므로 반도체 칩 패키지의 제조 단가를 상승시킨다. 또한 패키지 내부에 존재하는 계면의 증가로 인하여 계면 박리와 패키지 크랙(crack) 등 불량의 발생 요인을 제공함으로써 패키지 신뢰도를 감소시킨다.However, the polyimide tape used in the lead-on chip type semiconductor chip package using the double-sided adhesive polyimide tape is not only easy to use due to the property of having double-sided adhesiveness, but also increases the manufacturing cost of the semiconductor chip package. In addition, due to the increase of the interface present in the package, the reliability of the package is reduced by providing factors such as interface peeling and package cracks.
따라서 본 발명의 목적은 리드 온 칩 패키지의 제조 공정에 있어서 양면 접착성의 폴리이미드 테이프의 사용없이, 단순화된 공정으로 리드 프레임에 반도체 칩을 실장시킬 수 있는 접착층이 형성된 리드 온 칩형 반도체 칩 패키지의 리드 프레임 제조 방법을 제공하는데 있다.Accordingly, an object of the present invention is to provide a lead-on-chip type semiconductor chip package in which an adhesive layer capable of mounting a semiconductor chip on a lead frame in a simplified process without the use of double-sided adhesive polyimide tape in the manufacturing process of a lead-on chip package. It is to provide a frame manufacturing method.
도 1은 일반적인 리드 온 칩형 패키지의 부분 절개 사시도.1 is a partial cutaway perspective view of a typical lead-on chip package.
도 2는 종래 기술에 따른 리드 프레임에 반도체 칩이 실장되는 과정을 설명하기 위한 조립 사시도.2 is an assembled perspective view illustrating a process in which a semiconductor chip is mounted on a lead frame according to the related art.
도 3A 내지 도 3E는 종래 기술에 따른 포토 에칭(photo etching)법에 의한 리드 프레임의 제조 공정도.3A to 3E are manufacturing process diagrams of a lead frame by a photo etching method according to the prior art.
도 4A 내지 도 4G는 본 발명에 따른 포토 에칭법에 의한 리드 온 칩형 패키지의 리드 프레임 제조 공정도.4A to 4G are process diagrams for producing a lead frame of a lead-on chip package by the photo etching method according to the present invention.
도면의 주요 부분에 대한 부호의 설명Explanation of symbols for the main parts of the drawings
10,20 : 금속 박판12 : 폴리이미드막10,20 metal thin plate 12 polyimide film
14,24 : 포토 레지스트(Photo Resist) 16,26 : 금속 마스크14,24 Photo Resist 16,26 metal mask
40 : 리드 온 칩형 패키지41 : 반도체 칩40: lead-on chip package 41: semiconductor chip
43 : 본딩 패드51 : 외부 리드43: bonding pad 51: external lead
52 : 내부 리드61 : 금선52: internal lead 61: gold wire
70 : 패키지 몸체80 : 폴리이미드 테이프70: package body 80: polyimide tape
81 : 폴리이미드 필름82 : 접착제81: polyimide film 82: adhesive
상기 목적을 달성하기 위한 본 발명에 따른 리드 온 칩형 반도체 칩 패키지의 리드 프레임 제조 방법은 금속 박판의 상면에 접착층을 형성시키는 접착층 형성 단계, 상기 접착층을 포함하도록 상기 금속 박판의 양면에 포토 레지스트막을 형성시키는 포토 레지스트막 형성 단계, 상기 포토 레지스트막이 형성된 상기 금속 박판에 방사(放射)를 통하여 노광된 부분과 미노광된 부분을 형성시키는 노광 단계, 상기 노광 단계에 의해 노광된 부분과 미노광된 부분을 소정의 현상액으로 현상시켜 상기 포토 레지스트막의 일부분을 제거시키는 현상 단계, 상기 현상 단계에서 상기 포토 레지스트막의 제거된 부분에 의해 노출된 상기 접착층의 노출 부위를 소정의 에칭액으로 제거시키는 접착층 에칭 단계, 상기 에칭 단계에 의해 노출된 상기 금속 박판의 노출된 부분을 제거시키는 금속 박판 에칭 단계, 상기 금속 박판의 포토 레지스트막을 제거시키는 포토 레지스트막 제거 단계를 포함하는 것을 특징으로 한다.In the lead frame manufacturing method of the lead-on-chip semiconductor chip package according to the present invention for achieving the above object, an adhesive layer forming step of forming an adhesive layer on the upper surface of the metal sheet, forming a photoresist film on both sides of the metal sheet to include the adhesive layer A photoresist film forming step, an exposure step of forming an exposed part and an unexposed part on the metal thin plate on which the photoresist film is formed, and an exposed part and an unexposed part by the exposure step. A developing step of removing a portion of the photoresist film by developing with a predetermined developer, an adhesive layer etching step of removing an exposed portion of the adhesive layer exposed by the removed part of the photoresist film in the developing step with a predetermined etching solution, the etching Exposure of the metal sheet exposed by the step Sheet metal etching step of removing portions, characterized in that it comprises a photoresist removal step of removing the photoresist film of the metal thin film.
이하, 첨부 도면을 참조하여 본 발명에 따른 리드 온 칩형 반도체 칩 패키지의 리드 프레임 제조 방법을 보다 상세하게 설명하고자 한다.Hereinafter, a method of manufacturing a lead frame of a lead-on-chip semiconductor chip package according to the present invention will be described in detail with reference to the accompanying drawings.
도 4A 내지 도 4G는 본 발명에 따른 포토 에칭법에 의한 리드 온 칩형 패키지의 리드 프레임 제조 공정도이다.4A to 4G are diagrams illustrating a lead frame manufacturing process of the lead-on chip package by the photo etching method according to the present invention.
도 4A를 참조하면, 첫 번째 단계로 금속 박판(10)의 상면에 접착층, 예컨대 폴리이미드막(12)을 형성시킨다. 리드 프레임의 원소재인 금속 박판(10)의 상면에 액상의 폴리이미드를 도포하여 경화시키면 폴리이미드막(12)이 형성된다.Referring to FIG. 4A, an adhesive layer such as a polyimide film 12 is formed on the top surface of the metal thin plate 10 in the first step. When the liquid polyimide is applied to the upper surface of the metal thin plate 10 which is the raw material of the lead frame and cured, the polyimide film 12 is formed.
도 4B를 참조하면, 두 번째 단계로 금속 박판(10)의 양면에 포토 레지스트막(14)을 형성시킨다. 액상의 포토 레지스트를 균일한 두께, 예컨대 약 4-10㎛정도가 되도록 금속 박판(10)의 양면에 도포시킨다. 이때 금속 박판(10)의 상면에 형성되어 있는 폴리이미드막을 덮도록 도포시킨다. 그리고 건조 공정을 거치면 금속 박판(10)의 상하 양면에 포토 레지스트막(14)이 형성된다.Referring to FIG. 4B, a photoresist film 14 is formed on both surfaces of the metal thin plate 10 in a second step. The liquid photoresist is applied to both sides of the thin metal plate 10 so as to have a uniform thickness, for example, about 4-10 μm. At this time, it is applied to cover the polyimide film formed on the upper surface of the metal thin plate (10). After the drying process, the photoresist film 14 is formed on both upper and lower surfaces of the metal thin plate 10.
도 4C를 참조하면, 세 번째 단계로 포토 레지스트막(14)이 형성된 금속 박판(10)을 노광(development)시킨다. 별도로 준비한 리드 프레임의 형상을 갖는 한 쌍의 노광용 마스크(16)와 금속 박판(10)을 밀착시킨 후 상하 양측에서 현상에 적절한 빛, 예컨대 자외선을 조사하면 금속 박판(10)의 상하 면에 형성되어 있는 포토 레지스트막(14)에 리드 프레임 화상이 전사된다. 필요한 최소한의 노광시간은 현상에 의해 리드 프레임의 화상을 포토 레지스트막(14)에 형성시켜줄 수 있으며, 또한 그 포토 레지스트막(14)에 형성된 화상이 후에 진행되는 에칭 가공 중에 벗겨지지 않도록 최소의 시간으로 설정한다. 이 필요한 최소 노광시간은 포토 레지스트의 종류, 포토 레지스트막의 두께, 금속 박판의 표면 거칠기, 광원의 종류나 출력, 광원과의 거리등에 따라 다르다.Referring to FIG. 4C, in a third step, the thin metal plate 10 on which the photoresist film 14 is formed is exposed. When the pair of exposure mask 16 and the metal thin plate 10 having the shape of a separately prepared lead frame are brought into close contact with each other, the upper and lower surfaces of the metal thin plate 10 are formed by irradiating light, for example, ultraviolet light, suitable for development from both the upper and lower sides. The lead frame image is transferred to the photoresist film 14 present. The minimum exposure time required can cause the image of the lead frame to be formed in the photoresist film 14 by development, and the minimum time so that the image formed in the photoresist film 14 does not peel off during the subsequent etching process. Set to. This required minimum exposure time depends on the type of photoresist, the thickness of the photoresist film, the surface roughness of the thin metal plate, the type and output of the light source, the distance to the light source, and the like.
도 4D를 참조하면, 네 번째 단계로 노광 후 즉시 현상시킨다. 현상액을 상면과 하면에 균일하게 분사한다. 금속박판(10)의 상하 양면의 포토 레지스트막(14)의 노광된 부분은 완전히 제거되고 노광되지 않은 부분은 확실한 리드 프레임 화상이 형성된 상태가 된다.Referring to FIG. 4D, the fourth step is developed immediately after exposure. The developer is evenly sprayed on the upper and lower surfaces. The exposed portions of the photoresist film 14 on both the upper and lower sides of the metal thin plate 10 are completely removed and the unexposed portions are in a state where a reliable lead frame image is formed.
도 4D와 도 4E를 참조하면, 다섯 번째 단계로 폴리이미드막(12)을 에칭 시킨다. 현상 단계의 포토 레지스트막(14) 제거로 폴리이미드막(12)의 노출된 부분을 암모늄 하이드록사이드(NH3OH)를 사용하여 건식 에칭 시킨다.4D and 4E, the polyimide film 12 is etched in a fifth step. By removing the photoresist film 14 in the developing step, the exposed portion of the polyimide film 12 is dry etched using ammonium hydroxide (NH 3 OH).
도 4E와 도 4F를 참조하면, 여섯 번째 단계로 금속 박판(10)을 에칭 시킨다. 금속 박판(10)을 건식 에칭법에 의해 에칭한다. 습식 에칭일 경우에는 에칭액을 분사하는 스프레이 에칭(Spray etching)법이 사용될 수 있다. 이때 에칭액은 금속 박판이 철, 니켈 합금 및 동계 합금인 경우에는 염화 제 2철액 등이 사용될 수 있다. 염화 제 2철이 철 및 동에 대한 화학 반응에 의해 접촉된 부분의 철 및 동 등을 녹여 없애거나 홈 또는 구멍을 형성하게 됨으로써, 금속 박판(10)은 리드 프레임 형상을 갖게 된다.4E and 4F, the metal sheet 10 is etched in a sixth step. The thin metal plate 10 is etched by the dry etching method. In the case of wet etching, a spray etching method of spraying etching liquid may be used. At this time, when the metal thin plate is iron, nickel alloy and copper alloy, ferric chloride, etc. may be used. Since the ferric chloride melts away the iron and copper of the contacted portion by the chemical reaction with iron and copper, or forms grooves or holes, the metal thin plate 10 has a lead frame shape.
도 4E와 도 4F를 참조하면, 일곱 번째 단계로 포토 레지스트막(14)을 제거시킨다. 유기 용매를 사용하여 포토 레지스트막(14)을 제거한다. 이때 사용되는 유기 용매는 금속 박판(10)과 화학 반응을 일으키지 않는 것을 선택하는 것이 바람직하다. 완료 후에는 순순한 물로 수세하거나 건조시켜 금속 박판(10)의 소정 영역, 즉 내부 리드의 말단부의 상면에 폴리이미드막(12)이 형성된 리드 프레임을 얻을 수 있다.4E and 4F, the photoresist film 14 is removed in a seventh step. The organic photoresist film 14 is removed using an organic solvent. At this time, it is preferable to select an organic solvent that does not cause a chemical reaction with the metal thin plate 10. After completion, the resultant can be washed with pure water or dried to obtain a lead frame in which the polyimide film 12 is formed on a predetermined region of the metal thin plate 10, that is, on the upper surface of the distal end of the inner lead.
상기한 방법에 따라 제조된 리드 프레임을 이용하면, 접착 수단으로 사용되는 폴리이미드막이 리드 프레임의 제조 단계에서 형성되어 있으므로 반도체 칩의 실장 공정은 반도체 칩을 리드 프레임과 정위치에 정렬시킨 후 열압착 공정을 거쳐 간단히 진행될 수 있다.When the lead frame manufactured according to the above method is used, since the polyimide film used as the bonding means is formed in the manufacturing step of the lead frame, the mounting process of the semiconductor chip is performed by thermally crimping the semiconductor chip after aligning it with the lead frame. This can be done simply through the process.
따라서, 본 발명에 의한 방법에 따르면, 리드 프레임에 반도체 칩을 실장시키는 반도체 칩 실장 공정을 단순화시킬 수 있고, 고가의 양면 접착 폴리이미드 테이프를 사용하지 않음으로 제조 원가를 크게 절감시킬 수 있는 이점(利點)이 있다.Therefore, according to the method according to the present invention, it is possible to simplify the semiconductor chip mounting process for mounting the semiconductor chip in the lead frame, and to significantly reduce the manufacturing cost by not using an expensive double-sided adhesive polyimide tape ( There is 利 點).
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960033617A KR100187723B1 (en) | 1996-08-13 | 1996-08-13 | Method of manufacturing lead-on-chip package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960033617A KR100187723B1 (en) | 1996-08-13 | 1996-08-13 | Method of manufacturing lead-on-chip package |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980014585A KR19980014585A (en) | 1998-05-25 |
| KR100187723B1 true KR100187723B1 (en) | 1999-06-01 |
Family
ID=19469525
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960033617A KR100187723B1 (en) | 1996-08-13 | 1996-08-13 | Method of manufacturing lead-on-chip package |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100187723B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000041299A (en) * | 1998-12-22 | 2000-07-15 | 윤종용 | Method for bonding semiconductor chit using photosensitive bonding layer |
-
1996
- 1996-08-13 KR KR1019960033617A patent/KR100187723B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980014585A (en) | 1998-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH098205A (en) | Resin sealed semiconductor device | |
| JPH098207A (en) | Resin sealed semiconductor device | |
| WO2003007373A1 (en) | Lead frame and its manufacturing method | |
| JPH08222682A (en) | Lead frame and manufacturing method thereof | |
| JPH09307043A (en) | Lead frame member and manufacture thereof, and semiconductor device using lead frame member | |
| JP3983930B2 (en) | Circuit member manufacturing method | |
| KR100895820B1 (en) | Circuit substrate for semiconductor package, and method of manufacturing the same and semiconductor package having the circuit substrate | |
| JPH09246427A (en) | Surface packaged semiconductor device and its manufacturing method | |
| JP5531172B2 (en) | Lead frame and manufacturing method thereof | |
| KR100187723B1 (en) | Method of manufacturing lead-on-chip package | |
| JPH10247715A (en) | Semiconductor device and its manufacturing method | |
| JPS6052050A (en) | Manufacture of lead frame | |
| JP2000114426A (en) | Single-sided resin sealing type semiconductor device | |
| JP3529915B2 (en) | Lead frame member and method of manufacturing the same | |
| JP5092424B2 (en) | Lead frame and manufacturing method thereof | |
| JPH1041432A (en) | Lead frame member and surface mount semiconductor device | |
| JP3280243B2 (en) | Manufacturing method of BGA type semiconductor device | |
| KR100346297B1 (en) | Semiconductor package for memory card and method for manufacturing the same | |
| JP4457532B2 (en) | Lead frame manufacturing method | |
| JP4507473B2 (en) | Lead frame manufacturing method | |
| JPH10178149A (en) | Lead frame member and its manufacturing method | |
| KR100234160B1 (en) | Manufacturing method of semiconductor lead frame | |
| JPH1056122A (en) | Surface mount semiconductor device, its manufacturing method and lead frame member used for the device | |
| JP3953637B2 (en) | Lead frame member manufacturing method and lead frame member | |
| JPH09139394A (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20061221 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |