KR0185057B1 - 다품종 생산에 적합한 반도체 제조라인의 레이아웃 - Google Patents

다품종 생산에 적합한 반도체 제조라인의 레이아웃 Download PDF

Info

Publication number
KR0185057B1
KR0185057B1 KR1019960003082A KR19960003082A KR0185057B1 KR 0185057 B1 KR0185057 B1 KR 0185057B1 KR 1019960003082 A KR1019960003082 A KR 1019960003082A KR 19960003082 A KR19960003082 A KR 19960003082A KR 0185057 B1 KR0185057 B1 KR 0185057B1
Authority
KR
South Korea
Prior art keywords
layout
manufacturing line
present
semiconductor manufacturing
wafer
Prior art date
Application number
KR1019960003082A
Other languages
English (en)
Other versions
KR970063713A (ko
Inventor
윤종선
임재웅
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019960003082A priority Critical patent/KR0185057B1/ko
Publication of KR970063713A publication Critical patent/KR970063713A/ko
Application granted granted Critical
Publication of KR0185057B1 publication Critical patent/KR0185057B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Multi-Process Working Machines And Systems (AREA)

Abstract

본 발명은 반도체 제조라인의 레이아웃(LayOut)에 관한 것으로, 다품종 소량생산 시스템에 적합한 제조라인의 레이아웃을 제공하는데 목적이 있다.
이를 위한 본 발명은 반도체 제조라인의 레이아웃에 있어서, 상기 레이아웃은 복수의 단위 공정의 집합인 스텝에 대응하는 셀이 복수개 연결되어 구성된 것을 특징으로 한다.
이와 같이 본 발명은 단위 공정들을 집합하여 형성한 스텝별로 셀을 구성함으로써 웨이퍼 이송에 걸리는 시간을 줄여 전체적인 생산수율을 감소할 수 있으며 단위 공정상의 웨이퍼 흐름을 간단하게 할 수 있고 다품종 소량생산에 적합하게 할 수 있다.

Description

다품종 생산에 적합한 반도체 제조라인의 레이아웃
제1도는 종래의 반도체 제조랑인의 레이아웃을 나타내는 개념도.
제2도는 본 발명에 의한 반도체 제조라인의 레이아웃을 나타내는 개념도.
제3도는 제2도의 제조라인의 레이아웃의 변형예.
* 도면의 주요부분에 대한 부호의 설명
1 : 확상공정 영역 2 : 에칭공정 영역
3 : 포토공정 영역 4 : 박막형성공정 영역
5 : 베이(BAY) C1, C2 ... Cn : 셀
본 발명은 반도체 제조랑인의 레이아웃(LayOut)에 관한 것으로, 더욱 상세하게는 제조랑인의 레이아웃을 다품종 소량생산에 적합하도록 셀룰러(Celluler) 형태로 변형한 반도체 제조라인의 레이아웃에 관한 것이다.
현재 대부분의 제조라인에서 채택하고 있는 레이아웃은 DRAM 등과 같은 소품종 다량생산에 적합한 구조를 취하고 있다. 따라서 ASIC이나 커스텀 IC 등과 같은 다품종 소량생산에 있어서 품종 변화에 따른 제조라인의 탄력적 운용과는 관계없이 다량생산에 적합하게 되어 있다.
제1도에는 종래의 제조라인의 레이아웃이 도시되어 있다.
도시된 바와 같이 제조라인은 단위 공정별로 크게 4개의 영역(Area)으로 나누어져 있다. 즉, 확산공정 영역(Diffusion : 1)과 에칭공정 영역(Etching : 2), 포토공정 영역(Photo : 3) 및 박막형성공정 영역(Thin Flim : 4)으로 구분되어 있다.
각각의 영역은 복수의 베이(Bay : 5)로 구성되어 있으며 각 베이는 공정특성에 따라 각각 설치되어 있다. 예를 들어 박막형성공정 영역(4)에는 HTO막 형성을 위한 베이와 옥사이드를 형성하기 위한 베이가 별도로 설치되어 있다. 각각의 베이에는 웨이퍼를 로딩하기 위한 트랙-인(Track In) 포트와 웨이퍼를 언로딩하기 위한 트랙-아우트(Track Out) 포트가 형성되어 있다. 따라서 전체적으로 단위 공정에 따른 영역별 레이아웃 구조를 취하고 있다.
이와 같은 구조의 제조라인은 소품종 다량생산에 적합한 구조로써 대표적인 다량생산 품종인 DRAM을 예를 들어 설명하면 다음과 같다.
우선 박막형성공정 영역(4)의 어느 한 베이(5)에 형성된 트랙-인 포트에 웨이퍼를 로딩하여 게이트 옥사이드막을 증착하고 그 위에 게이트 폴리를 증착한다. 이때 웨이퍼는 통상 25매를 1로트(Lot)로 하여 한꺼번에 이송되는데 이를 런(Run)이라 한다.
다음에 트랙-아우트 포트를 통하여 웨이퍼를 언로딩하고 포토공정 영역(3)으로 이송한다. 이때 이송은 자동반송 시스템을 이용하거나 작업자가 직접 이송한다. 이송된 웨이퍼는 포토공정을 통하여 노광, 현상된 후 다시 에칭공정 영역(2)로 이송되어 에칭되어 게이트를 형성한다. 이후 확산공정 영역(1)과 박막형성공정 영역(4)을 반복하여 이송되면서 DRAM의 1트랜지스터를 완성한다.
다음에 상기 트랜지스터의 상부 레이어(Layer)에 상기에 기술된 방법과 동일한 방법에 의해 캐패시티를 형성함으로써 DRAM을 완성한다.
이와 같이 상기의 제조라인을 이용하는 경우에는 웨이퍼상의 한 레이어를 형성하는데 있어서의 웨이퍼의 이송에 많은 시간이 소요되기 때문에 복잡한 레이어를 갖는 소자를 제조하는 경우에는 더욱 많은 시간을 소요하게 된다. 더욱이 웨이퍼 이송이 많게 되어 단위공정상 웨이퍼의 흐름이 복잡하게 된다.
따라서 최근에 부각되어 있는 ASIC이나 커스텀 IC 등과 같이 복잡한 레이어를 갖거나 제조공정이 일정하게 정해져 있지 않는 제품을 제조하기 위한 다품종 소량생산 시스템에서는 종래의 제조라인으로는 부적합하였다.
본 발명은 이와 같은 종래의 제조라인의 레이아웃에 의한 문제점을 해결하기 위한 것으로 다품종 소량생산 시스템에 적합한 제조라인의 레이아웃을 제공하는데 목적이 있다.
상기의 목적을 달성하기 위한 본 발명은 반도체 제조라인의 레이아웃에 있어서, 상기 레이아웃은 복수의 단위공정의 집합인 스텝에 대응하는 셀이 복수개 연결되어 구성된 것을 특징으로 한다.
이하 도면을 참조하여 본 발명은 더욱 상세히 설명한다.
기본적으로 본 발명은 단위 공정별이 아닌 스텝에 대응하여 셀(Cell)을 형성하도록 레이아웃이 구성된다. 이때 스텝(Step)의 개념은 단위 공정에 의하여 구별되는 개념이 아니고 예를 들어 하부 레이어를 형성한 후 상부 레이어를 형성하는 경우, 하부 레이어를 형성하기 위한 복수의 단위 공정의 집합을 의미한다.
제2도에는 본 발명에 의한 반도체 제조라인의 레이아웃을 나타내는 개념도가 도시되어 있다.
도시된 바와 같이 복수의 셀(C1, C2, C3 ... Cn)에는 하나의 스텝을 완성할수 있도록 복수의 단위 공정용 장비(D, P, E, T)들이 집합되어 있다. 즉, 셀 C1의 경우 확산장비(D), 포토장비(P), 에칭장비(E), 박막형성장비(T)가 각각 셀 C1내에 집합되어 있다. 따라서 셀 C1에서 하나의 셀 C1에서 하나의 스텝을 완성한 후 다른 스텝을 진행하기 위해서는 인접한 다른 셀 C2로 반송된다.
또한 각 셀에는 트랙-인 포트와 트랙-아우트 포트가 설치되어 있으며 셀과 셀간의 이송은 자동 반송 시스템에 의해 이루어진다.
이러한 셀룰러(Cellular) 형태의 레이아웃은 어떤 단위공정에 사용되는 장비자체가 다른 여러 단위공정에 사용되는 장비의 역할을 겸할 수 있도록 점차 통합되어 제작되기 때문에 가능하다.
이와 같은 구조의 제조라인에 있어서는 우선 웨이퍼의 이송이 용이하다. 즉 한 셀내에 단위 공정에 사용되는 장비들이 인접하여 배치되어 있기 때문에 자동 반송장치에 의하여 용이하게 웨이퍼를 단위공정에 따라 이송시킬 수 있다. 따라서 웨이퍼 이송에 따른 시간을 줄일 수 있다.
또한 각 스텝별 단위 공정별로 발생한 문제점을 당해 셀내에서 해결할 수 있다. 즉 셀 C2의 확산공정에서 문제가 발생하여 에칭공정으로 이송된 경우 같은 셀 C2내에서는 용이하게 해결할 수 있다.
또한 각 셀단위로 웨이퍼를 처리함으로써 단위 공정상 웨이퍼의 흐름을 간단하게 할 수 있다.
이와 같은 셀룰러 형태의 본 발명의 레이아웃을 이용하는 경우에는 많은 스텝을 갖는 복잡한 레이어의 소자를 생산하는 경우 혹은 품종이 수시로 가변되는 다품종에 대해 제조공정을 탄력적으로 대응할 수 있다.
제3도에는 본 발명의 레이아웃을 적용할 수 있는 변형된 구조가 도시되어 있다.
즉 제3a도와 같이 복수의 셀들이 이루는 형태는 자동 반송 시스템을 연결되어 전체적으로 삼각형 구조를 이루거나 제3b도와 같이 사각형 구조를 형성할 수 있다.
이와 같이 본 발명은 단위 공정들을 집합하여 형성한 스테별로 셀을 구성함으로써 웨이퍼 이송에 걸리는 시간을 줄여 전체적인 생산수율을 감소할 수 있으며 단위 공정상의 웨이퍼 흐름을 간단하게 할 수 있고 다품종 소량생산에 적합하게 할 수 있다.

Claims (5)

  1. 반도체 제조라인의 레이아웃에 있어서, 상기 레이아웃은 복수의 단위 공정의 집합인 스텝에 대응하는 셀이 복수개 연결되어 구성된 것을 특징으로 하는 반도체 제조라인의 레이아웃.
  2. 제1항에 있어서, 상기 셀은 복수의 단위공정용 장비가 자동 반송 시스템에 의해 연결된 것을 특징으로 하는 반도체 제조라인의 레이아웃.
  3. 제1항 도는 제2항에 있어서, 상기 복수의 셀은 자동 반송 시스템에 의해 연결된 것을 특징으로 하는 반도체 제조라인의 레이아웃.
  4. 제3항에 있어서, 상기 복수의 셀이 이루는 형태는 전체적으로 삼각형 또는 사각형의 형태를 갖는 것을 특징으로 하는 반도체 제조라인의 레이아웃.
  5. 제3항에 있어서, 상기 복수의 셀에는 트랙-인 포트와 트랙-아우트 포트가 각각 설치되어 있는 것을 특징으로 하는 반도체 제조라인의 레이아웃.
KR1019960003082A 1996-02-08 1996-02-08 다품종 생산에 적합한 반도체 제조라인의 레이아웃 KR0185057B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960003082A KR0185057B1 (ko) 1996-02-08 1996-02-08 다품종 생산에 적합한 반도체 제조라인의 레이아웃

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960003082A KR0185057B1 (ko) 1996-02-08 1996-02-08 다품종 생산에 적합한 반도체 제조라인의 레이아웃

Publications (2)

Publication Number Publication Date
KR970063713A KR970063713A (ko) 1997-09-12
KR0185057B1 true KR0185057B1 (ko) 1999-03-20

Family

ID=19450965

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960003082A KR0185057B1 (ko) 1996-02-08 1996-02-08 다품종 생산에 적합한 반도체 제조라인의 레이아웃

Country Status (1)

Country Link
KR (1) KR0185057B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101594607B1 (ko) 2015-12-01 2016-02-17 삼성물산 주식회사 반도체 팹 유틸리티 모듈화 설계를 이용한 시공방법
KR101600068B1 (ko) 2015-12-01 2016-03-07 삼성물산 주식회사 반도체 팹 유틸리티 모듈화 설계시스템

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101594607B1 (ko) 2015-12-01 2016-02-17 삼성물산 주식회사 반도체 팹 유틸리티 모듈화 설계를 이용한 시공방법
KR101600068B1 (ko) 2015-12-01 2016-03-07 삼성물산 주식회사 반도체 팹 유틸리티 모듈화 설계시스템

Also Published As

Publication number Publication date
KR970063713A (ko) 1997-09-12

Similar Documents

Publication Publication Date Title
US10115618B2 (en) Reticle transfer system and method
JP4401879B2 (ja) 基板の回収方法及び基板処理装置
US6698991B1 (en) Fabrication system with extensible equipment sets
JPH06310424A (ja) 半導体の製造方法及びそのシステム
JP3310212B2 (ja) 塗布・現像処理システムおよび液処理システム
US6293713B1 (en) Substrate processing apparatus
KR0185057B1 (ko) 다품종 생산에 적합한 반도체 제조라인의 레이아웃
US6165805A (en) Scan tool recipe server
KR20010034990A (ko) 반도체 및 평판디스플레이용 멀티기능을 갖춘 집적제조장치
JP3454034B2 (ja) 真空処理装置
US7261746B2 (en) Intermediate product manufacturing apparatus, and manufacturing method
JPS605516A (ja) 半導体ウエ−ハ処理装置
KR20090001924U (ko) 기판처리장치
KR100650338B1 (ko) 소자의 분류방법
KR100540505B1 (ko) 포토리소그라피 공정을 위한 반도체 제조장치
CN217468422U (zh) 集成芯片以及电子设备
US6786970B2 (en) Equipment for fabricating a semiconductor product
JP2892380B2 (ja) 洗浄装置および洗浄方法
KR100426032B1 (ko) 스탁과 공정장비과 직접 연결된 반도체공정장비
KR0168522B1 (ko) 반도체 소자제조용 스피너 설비
KR101570160B1 (ko) 기판 처리 설비
JPS61187246A (ja) Ｌｓｉ生産ロツト構成装置
KR20100074343A (ko) 웨이퍼 소팅부가 구비된 웨트 스테이션
KR19990070081A (ko) 웨이퍼 로딩 시간을 단축시킨 반도체 계측 시스템 및 그 방법
KR19980043533A (ko) 반도체 박막형성용 제조설비

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061128

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee