JPH06310424A - 半導体の製造方法及びそのシステム - Google Patents
半導体の製造方法及びそのシステムInfo
- Publication number
- JPH06310424A JPH06310424A JP9275493A JP9275493A JPH06310424A JP H06310424 A JPH06310424 A JP H06310424A JP 9275493 A JP9275493 A JP 9275493A JP 9275493 A JP9275493 A JP 9275493A JP H06310424 A JPH06310424 A JP H06310424A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- processes
- semiconductor
- semiconductor manufacturing
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70691—Handling of masks or workpieces
- G03F7/70733—Handling masks and workpieces, e.g. exchange of workpiece or mask, transport of workpiece or mask
- G03F7/7075—Handling workpieces outside exposure position, e.g. SMIF box
Landscapes
- Liquid Crystal (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
(57)【要約】
【目的】本発明は、リードタイムを短縮するとともにク
リーンルームの省スペース化、歩留まりの向上を図り、
さらにプロセスの拡張を容易にできる。 【構成】搬送路(1) に対してリソグラフィ工程(A1 〜A
7) 及び薄膜工程(B1 〜B8) が増設、交換されて半導体
製造ラインが構築される。複数の半導体ウエハはカセッ
ト(3) に収納されて搬送路(1) によりリソグラフィ工程
(A1 〜A7) 、薄膜工程(B1 〜B8) の間に搬送され、リソ
グラフィ工程(A1 〜A7) ではレジスト塗布、露光処理、
現像等のリソグラフィ関連の各プロセスの処理が行わ
れ、薄膜工程(B1 〜B8) ではエッチング処理、レジスト
剥離、検査、洗浄、成膜、検査等の薄膜形成に関連する
各プロセスの処理が行われる。そして、半導体製造ライ
ンにより製造される薄膜トランジスタ製造装置の装置管
理、生産管理等がコントロール室(4) において行われ
る。
リーンルームの省スペース化、歩留まりの向上を図り、
さらにプロセスの拡張を容易にできる。 【構成】搬送路(1) に対してリソグラフィ工程(A1 〜A
7) 及び薄膜工程(B1 〜B8) が増設、交換されて半導体
製造ラインが構築される。複数の半導体ウエハはカセッ
ト(3) に収納されて搬送路(1) によりリソグラフィ工程
(A1 〜A7) 、薄膜工程(B1 〜B8) の間に搬送され、リソ
グラフィ工程(A1 〜A7) ではレジスト塗布、露光処理、
現像等のリソグラフィ関連の各プロセスの処理が行わ
れ、薄膜工程(B1 〜B8) ではエッチング処理、レジスト
剥離、検査、洗浄、成膜、検査等の薄膜形成に関連する
各プロセスの処理が行われる。そして、半導体製造ライ
ンにより製造される薄膜トランジスタ製造装置の装置管
理、生産管理等がコントロール室(4) において行われ
る。
Description
【０００１】
【産業上の利用分野】本発明は、薄膜トランジスタ液晶
基板（ＴＦＴ液晶基板）や半導体メモリ等の半導体デバ
イスを製造する半導体の製造方法及びそのシステムに関
する。
基板（ＴＦＴ液晶基板）や半導体メモリ等の半導体デバ
イスを製造する半導体の製造方法及びそのシステムに関
する。
【０００２】
【従来の技術】薄膜トランジスタ液晶基板等の半導体デ
バイスを製造する工程（ＴＦＴアレイ工程、半導体ウェ
ハ処理工程）には、図４に示すように洗浄、成膜、検
査、リソグラフィー、エッチング、レジスト剥離、検査
の各プロセスがあり、これらプロセスを半導体製造プロ
セスに従って繰り返すことによりＴＦＴ液晶基板が製造
される。
バイスを製造する工程（ＴＦＴアレイ工程、半導体ウェ
ハ処理工程）には、図４に示すように洗浄、成膜、検
査、リソグラフィー、エッチング、レジスト剥離、検査
の各プロセスがあり、これらプロセスを半導体製造プロ
セスに従って繰り返すことによりＴＦＴ液晶基板が製造
される。
【０００３】実際の半導体製造工程では、各プロセスが
それぞれスタンドアロン (stand alone)の装置により形
成されており、これら装置が所定の間隔をおいて配置さ
れている。被処理体としての半導体ウエハはカセットに
収納され、このカセットが搬送ロボットや作業者によっ
て半導体製造プロセスに従って各スタンドアロンの装置
間に搬送される。
それぞれスタンドアロン (stand alone)の装置により形
成されており、これら装置が所定の間隔をおいて配置さ
れている。被処理体としての半導体ウエハはカセットに
収納され、このカセットが搬送ロボットや作業者によっ
て半導体製造プロセスに従って各スタンドアロンの装置
間に搬送される。
【０００４】このように各スタンドアロンの装置により
構築した半導体製造工程では、カセット単位で半導体ウ
エハを搬送して処理するために、リードタイムが長くな
り、かつ各スタンドアロンの装置を配置するためのクリ
ーンルームのスペースを広くしなければならない。
構築した半導体製造工程では、カセット単位で半導体ウ
エハを搬送して処理するために、リードタイムが長くな
り、かつ各スタンドアロンの装置を配置するためのクリ
ーンルームのスペースを広くしなければならない。
【０００５】又、ロットの滞留や作業員による搬送のた
めに、薄膜表面の変化やパーティクルの付着等によって
歩留まりが低下する。ＴＦＴアレイ工程の歩留まり悪化
の不良原因は、パーティクルに起因するものが最も多
い。パーティクルは、内部で発生する反応生成物等と外
部から侵入するものとに大別される。このうち、内部で
発生するパーティクルは、ＣＶＤやスパッタ装置で多く
発生し、この影響を極力避けるために、セルフクリーニ
ングの方法やプロセス上の工夫が必要である。
めに、薄膜表面の変化やパーティクルの付着等によって
歩留まりが低下する。ＴＦＴアレイ工程の歩留まり悪化
の不良原因は、パーティクルに起因するものが最も多
い。パーティクルは、内部で発生する反応生成物等と外
部から侵入するものとに大別される。このうち、内部で
発生するパーティクルは、ＣＶＤやスパッタ装置で多く
発生し、この影響を極力避けるために、セルフクリーニ
ングの方法やプロセス上の工夫が必要である。
【０００６】現在、半導体では、この問題の方がクロー
ズアップされているが、液晶では外部からのパーティク
ルの方が問題になっている。これを防ぐために、環境の
洗浄度を上げたり、付着したパーティクルや汚染を除去
するのに洗浄装置が使用されている。
ズアップされているが、液晶では外部からのパーティク
ルの方が問題になっている。これを防ぐために、環境の
洗浄度を上げたり、付着したパーティクルや汚染を除去
するのに洗浄装置が使用されている。
【０００７】しかし、たとえ半導体製造並の清浄環境が
確保されたり、高価な洗浄装置を導入しても、個々の装
置や人の管理が不十分だと期待した結果が得られない。
日常、クリーネスに関しては次のような問題に確実に対
応しておくのが良いが、行き届かないのが現状である。
確保されたり、高価な洗浄装置を導入しても、個々の装
置や人の管理が不十分だと期待した結果が得られない。
日常、クリーネスに関しては次のような問題に確実に対
応しておくのが良いが、行き届かないのが現状である。
【０００８】クリーンネスに関する管理・監督者の留意
事項 (a) マネジメントの問題（オペレータへの教育／躾／適
切な指示、清浄度管理） (b) 設備固有の問題（ゴミの発生／滞留／渦発生し易い
装置、ダクト吸引力） (c) 環境の問題（部屋間の圧力差、部屋内気流の乱れ、
コンタミ、定期調査） パーティクルの種類としては人体ゴミが圧倒的に多い。
部屋内で人間が装置のそばを歩行したり、作業をする
と、装置の近傍では確実にパーティクルが増加する。従
って、液晶基板のサイズが大きくなると、ゴミの付着す
る感度が高くなり、人間を確実に遠ざける必要がある。
これを現場の創意工夫で解決することは並大抵の事では
ない。
事項 (a) マネジメントの問題（オペレータへの教育／躾／適
切な指示、清浄度管理） (b) 設備固有の問題（ゴミの発生／滞留／渦発生し易い
装置、ダクト吸引力） (c) 環境の問題（部屋間の圧力差、部屋内気流の乱れ、
コンタミ、定期調査） パーティクルの種類としては人体ゴミが圧倒的に多い。
部屋内で人間が装置のそばを歩行したり、作業をする
と、装置の近傍では確実にパーティクルが増加する。従
って、液晶基板のサイズが大きくなると、ゴミの付着す
る感度が高くなり、人間を確実に遠ざける必要がある。
これを現場の創意工夫で解決することは並大抵の事では
ない。
【０００９】一方、生産効率向上の点からマルチチャン
バを応用した枚葉式の全自動生産システムが提案されて
いる（『コストミニマムへ向けた自動化技術』次世代メ
モリのサバイバル戦略、第３回リアライズ社ブレイクス
ルーセミナ：１９９３年１月２８日）。
バを応用した枚葉式の全自動生産システムが提案されて
いる（『コストミニマムへ向けた自動化技術』次世代メ
モリのサバイバル戦略、第３回リアライズ社ブレイクス
ルーセミナ：１９９３年１月２８日）。
【００１０】しかしながら、枚葉式の全自動生産システ
ムでは、各プロセス装置の信頼性が低いために、システ
ムの稼働率が低下し、全体として生産効率の向上に寄与
していない。
ムでは、各プロセス装置の信頼性が低いために、システ
ムの稼働率が低下し、全体として生産効率の向上に寄与
していない。
【００１１】
【発明が解決しようとする課題】以上のように各スタン
ドアロンの装置により構築した半導体製造工程では、リ
ードタイムが長く、かつ広いスペースのクリーンルーム
が必要となる。又、ロットの滞留や作業員による搬送の
ために、薄膜表面の変化やパーティクルの付着等によっ
て歩留まりが低下する。
ドアロンの装置により構築した半導体製造工程では、リ
ードタイムが長く、かつ広いスペースのクリーンルーム
が必要となる。又、ロットの滞留や作業員による搬送の
ために、薄膜表面の変化やパーティクルの付着等によっ
て歩留まりが低下する。
【００１２】又、枚葉式の全自動生産システムでは、シ
ステムの稼働率が低下して生産効率の向上に寄与しな
い。そこで本発明は、リードタイムを短縮するとともに
クリーンルームの省スペース化、歩留まりの向上を図
り、さらにプロセスの拡張を容易にできる半導体の製造
方法及びそのシステムを提供することを目的とする。
ステムの稼働率が低下して生産効率の向上に寄与しな
い。そこで本発明は、リードタイムを短縮するとともに
クリーンルームの省スペース化、歩留まりの向上を図
り、さらにプロセスの拡張を容易にできる半導体の製造
方法及びそのシステムを提供することを目的とする。
【００１３】
【課題を解決するための手段】請求項１によれば、半導
体製造におけるレジスト塗布等の各プロセスのうち互い
に処理の関連する各プロセスを連結して複数のユニット
工程を形成し、これらユニット工程を半導体製造の全プ
ロセスに応じたユニット数だけ連結する半導体の製造方
法である。
体製造におけるレジスト塗布等の各プロセスのうち互い
に処理の関連する各プロセスを連結して複数のユニット
工程を形成し、これらユニット工程を半導体製造の全プ
ロセスに応じたユニット数だけ連結する半導体の製造方
法である。
【００１４】請求項２によれば、半導体製造におけるレ
ジスト塗布等のリソグラフィ関連の各プロセスを連結し
たリソグラフィ工程、及び半導体デバイス製造における
エッチング等の薄膜形成に関連する各プロセスを連結し
た薄膜工程を形成し、これらリソグラフィ工程及び薄膜
工程を半導体製造の全プロセスに応じて連結する半導体
の製造方法である。
ジスト塗布等のリソグラフィ関連の各プロセスを連結し
たリソグラフィ工程、及び半導体デバイス製造における
エッチング等の薄膜形成に関連する各プロセスを連結し
た薄膜工程を形成し、これらリソグラフィ工程及び薄膜
工程を半導体製造の全プロセスに応じて連結する半導体
の製造方法である。
【００１５】請求項３によれば、上記リソグラフィ工程
は、被処理体に対するレジスト処理、露光処理、現像の
一連の各プロセスをユニット化したものである。請求項
４によれば、上記薄膜工程は、被処理体に対するエッチ
ング処理、レジスト剥離処理、洗浄、成膜の一連の各プ
ロセスをユニット化したものである。
は、被処理体に対するレジスト処理、露光処理、現像の
一連の各プロセスをユニット化したものである。請求項
４によれば、上記薄膜工程は、被処理体に対するエッチ
ング処理、レジスト剥離処理、洗浄、成膜の一連の各プ
ロセスをユニット化したものである。
【００１６】請求項５によれば、被処理体を搬送する搬
送路と、被処理体に対するレジスト塗布等のリソグラフ
ィ関連の各プロセスを連結してユニット化し、かつ半導
体製造プロセスに従って搬送路に沿って増設、交換等す
るリソグラフィ手段と、被処理体に対するエッチング等
の薄膜形成に関連する各プロセスを連結してユニット化
し、かつ半導体製造プロセスに従って搬送路に沿って増
設、交換等する薄膜手段と、これらリソグラフィ手段及
び薄膜手段を連結して構築される半導体製造ラインによ
り製造される半導体製品の監視等を行う監視制御手段と
を備えた半導体の製造システムである。
送路と、被処理体に対するレジスト塗布等のリソグラフ
ィ関連の各プロセスを連結してユニット化し、かつ半導
体製造プロセスに従って搬送路に沿って増設、交換等す
るリソグラフィ手段と、被処理体に対するエッチング等
の薄膜形成に関連する各プロセスを連結してユニット化
し、かつ半導体製造プロセスに従って搬送路に沿って増
設、交換等する薄膜手段と、これらリソグラフィ手段及
び薄膜手段を連結して構築される半導体製造ラインによ
り製造される半導体製品の監視等を行う監視制御手段と
を備えた半導体の製造システムである。
【００１７】請求項６によれば、上記リソグラフィ手段
は、被処理体に対するレジスト処理、露光処理、現像の
一連の各プロセスをユニット化したものである。請求項
７によれば、上記薄膜手段は、被処理体に対するエッチ
ング処理、レジスト剥離処理、洗浄、成膜の一連の各プ
ロセスをユニット化したものである。
は、被処理体に対するレジスト処理、露光処理、現像の
一連の各プロセスをユニット化したものである。請求項
７によれば、上記薄膜手段は、被処理体に対するエッチ
ング処理、レジスト剥離処理、洗浄、成膜の一連の各プ
ロセスをユニット化したものである。
【００１８】請求項８によれば、複数の半導体基板をカ
セットに収納して搬送する搬送路と、この搬送路に搬送
される半導体基板に対してレジスト塗布、露光処理、現
像等のリソグラフィ関連の各プロセスを連結してユニッ
ト化し、かつ半導体製造プロセスに従って搬送路に沿っ
て増設、交換等されるリソグラフィ手段と、搬送路に搬
送される半導体基板に対するエッチング処理、レジスト
剥離、検査、洗浄、成膜、検査等の薄膜形成に関連する
一連の各プロセスを連結してユニット化し、かつ半導体
製造プロセスに従って搬送路に沿って増設、交換等され
る薄膜手段と、これらリソグラフィ手段及び薄膜手段を
連結して構築される半導体製造ラインにより製造される
薄膜トランジスタ製造装置の装置管理、生産管理等を行
う監視制御手段とを備えた半導体の製造システムであ
る。
セットに収納して搬送する搬送路と、この搬送路に搬送
される半導体基板に対してレジスト塗布、露光処理、現
像等のリソグラフィ関連の各プロセスを連結してユニッ
ト化し、かつ半導体製造プロセスに従って搬送路に沿っ
て増設、交換等されるリソグラフィ手段と、搬送路に搬
送される半導体基板に対するエッチング処理、レジスト
剥離、検査、洗浄、成膜、検査等の薄膜形成に関連する
一連の各プロセスを連結してユニット化し、かつ半導体
製造プロセスに従って搬送路に沿って増設、交換等され
る薄膜手段と、これらリソグラフィ手段及び薄膜手段を
連結して構築される半導体製造ラインにより製造される
薄膜トランジスタ製造装置の装置管理、生産管理等を行
う監視制御手段とを備えた半導体の製造システムであ
る。
【００１９】
【作用】請求項１によれば、レジスト塗布等の各プロセ
スのうち処理の関連する各プロセスを連結して形成した
複数のユニット工程を、半導体製造の全プロセスに応じ
たユニット数だけ連結して半導体を製造する。
スのうち処理の関連する各プロセスを連結して形成した
複数のユニット工程を、半導体製造の全プロセスに応じ
たユニット数だけ連結して半導体を製造する。
【００２０】請求項２によれば、ユニット工程として、
レジスト塗布等のリソグラフィ関連の各プロセスを連結
したリソグラフィ工程、及びエッチング等の薄膜形成に
関連する各プロセスを連結した薄膜工程を形成し、これ
らリソグラフィ工程及び薄膜工程を半導体製造の全プロ
セスに応じて連結して半導体を製造する。
レジスト塗布等のリソグラフィ関連の各プロセスを連結
したリソグラフィ工程、及びエッチング等の薄膜形成に
関連する各プロセスを連結した薄膜工程を形成し、これ
らリソグラフィ工程及び薄膜工程を半導体製造の全プロ
セスに応じて連結して半導体を製造する。
【００２１】請求項３によれば、リソグラフィ工程にお
いて被処理体に対するレジスト処理、露光処理、現像を
１サイクルとして処理している。請求項４によれば、薄
膜工程において被処理体に対するエッチング処理、レジ
スト剥離処理、洗浄、成膜を１サイクルとして処理して
いる。
いて被処理体に対するレジスト処理、露光処理、現像を
１サイクルとして処理している。請求項４によれば、薄
膜工程において被処理体に対するエッチング処理、レジ
スト剥離処理、洗浄、成膜を１サイクルとして処理して
いる。
【００２２】請求項５によれば、搬送路に対し、半導体
製造プロセスに従ってリソグラフィ手段及び薄膜手段が
増設、交換されて半導体製造ラインが構築される。被処
理体は搬送路によりリソグラフィ手段、薄膜手段の間に
搬送され、リソグラフィ手段ではレジスト塗布等のリソ
グラフィ関連の各プロセスの処理が行われ、薄膜手段で
はエッチング等の薄膜形成に関連する各プロセスの処理
が行われる。そして、半導体製造ラインにより製造され
る半導体製品の監視等が監視制御手段により行われる。
製造プロセスに従ってリソグラフィ手段及び薄膜手段が
増設、交換されて半導体製造ラインが構築される。被処
理体は搬送路によりリソグラフィ手段、薄膜手段の間に
搬送され、リソグラフィ手段ではレジスト塗布等のリソ
グラフィ関連の各プロセスの処理が行われ、薄膜手段で
はエッチング等の薄膜形成に関連する各プロセスの処理
が行われる。そして、半導体製造ラインにより製造され
る半導体製品の監視等が監視制御手段により行われる。
【００２３】請求項６によれば、リソグラフィ手段にお
いて被処理体に対するレジスト処理、露光処理、現像の
一連の処理が行われる。請求項７によれば、薄膜手段に
おいて被処理体に対するエッチング処理、レジスト剥離
処理、洗浄、成膜の一連の処理が行われる。
いて被処理体に対するレジスト処理、露光処理、現像の
一連の処理が行われる。請求項７によれば、薄膜手段に
おいて被処理体に対するエッチング処理、レジスト剥離
処理、洗浄、成膜の一連の処理が行われる。
【００２４】請求項８によれば、搬送路に対し、半導体
製造プロセスに従ってリソグラフィ手段及び薄膜手段が
増設、交換されて半導体製造ラインが構築される。複数
の半導体基板はカセットに収納されて搬送路によりリソ
グラフィ手段、薄膜手段の間に搬送され、リソグラフィ
手段ではレジスト塗布、露光処理、現像等のリソグラフ
ィ関連の各プロセスの処理が行われ、薄膜手段ではエッ
チング処理、レジスト剥離、検査、洗浄、成膜、検査等
の薄膜形成に関連する各プロセスの処理が行われる。そ
して、半導体製造ラインにより製造される薄膜トランジ
スタ製造装置の装置管理、生産管理等が監視制御手段に
より行われる。
製造プロセスに従ってリソグラフィ手段及び薄膜手段が
増設、交換されて半導体製造ラインが構築される。複数
の半導体基板はカセットに収納されて搬送路によりリソ
グラフィ手段、薄膜手段の間に搬送され、リソグラフィ
手段ではレジスト塗布、露光処理、現像等のリソグラフ
ィ関連の各プロセスの処理が行われ、薄膜手段ではエッ
チング処理、レジスト剥離、検査、洗浄、成膜、検査等
の薄膜形成に関連する各プロセスの処理が行われる。そ
して、半導体製造ラインにより製造される薄膜トランジ
スタ製造装置の装置管理、生産管理等が監視制御手段に
より行われる。
【００２５】
【実施例】以下、本発明の一実施例について図面を参照
して説明する。図１はＴＦＴ液晶基板のアレイ工程の製
造プロセスに適用した半導体製造システムの構成図であ
る。
して説明する。図１はＴＦＴ液晶基板のアレイ工程の製
造プロセスに適用した半導体製造システムの構成図であ
る。
【００２６】搬送路１には、自動搬送ロボット２が走行
するものとなっている。この自動搬送ロボット２は、被
処理体である半導体ウエハを複数収納するカセット３を
載せて搬送（バッチ搬送）するものとなっている。な
お、このバッチ搬送は、フレキシビリティと信頼性の両
面を考慮して行われている。又、この自動搬送ロボット
２は、コントロール室４からの無線による指令に従って
走行速度、走行方向等の走行制御を行なう機能を有して
いる。
するものとなっている。この自動搬送ロボット２は、被
処理体である半導体ウエハを複数収納するカセット３を
載せて搬送（バッチ搬送）するものとなっている。な
お、このバッチ搬送は、フレキシビリティと信頼性の両
面を考慮して行われている。又、この自動搬送ロボット
２は、コントロール室４からの無線による指令に従って
走行速度、走行方向等の走行制御を行なう機能を有して
いる。
【００２７】又、搬送路１には、複数のリソグラフィ工
程Ａ１〜Ａ７及び複数の薄膜工程Ｂ１〜Ｂ８が配置され
ている。つまり、ＴＦＴ液晶基板のアレイ工程の製造プ
ロセスは、(1) 洗浄、(2) 成膜、(3) リソグラフィ、
(4) エッチング、(5) レジスト剥離、(6) 検査（評価）
の一連のプロセスを１サイクルとして繰り返し処理され
る。そこで、これら一連のプロセスをリソグラフィ工程
Ａ１〜Ａ７及び薄膜工程Ｂ１〜Ｂ８に２分してそれぞれ
をクラスタ化し、自動搬送ロボット２により連結した構
成となっている。
程Ａ１〜Ａ７及び複数の薄膜工程Ｂ１〜Ｂ８が配置され
ている。つまり、ＴＦＴ液晶基板のアレイ工程の製造プ
ロセスは、(1) 洗浄、(2) 成膜、(3) リソグラフィ、
(4) エッチング、(5) レジスト剥離、(6) 検査（評価）
の一連のプロセスを１サイクルとして繰り返し処理され
る。そこで、これら一連のプロセスをリソグラフィ工程
Ａ１〜Ａ７及び薄膜工程Ｂ１〜Ｂ８に２分してそれぞれ
をクラスタ化し、自動搬送ロボット２により連結した構
成となっている。
【００２８】各リソグラフィ工程Ａ１〜Ａ７は、レジス
ト処理、露光、現像等の一連の各プロセスを１サイクル
としてユニット化したもので、マルチチャンバを使って
クラスタ化し、小形化されている。
ト処理、露光、現像等の一連の各プロセスを１サイクル
としてユニット化したもので、マルチチャンバを使って
クラスタ化し、小形化されている。
【００２９】各薄膜工程Ｂ１〜Ｂ８は、エッチング処
理、レジスト剥離処理、洗浄、成膜等の一連の各プロセ
スを１サイクルとしてユニット化したもので、成膜やエ
ッチングを中心にウエット処理をドライ化し、マルチチ
ャンバで連結した枚葉の真空一貫ラインを構成してい
る。例えば、薄膜工程Ｂ１において成膜５ａ、洗浄５ｂ
が設けられている。
理、レジスト剥離処理、洗浄、成膜等の一連の各プロセ
スを１サイクルとしてユニット化したもので、成膜やエ
ッチングを中心にウエット処理をドライ化し、マルチチ
ャンバで連結した枚葉の真空一貫ラインを構成してい
る。例えば、薄膜工程Ｂ１において成膜５ａ、洗浄５ｂ
が設けられている。
【００３０】以上のように成膜やエッチングを中心にウ
エット処理をドライ化し、検査を自動化し、マルチチャ
ンバを使って連結し、さらにリソグラフィ工程をクラス
タ化し、これらを自動搬送ロボット２により連結したの
で、ＴＦＴ液晶基板のアレイ工程の製造プロセスの１サ
イクル（洗浄、成膜、リソグラフィ、エッチング、レジ
スト剥離、検査）が標準モジュール化される。
エット処理をドライ化し、検査を自動化し、マルチチャ
ンバを使って連結し、さらにリソグラフィ工程をクラス
タ化し、これらを自動搬送ロボット２により連結したの
で、ＴＦＴ液晶基板のアレイ工程の製造プロセスの１サ
イクル（洗浄、成膜、リソグラフィ、エッチング、レジ
スト剥離、検査）が標準モジュール化される。
【００３１】従って、例えばリソグラフィ工程Ａ１及び
薄膜工程Ｂ１を１サイクルの標準モジュールとして製造
プロセスに従って増設、連結することにより、ＴＦＴ液
晶基板のアレイ工程の製造プロセスの全体が構築される
ものとなっている。
薄膜工程Ｂ１を１サイクルの標準モジュールとして製造
プロセスに従って増設、連結することにより、ＴＦＴ液
晶基板のアレイ工程の製造プロセスの全体が構築される
ものとなっている。
【００３２】ここで、マルチチャンバに取り付くプロセ
スチャンバは、標準化されており、互換性を持ってい
る。又、真空一貫化ラインとリソグラフィ工程内では、
枚葉式で処理され、ロード／アンロード部にはカセット
・ステーションを設けてバッファの機能を持たせてい
る。
スチャンバは、標準化されており、互換性を持ってい
る。又、真空一貫化ラインとリソグラフィ工程内では、
枚葉式で処理され、ロード／アンロード部にはカセット
・ステーションを設けてバッファの機能を持たせてい
る。
【００３３】各リソグラフィ工程Ａ１〜Ａ７と各薄膜工
程Ｂ１〜Ｂ８との間においてカセット３は、バッファと
しての役目を果たす。すなわち、このバッファの方式に
は、落下方式とプール方式とがある。
程Ｂ１〜Ｂ８との間においてカセット３は、バッファと
しての役目を果たす。すなわち、このバッファの方式に
は、落下方式とプール方式とがある。
【００３４】落下方式は、図２に示すように例えば薄膜
工程Ｂ１からリソグラフィ工程Ａ１に移るラインにおい
て、薄膜工程Ｂ１が停止すると、薄膜工程Ｂ１で処理さ
れたｃ−ｄ間の在庫分でリソグラフィ工程Ａ１が稼働し
続ける。逆にリソグラフィ工程Ａ１が停止すると、ｂ−
ｃ間に在庫が溜まり、薄膜工程Ｂ１が稼働し続けること
ができる。
工程Ｂ１からリソグラフィ工程Ａ１に移るラインにおい
て、薄膜工程Ｂ１が停止すると、薄膜工程Ｂ１で処理さ
れたｃ−ｄ間の在庫分でリソグラフィ工程Ａ１が稼働し
続ける。逆にリソグラフィ工程Ａ１が停止すると、ｂ−
ｃ間に在庫が溜まり、薄膜工程Ｂ１が稼働し続けること
ができる。
【００３５】プール方式は、図３に示すように薄膜工程
Ｂ１が停止すると、ｃ上の在庫分でリソグラフィ工程Ａ
１が稼働し続ける。リソグラフィ工程Ａ１が停止する
と、ｄ上に在庫が溜まる時間において薄膜工程Ｂ１が稼
働し続けることができる。従って、各リソグラフィ工程
Ａ１〜Ａ７及び各薄膜工程Ｂ１〜Ｂ８の復帰は、在庫の
処理時間内に修まるように設定される。
Ｂ１が停止すると、ｃ上の在庫分でリソグラフィ工程Ａ
１が稼働し続ける。リソグラフィ工程Ａ１が停止する
と、ｄ上に在庫が溜まる時間において薄膜工程Ｂ１が稼
働し続けることができる。従って、各リソグラフィ工程
Ａ１〜Ａ７及び各薄膜工程Ｂ１〜Ｂ８の復帰は、在庫の
処理時間内に修まるように設定される。
【００３６】コントロール室４は、自動搬送ロボット２
の走行制御を行なう他に、各リソグラフィ工程Ａ１〜Ａ
７及び各薄膜工程Ｂ１〜Ｂ８により構築された製造プロ
セスにより製造される薄膜トランジスタ液晶基板の品質
管理、生産管理等を行ない、かつ各プロセスでの処理時
間、故障頻度、故障時の復元時間、中間在庫等を管理す
る機能を有している。
の走行制御を行なう他に、各リソグラフィ工程Ａ１〜Ａ
７及び各薄膜工程Ｂ１〜Ｂ８により構築された製造プロ
セスにより製造される薄膜トランジスタ液晶基板の品質
管理、生産管理等を行ない、かつ各プロセスでの処理時
間、故障頻度、故障時の復元時間、中間在庫等を管理す
る機能を有している。
【００３７】次に上記の如く構成された装置の作用につ
いて説明する。ＴＦＴ液晶基板のアレイ工程の製造プロ
セスの１サイクルに従って、各リソグラフィ工程Ａ１〜
Ａ７及び各薄膜工程Ｂ１〜Ｂ８が増設、連結され、これ
により上記製造プロセスが構築される。
いて説明する。ＴＦＴ液晶基板のアレイ工程の製造プロ
セスの１サイクルに従って、各リソグラフィ工程Ａ１〜
Ａ７及び各薄膜工程Ｂ１〜Ｂ８が増設、連結され、これ
により上記製造プロセスが構築される。
【００３８】複数の半導体ウエハがカセットに収納さ
れ、このカセットごと自動搬送ロボット２に載せられ
る。この自動搬送ロボット２は、カセット３を載せた状
態で、コントロール室４からの無線による指令に従って
搬送路１を走行し、先ず薄膜工程Ｂ１に到達する。
れ、このカセットごと自動搬送ロボット２に載せられ
る。この自動搬送ロボット２は、カセット３を載せた状
態で、コントロール室４からの無線による指令に従って
搬送路１を走行し、先ず薄膜工程Ｂ１に到達する。
【００３９】この薄膜工程Ｂ１においてカセット３は、
ロード／アンロード部によりカセット・ステーションに
ロードされる。この薄膜工程Ｂ１で、各半導体ウエハが
枚葉式で処理され、洗浄、成膜の各プロセスの処理が真
空一貫化ラインで行なわれる。これらプロセス処理の行
なわれた各半導体ウエハは、再びカセット３に収納さ
れ、ロード／アンロード部により自動搬送ロボット２に
アンロードされる。
ロード／アンロード部によりカセット・ステーションに
ロードされる。この薄膜工程Ｂ１で、各半導体ウエハが
枚葉式で処理され、洗浄、成膜の各プロセスの処理が真
空一貫化ラインで行なわれる。これらプロセス処理の行
なわれた各半導体ウエハは、再びカセット３に収納さ
れ、ロード／アンロード部により自動搬送ロボット２に
アンロードされる。
【００４０】この自動搬送ロボット２は、再びカセット
３を載せた状態で、コントロール室４からの無線による
指令に従って搬送路１を走行し、次にリソグラフィー工
程Ａ１に到達する。
３を載せた状態で、コントロール室４からの無線による
指令に従って搬送路１を走行し、次にリソグラフィー工
程Ａ１に到達する。
【００４１】このリソグラフィー工程Ａ１においてカセ
ット３は、ロード／アンロード部によりカセット・ステ
ーションにロードされる。このリソグラフィー工程Ａ１
で、各半導体ウエハは枚葉式で処理され、レジスト処
理、露光、現像の一連の各プロセスが処理される。これ
らプロセス処理の行なわれた各半導体ウエハは、再びカ
セット３に収納され、ロード／アンロード部により自動
搬送ロボット２にアンロードされる。
ット３は、ロード／アンロード部によりカセット・ステ
ーションにロードされる。このリソグラフィー工程Ａ１
で、各半導体ウエハは枚葉式で処理され、レジスト処
理、露光、現像の一連の各プロセスが処理される。これ
らプロセス処理の行なわれた各半導体ウエハは、再びカ
セット３に収納され、ロード／アンロード部により自動
搬送ロボット２にアンロードされる。
【００４２】この自動搬送ロボット２は、カセット３を
載せた状態で、コントロール室４からの無線による指令
に従って搬送路１を走行し、次に薄膜工程Ｂ２に到達す
る。この薄膜工程Ｂ３において上記同様にカセット３は
カセット・ステーションにロードされる。この薄膜工程
Ｂ３で、各半導体ウエハは枚葉式で処理され、エッチン
グ、レジスト剥離、検査の各プロセスの処理が真空一貫
化ラインで行なわれる。これらプロセス処理の行なわれ
た各半導体ウエハは、再びカセット３に収納され、上記
同様に自動搬送ロボット２にアンロードされる。
載せた状態で、コントロール室４からの無線による指令
に従って搬送路１を走行し、次に薄膜工程Ｂ２に到達す
る。この薄膜工程Ｂ３において上記同様にカセット３は
カセット・ステーションにロードされる。この薄膜工程
Ｂ３で、各半導体ウエハは枚葉式で処理され、エッチン
グ、レジスト剥離、検査の各プロセスの処理が真空一貫
化ラインで行なわれる。これらプロセス処理の行なわれ
た各半導体ウエハは、再びカセット３に収納され、上記
同様に自動搬送ロボット２にアンロードされる。
【００４３】以上の各プロセスにより半導体ウエハに対
し、ＴＦＴ液晶基板のアレイ工程の製造プロセスにおけ
る洗浄、成膜、リソグラフィ、エッチング、レジスト剥
離、検査の一連のプロセスの１サイクルが終了する。
し、ＴＦＴ液晶基板のアレイ工程の製造プロセスにおけ
る洗浄、成膜、リソグラフィ、エッチング、レジスト剥
離、検査の一連のプロセスの１サイクルが終了する。
【００４４】ここで、半導体を収納するカセット３を、
例えば薄膜工程Ｂ１からリソグラフィ工程Ａ１に搬送す
る場合、薄膜工程Ｂ１が停止すると、図２に示すように
薄膜工程Ｂ１で処理されたｃ−ｄ間の在庫分でリソグラ
フィ工程Ａ１が稼働し続ける。又、リソグラフィ工程Ａ
１が停止すると、ｂ−ｃ間に在庫が溜まり、薄膜工程Ｂ
１が稼働し続ける。
例えば薄膜工程Ｂ１からリソグラフィ工程Ａ１に搬送す
る場合、薄膜工程Ｂ１が停止すると、図２に示すように
薄膜工程Ｂ１で処理されたｃ−ｄ間の在庫分でリソグラ
フィ工程Ａ１が稼働し続ける。又、リソグラフィ工程Ａ
１が停止すると、ｂ−ｃ間に在庫が溜まり、薄膜工程Ｂ
１が稼働し続ける。
【００４５】なお、薄膜工程Ｂ１からリソグラフィ工程
Ａ１に搬送される場合は、上記の如く図３に示すプール
方式によるバッファ機能も使用される。以上のように製
造プロセスの１サイクルが終了すると、これ以降、半導
体ウエハはカセット３に複数収納された状態で、薄膜工
程Ｂ２、リソグラフィー工程Ａ２、…、に搬送されて製
造プロセスの各サイクルが繰り返し行なわれる。
Ａ１に搬送される場合は、上記の如く図３に示すプール
方式によるバッファ機能も使用される。以上のように製
造プロセスの１サイクルが終了すると、これ以降、半導
体ウエハはカセット３に複数収納された状態で、薄膜工
程Ｂ２、リソグラフィー工程Ａ２、…、に搬送されて製
造プロセスの各サイクルが繰り返し行なわれる。
【００４６】そうして、全リソグラフィ工程Ａ１〜Ａ７
及び薄膜工程Ｂ１〜Ｂ８での各プロセス処理が終了する
と、薄膜トランジスタ液晶基板が製造される。一方、コ
ントロール室４では、薄膜トランジスタ製造装置の装置
管理、生産管理等を行ない、かつ各プロセスでの処理時
間、故障頻度、故障時の復元時間、中間在庫等を管理す
る。
及び薄膜工程Ｂ１〜Ｂ８での各プロセス処理が終了する
と、薄膜トランジスタ液晶基板が製造される。一方、コ
ントロール室４では、薄膜トランジスタ製造装置の装置
管理、生産管理等を行ない、かつ各プロセスでの処理時
間、故障頻度、故障時の復元時間、中間在庫等を管理す
る。
【００４７】このように上記一実施例においては、薄膜
トランジスタ液晶基板の製造におけるレジスト塗布等の
リソグラフィ関連の各プロセスを連結したリソグラフィ
工程Ａ１〜Ａ７と、エッチング等の薄膜形成に関連する
各プロセスを連結した薄膜工程Ｂ１〜Ｂ８を形成して、
これら工程を半導体製造の全プロセスに応じて増設、連
結するようにしたので、枚葉処理の一貫ラインとして構
成できて従来のスタンドアロン装置を併設した生産形態
と比較してリードタイムを短縮できる。
トランジスタ液晶基板の製造におけるレジスト塗布等の
リソグラフィ関連の各プロセスを連結したリソグラフィ
工程Ａ１〜Ａ７と、エッチング等の薄膜形成に関連する
各プロセスを連結した薄膜工程Ｂ１〜Ｂ８を形成して、
これら工程を半導体製造の全プロセスに応じて増設、連
結するようにしたので、枚葉処理の一貫ラインとして構
成できて従来のスタンドアロン装置を併設した生産形態
と比較してリードタイムを短縮できる。
【００４８】又、各プロセスを統合してクラスタ化した
ので、工程を短縮できると共にリードタイムの短縮にも
寄与でき、さらにクリーンルームの省スペース化にも寄
与できる。この省スペース化は、各プロセスのユニット
が中央の搬送路１を共用して配置されていることも寄与
している。
ので、工程を短縮できると共にリードタイムの短縮にも
寄与でき、さらにクリーンルームの省スペース化にも寄
与できる。この省スペース化は、各プロセスのユニット
が中央の搬送路１を共用して配置されていることも寄与
している。
【００４９】さらに、成膜工程Ｂ１〜Ｂ８は真空一貫ラ
インを構成しているので、大気にさらされず薄膜トラン
ジスタ液晶基板の信頼性、パーティクルの付着がなくな
り、歩留まりが向上する。
インを構成しているので、大気にさらされず薄膜トラン
ジスタ液晶基板の信頼性、パーティクルの付着がなくな
り、歩留まりが向上する。
【００５０】又、リソグラフィ工程と薄膜工程とをクラ
スタ化し、これら工程を自動搬送ロボット２により連結
した製造プロセスをモジュール化したので、製造プロセ
スに従って増設、つまり拡張が容易にできる。つまり、
マルチチャンバを導入し、空ポートを準備したり、プロ
セスチャンバの取り付け寸法を標準化するので、任意に
交換や追加ができる。この場合、新方式のリソグラフィ
工程や薄膜工程を連結する場合でも、搬送路１のインタ
フェースを標準化することにより容易に追加できる。
スタ化し、これら工程を自動搬送ロボット２により連結
した製造プロセスをモジュール化したので、製造プロセ
スに従って増設、つまり拡張が容易にできる。つまり、
マルチチャンバを導入し、空ポートを準備したり、プロ
セスチャンバの取り付け寸法を標準化するので、任意に
交換や追加ができる。この場合、新方式のリソグラフィ
工程や薄膜工程を連結する場合でも、搬送路１のインタ
フェースを標準化することにより容易に追加できる。
【００５１】そして、リソグラフィ工程と薄膜工程との
間にカセット・ステーションを設けたので、半導体ウエ
ハを収納したカセット３に対するバッファ機能を備える
ことができ、システムの信頼性からくるダウンタイムを
少なくできる。
間にカセット・ステーションを設けたので、半導体ウエ
ハを収納したカセット３に対するバッファ機能を備える
ことができ、システムの信頼性からくるダウンタイムを
少なくできる。
【００５２】ここで、上記装置の特徴をまとめると次の
通りになる。 ａ．設備投資額が安い…クリーンルームの面積が小さ
い。装置コストが安い。洗浄装置が省略できる。（プロ
セスの相乗効果） ｂ．故障、工程変更にフレキシビリティがある…真空一
貫化ラインとリソグラフィ間の搬送ロボットで任意の工
程に搬送できる。
通りになる。 ａ．設備投資額が安い…クリーンルームの面積が小さ
い。装置コストが安い。洗浄装置が省略できる。（プロ
セスの相乗効果） ｂ．故障、工程変更にフレキシビリティがある…真空一
貫化ラインとリソグラフィ間の搬送ロボットで任意の工
程に搬送できる。
【００５３】ｃ．清浄な空間環境…人から完全に隔離さ
れている。表面の変質防止が可能（歩留向上、特性の安
定化） ｄ．リードタイムが短い…インラインで稼働 ｅ．ランニングコストが安い…処理のドライ化（薬品、
水）、クリーンルーム面積が少なく空調の維持費が安く
なる。
れている。表面の変質防止が可能（歩留向上、特性の安
定化） ｄ．リードタイムが短い…インラインで稼働 ｅ．ランニングコストが安い…処理のドライ化（薬品、
水）、クリーンルーム面積が少なく空調の維持費が安く
なる。
【００５４】ｆ．管理が容易…標準化により保守が容
易。インラインで生産管理が容易。なお、本発明は上記
一実施例に限定されるものでなくその要旨を変更しない
範囲で変形してもよい。
易。インラインで生産管理が容易。なお、本発明は上記
一実施例に限定されるものでなくその要旨を変更しない
範囲で変形してもよい。
【００５５】例えば、リソグラフィ工程は、レジスト処
理、露光処理、現像の一連の各プロセスに限ることはな
く、プロセスに応じてレジスト処理のみとしてもよい。
同様に薄膜工程もエッチング処理、レジスト剥離処理、
洗浄、成膜の一連の各プロセスに限ることはなくエッチ
ング処理、洗浄のみとしてもよい。
理、露光処理、現像の一連の各プロセスに限ることはな
く、プロセスに応じてレジスト処理のみとしてもよい。
同様に薄膜工程もエッチング処理、レジスト剥離処理、
洗浄、成膜の一連の各プロセスに限ることはなくエッチ
ング処理、洗浄のみとしてもよい。
【００５６】又、薄膜トランジスタ液晶基板の製造プロ
セスに限らず、他の半導体デバイス、例えば半導体メモ
リの製造にも適用できる。この場合、上記の如くリソグ
ラフィ工程及び薄膜工程における一連のプロセスもその
製造プロセスに従って形成される。
セスに限らず、他の半導体デバイス、例えば半導体メモ
リの製造にも適用できる。この場合、上記の如くリソグ
ラフィ工程及び薄膜工程における一連のプロセスもその
製造プロセスに従って形成される。
【００５７】
【発明の効果】以上詳記したように本発明によれば、リ
ードタイムを短縮するとともにクリーンルームの省スペ
ース化、歩留まりの向上を図り、さらにプロセスの拡張
を容易にできる半導体の製造方法及びそのシステムを提
供できる。
ードタイムを短縮するとともにクリーンルームの省スペ
ース化、歩留まりの向上を図り、さらにプロセスの拡張
を容易にできる半導体の製造方法及びそのシステムを提
供できる。
【図１】本発明に係わる半導体製造システムをＴＦＴ液
晶基板のアレイ工程の製造プロセスに適用した場合の一
実施例を示す構成図。
晶基板のアレイ工程の製造プロセスに適用した場合の一
実施例を示す構成図。
【図２】同システムに備えられる落下方式のバッファ機
能を説明するための図。
能を説明するための図。
【図３】同システムに備えられるプール方式のバッファ
機能を説明するための図。
機能を説明するための図。
【図４】半導体製造プロセスを示す図。
１…搬送路、２…自動搬送ロボット、３…カセット、４
…コントロール室、Ａ１〜Ａ７…リソグラフィ工程、Ｂ
１〜Ｂ８…薄膜工程。
…コントロール室、Ａ１〜Ａ７…リソグラフィ工程、Ｂ
１〜Ｂ８…薄膜工程。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/68 Ａ 8418−4Ｍ
Claims (8)
- 【請求項１】 半導体製造におけるレジスト塗布等の各
プロセスのうち互いに処理の関連する各プロセスを連結
して複数のユニット工程を形成し、これらユニット工程
を前記半導体製造の全プロセスに応じたユニット数だけ
連結することを特徴とする半導体の製造方法。 - 【請求項２】 半導体製造におけるレジスト塗布等のリ
ソグラフィ関連の各プロセスを連結したリソグラフィ工
程、及び半導体デバイス製造におけるエッチング等の薄
膜形成に関連する各プロセスを連結した薄膜工程を形成
し、これらリソグラフィ工程及び薄膜工程を前記半導体
製造の全プロセスに応じて連結することを特徴とする半
導体の製造方法。 - 【請求項３】 リソグラフィ工程は、被処理体に対する
レジスト処理、露光処理、現像の一連の各プロセスをユ
ニット化したことを特徴とする請求項２記載の半導体の
製造方法。 - 【請求項４】 薄膜工程は、被処理体に対するエッチン
グ処理、レジスト剥離処理、洗浄、成膜の一連の各プロ
セスをユニット化したことを特徴とする請求項２記載の
半導体の製造方法。 - 【請求項５】 被処理体を搬送する搬送路と、 前記被処理体に対するレジスト塗布等のリソグラフィ関
連の各プロセスを連結してユニット化し、かつ半導体製
造プロセスに従って前記搬送路に沿って増設等するリソ
グラフィ手段と、 前記被処理体に対するエッチング等の薄膜形成に関連す
る各プロセスを連結してユニット化し、かつ前記半導体
製造プロセスに従って前記搬送路に沿って増設等する薄
膜手段と、 これらリソグラフィ手段及び薄膜手段を連結して構築さ
れる半導体製造ラインにより製造される半導体デバイス
の監視等を行う監視制御手段と、 を具備したことを特徴とする半導体の製造システム。 - 【請求項６】 リソグラフィ手段は、被処理体に対する
レジスト処理、露光処理、現像の一連の各プロセスをユ
ニット化したことを特徴とする請求項５記載の半導体の
製造システム。 - 【請求項７】 薄膜手段は、被処理体に対するエッチン
グ処理、レジスト剥離処理、洗浄、成膜の一連の各プロ
セスをユニット化したことを特徴とする請求項５記載の
半導体の製造システム。 - 【請求項８】 複数の半導体基板をカセットに収納して
搬送する搬送路と、 この搬送路に搬送される前記半導体基板に対してレジス
ト塗布、露光処理、現像等のリソグラフィ関連の各プロ
セスを連結してユニット化し、かつ半導体製造プロセス
に従って前記搬送路に沿って増設等されるリソグラフィ
手段と、 前記搬送路に搬送される前記半導体基板に対するエッチ
ング処理、レジスト剥離、検査、洗浄、成膜、検査等の
薄膜形成に関連する一連の各プロセスを連結してユニッ
ト化し、かつ前記半導体製造プロセスに従って前記搬送
路に沿って増設等される薄膜手段と、 これらリソグラフィ手段及び薄膜手段を連結して構築さ
れる半導体製造ラインにより製造される薄膜トランジス
タ製造装置の装置管理、生産管理等を行う監視制御手段
と、 を具備したことを特徴とする半導体の製造システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9275493A JP3340181B2 (ja) | 1993-04-20 | 1993-04-20 | 半導体の製造方法及びそのシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9275493A JP3340181B2 (ja) | 1993-04-20 | 1993-04-20 | 半導体の製造方法及びそのシステム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06310424A true JPH06310424A (ja) | 1994-11-04 |
| JP3340181B2 JP3340181B2 (ja) | 2002-11-05 |
Family
ID=14063211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9275493A Expired - Fee Related JP3340181B2 (ja) | 1993-04-20 | 1993-04-20 | 半導体の製造方法及びそのシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3340181B2 (ja) |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5383578A (en) * | 1992-05-20 | 1995-01-24 | Brother Kogyo Kabushiki Kaisha | Particle carrying device for carrying waste particles to a waste particle receptacle |
| JPH11224894A (ja) * | 1997-09-25 | 1999-08-17 | Innotech Corp | 半導体デバイスの製造装置 |
| KR100561703B1 (ko) * | 1998-11-12 | 2006-03-17 | 동경 엘렉트론 주식회사 | 처리시스템 |
| US7032739B2 (en) | 2003-03-31 | 2006-04-25 | Seiko Epson Corporation | Intermediate product carrying apparatus, and intermediate product carrying method |
| US7051863B2 (en) | 2003-03-12 | 2006-05-30 | Seiko Epson Corporation | Transferring apparatus, carrying apparatus, and transferring method |
| KR100575320B1 (ko) * | 1997-08-15 | 2006-08-18 | 동경 엘렉트론 주식회사 | 기판처리장치 |
| US7108121B2 (en) | 2003-03-12 | 2006-09-19 | Seiko Epson Corporation | Intermediate product transferring apparatus and carrying system having the intermediate product transferring apparatus |
| US7182201B2 (en) | 2003-03-12 | 2007-02-27 | Seiko Epson Corporation | Wafer carrying apparatus and wafer carrying method |
| US7261746B2 (en) | 2003-04-03 | 2007-08-28 | Seiko Epson Corporation | Intermediate product manufacturing apparatus, and manufacturing method |
| US7308757B2 (en) | 2003-03-10 | 2007-12-18 | Seiko Epson Corporation | Intermediate product manufacturing apparatus, and intermediate product manufacturing method |
| JP2010056286A (ja) * | 2008-08-28 | 2010-03-11 | Tokyo Ohka Kogyo Co Ltd | 基板処理システム |
| KR101313656B1 (ko) * | 2011-08-29 | 2013-10-02 | 주식회사 케이씨텍 | 인-라인 현상장비 및 이를 이용한 액정표시장치의 제조방법 |
| US8919756B2 (en) | 2008-08-28 | 2014-12-30 | Tokyo Ohka Kogyo Co., Ltd. | Substrate processing system, carrying device, and coating device |
| KR101540659B1 (ko) * | 2014-11-12 | 2015-07-31 | (주)소닉스 | 백라이트유닛 조립 장치 |
| US9214372B2 (en) | 2008-08-28 | 2015-12-15 | Tokyo Ohka Kogyo Co., Ltd. | Substrate processing system, carrying device and coating device |
| KR20190141271A (ko) * | 2014-09-04 | 2019-12-23 | 가부시키가이샤 니콘 | 처리 시스템 및 디바이스 제조 방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102189288B1 (ko) * | 2017-04-04 | 2020-12-09 | 세메스 주식회사 | 다이 본딩 장치 |
-
1993
- 1993-04-20 JP JP9275493A patent/JP3340181B2/ja not_active Expired - Fee Related
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5383578A (en) * | 1992-05-20 | 1995-01-24 | Brother Kogyo Kabushiki Kaisha | Particle carrying device for carrying waste particles to a waste particle receptacle |
| KR100575320B1 (ko) * | 1997-08-15 | 2006-08-18 | 동경 엘렉트론 주식회사 | 기판처리장치 |
| JPH11224894A (ja) * | 1997-09-25 | 1999-08-17 | Innotech Corp | 半導体デバイスの製造装置 |
| KR100561703B1 (ko) * | 1998-11-12 | 2006-03-17 | 동경 엘렉트론 주식회사 | 처리시스템 |
| US7308757B2 (en) | 2003-03-10 | 2007-12-18 | Seiko Epson Corporation | Intermediate product manufacturing apparatus, and intermediate product manufacturing method |
| US7222721B2 (en) | 2003-03-12 | 2007-05-29 | Seiko Epson Corporation | Transferring apparatus, carrying apparatus, and transferring method |
| US7108121B2 (en) | 2003-03-12 | 2006-09-19 | Seiko Epson Corporation | Intermediate product transferring apparatus and carrying system having the intermediate product transferring apparatus |
| US7182201B2 (en) | 2003-03-12 | 2007-02-27 | Seiko Epson Corporation | Wafer carrying apparatus and wafer carrying method |
| US7051863B2 (en) | 2003-03-12 | 2006-05-30 | Seiko Epson Corporation | Transferring apparatus, carrying apparatus, and transferring method |
| US7032739B2 (en) | 2003-03-31 | 2006-04-25 | Seiko Epson Corporation | Intermediate product carrying apparatus, and intermediate product carrying method |
| US7261746B2 (en) | 2003-04-03 | 2007-08-28 | Seiko Epson Corporation | Intermediate product manufacturing apparatus, and manufacturing method |
| JP2010056286A (ja) * | 2008-08-28 | 2010-03-11 | Tokyo Ohka Kogyo Co Ltd | 基板処理システム |
| US8919756B2 (en) | 2008-08-28 | 2014-12-30 | Tokyo Ohka Kogyo Co., Ltd. | Substrate processing system, carrying device, and coating device |
| US9214372B2 (en) | 2008-08-28 | 2015-12-15 | Tokyo Ohka Kogyo Co., Ltd. | Substrate processing system, carrying device and coating device |
| KR101313656B1 (ko) * | 2011-08-29 | 2013-10-02 | 주식회사 케이씨텍 | 인-라인 현상장비 및 이를 이용한 액정표시장치의 제조방법 |
| KR20190141271A (ko) * | 2014-09-04 | 2019-12-23 | 가부시키가이샤 니콘 | 처리 시스템 및 디바이스 제조 방법 |
| KR101540659B1 (ko) * | 2014-11-12 | 2015-07-31 | (주)소닉스 | 백라이트유닛 조립 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3340181B2 (ja) | 2002-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3340181B2 (ja) | 半導体の製造方法及びそのシステム | |
| US6790286B2 (en) | Substrate processing apparatus | |
| WO2006006364A1 (ja) | 基板の回収方法及び基板処理装置 | |
| JPH11260883A (ja) | 基板処理装置 | |
| TWI682432B (zh) | 基板處理裝置及基板處理方法 | |
| KR20010087300A (ko) | 확장 가능한 장비 세트를 구비한 제조 시스템 | |
| JPH1022358A (ja) | 基板処理装置 | |
| US9218994B2 (en) | Two-dimensional transfer station used as interface between a process tool and a transport system and a method of operating the same | |
| JP2853677B2 (ja) | 半導体装置製造ライン | |
| US7308757B2 (en) | Intermediate product manufacturing apparatus, and intermediate product manufacturing method | |
| US7032739B2 (en) | Intermediate product carrying apparatus, and intermediate product carrying method | |
| JPH10294351A (ja) | 半導体装置製造用クリーンボックス、及び半導体装置の製造システム並びに製造方法 | |
| US6823229B2 (en) | Substrate carrier management system and program | |
| JP3335831B2 (ja) | 真空処理装置 | |
| US20040237270A1 (en) | Manufacturing apparatus, and manufacturing method | |
| KR101718519B1 (ko) | 건식 및 습식 처리를 위한 단일 플랫폼의 기판처리설비 | |
| JP3251566B2 (ja) | ストッカ搬送システム | |
| KR100540505B1 (ko) | 포토리소그라피 공정을 위한 반도체 제조장치 | |
| JP3145375B2 (ja) | 真空処理装置および真空処理方法 | |
| JPH11176712A (ja) | 半導体製造工場のレイアウト方法 | |
| JPH11111809A (ja) | 搬送装置 | |
| KR102256215B1 (ko) | 기판 처리 장치 | |
| JP2834970B2 (ja) | 基板収納装置 | |
| US20040064965A1 (en) | Wafer dryer system for PRS wet bench | |
| JPH09321117A (ja) | 真空処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070816 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080816 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090816 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |