KR0183876B1 - 반도체 메모리 장치의 워드라인스위치 회로 - Google Patents

Abstract

본 발명은 반도체 메모리 장치의 워드라인스위치회로에 관해 게시한다. 종래기술에 의하면 워드라인에 발생한 노이즈에 의하여 워드라인스위치회로에서 고전압이 유입되어 메모리셀에 저장된 데이터의 보존성을 약화시켰으나, 본 발명에 따르면 워드라인래취와 펌핑클럭제어부를 워드라인스위치회로에 추가하여 워드라인에 노이즈가 발생하더라도 고전압이 워드라인으로 유입되는 것을 확실하게 차단함으로써 메모리셀의 데이터보존능력을 향상시킬 수가 있다.

Description

반도체 메모리 장치의 워드라인스위치 회로

제1도는 종래의 워드라인스위치 회로를 갖는 EEPROM 회로도.

제2도는 본 발명에 의한 반도체 메모리 장치의 워드라인스위치 회로의 블록도.

제3도는 상기 제2도의 구체회로도.

본 발명은 반도체 메모리 장치의 워드라인스위치 회로에 관한 것으로서, 특히 EEPROM 반도체 장치의 워드라인스위치 회로에 관한 것이다.

EEPROM 반도체 장치는 전기신호를 사용하여 메모리셀어레이에 데이터를 저장하기도 하고, 또 저장된 데이터를 소거하는 메모리 장치로서 메모리 제어가 용이하기 때문에 메모리 장치로서 많이 이용되고 있다. 그런데 메모리 장치로서 가장 중요한 사항은 얼마나 데이터의 보존능력이 좋은가 하는 것이다. 아무리 사용이 간편하고 집적도가 높더라도 저장된 데이터를 항상 동일한 상태로 유지하지 못하면 메모리 장치로서 가치가 없다. 따라서 EEPROM 뿐만 아니라 반도체 메모리 장치의 데이터 저장능력을 높이고 그에 대한 신뢰성을 향상시키기 위한 많은 노력이 계속되고 있다.

제1도는 종래의 워드라인스위치 회로를 갖는 EEPROM 회로도이다. 제1도의 구조를 보면 메모리셀어레이를 중심으로 좌단에 행드코더(Row Decoder)(5), 상단에 페이지 감지선/비트선 스위치(3), 하단에 열디코더(Column Decoder)(7) 및 우단에 워드라인스위치(1)가 형성되어 있다. 상기 워드라인스위치(1)의 구조는 하나의 캐피시터(15)와 두 개의 모스트랜지스터(17,19)로 형성된 스위치회로가 워드라인(WL1∼WLn)의 수만큼 나열되어 있는 회로이다. 하나의 스위치회로의 구성을 구체적으로 살펴보면, 캐패시터(15)의 한 쪽은 클럭에 연결되고 다른 쪽은 제1 모스트랜지스터(17)의 드레인에 연결되어 있고, 제1 모스트랜지스터(17)의 게이트와 소오스는 제2 모스트랜지스터(19)의 소오스와 WL1에 각각 연결되고, 제2 모스트랜지스터(19)의 게이트는 WL1과, 드레인은 HV(고전압)와 연결되어 있다.

상기 워드라인스위치(1)의 동작을 살펴보면, 먼저 행디코더(5)에 의해 WL1이 선택되면, 다음에 HV단자를 통해서 고전압이 제2 모스트랜지스터(19)의 드레인에 인가되어 제2 모스트랜지스터(19)가 온(ON)된다. 이 때 클럭이 인가되어 제1 모스트랜지스터(17)가 온이 되어 고전압이 상기 WL1에 인가되어 WL1에 연결된 메모리셀에 저장된 데이터를 소거시킨다. 그리고 선택되지 않은 워드라인인 WLn은 행디코더(5)에 의해 접지되어 제3 모스트랜지스터(23)을 오프(OFF)시켜서 HV를 차단하고, 클럭에 의해 발생된 전류는 행디코더(5)로 빠져나간다.

그런데 특정한 메모리셀들(31,33,35)의 데이터를 소거하기 위하여 선택된 WL1과 감지선인 SL1에 고전압이 인가될 때, 상기 SL1이 선택되지 않은 WLn과 결합(coupling)되어 노이즈(Noise)가 발생할 수 있다. 이 때, 선택되지 않은 WLn에 연결된 워드라인스위치(1)의 클럭도 동시에 인가되므로 이로 인한 전류에 의하여 행디코더(5)에서 멀리 떨어진 WLn에는 접지보다 높은 전압이 발생할 수 있다. 이에 따라 WLn에 연결된 제3 모스트랜지스터(23)가 약하게 온되어 고전압이 WLn으로 유입되고 이것은 곧 SL1을 통해 SL1에 연결된 다른 메모리셀들(37,39,41)에 전기적 충격을 주어 상기 메모리셀들(37,39,41)에 저장된 데이터의 보존성을 약화시킨다. 또한 WL1에 연결된 제1메모리셀트랜지스터(31)에 데이터를 저장할 때도 BL10에 연결된 제2메모리셀트랜지스터(37)가 동일한 이유로 전기적 충격을 받게 된다. 특히 폴리실리콘(polysilicon)으로 워드라인을 형성할 경우에는 메모리셀들이 상술한 전기적 충격을 받아서 데이터를 잃어버릴 가능성이 더욱 많아진다.

따라서 본 발명의 목적은 고전압이 워드라인으로 유입되는 고전압을 차단하여 메로리셀들에 저장된 데이터의 보존성을 향상시킬 수 있는 반도체 메모리 장치의 워드라인스위치회로를 제공하는데 있다.

상기 목적을 달성하기 위하여 본 발명은, 워드라인에 연결된 제1 모스트랜지스터와 제2 모스트랜지스터 및 제3 모스트랜지스터와, 상기 제1 모스트랜지스터에 연결된 워드라인래취와, 상기 제2 모스트랜지스터와 제3 모스트랜지스터에 연결된 캐패시터와, 상기 워드라인래취와 캐패시터에 연결된 펌핑클럭제어부 및 상기 제2 모스트랜지스터에 연결되는 고전압단자를 구비하는 것을 특징으로 하는 반도체 메모리 장치의 워드라인스위치 회로를 제공한다.

상기 워드라인래취는 역병렬로 접속된 두 개의 인버터이며, 상기 펌핑클럭제어부는 트랜스미션게이트로 구성하고, 상기 제1 모스트랜지스터와 제2 모스트랜지스터 및 제3 모스트랜지스터는 NMOS트랜지스터인 것이 바람직하다. 상기 본 발명에 의하여 반도체 메모리 장치의 메모리셀의 데이터 보존성을 향상시킬 수 있다.

이하, 실시예를 통하여 본 발명을 상세히 설명하기로 한다.

제2도는 본 발명의 워드라인스위치 회로의 블록도이다. 그 구조를 보면 클럭에 펌핑클럭제어부(61)가 연결되어 있고, 상기 펌핑클럭제어부(61)가 워드라인래취(63)와 캐패시터(67)가 연결되어 있다. 상기 워드라인래취(63)에 제1 모스트랜지스터(65)의 드레인이 접속되고, 제1 모스트랜지스터(65)의 게이트는 Vcc에, 소오스는 워드라인에 접속되어 있다. 또 상기 캐패시터(67)는 제2 모스트랜지스터(69)의 드레인 및 게이트와 접속되고, 제2 모스트랜지스터(69)의 소오스는 워드라인에 접속되어 있다. 그리고 상기 제2 모스트랜지스터(69) 게이트에 제3 모스트랜지스터(71)의 소오스가 접속되고, 제3 모스트랜지스터(71)의 게이트와 드레인은 각각 워드라인과 고전압인 HV에 접속되어 있다.

제2도의 동작상태를 살펴보면, 선택된 워드라인을 통하여 전원전압에 가까운 전압이 제1 모스트랜지스터(65)에 인가되면 워드라인래취(63)는 전원전압수준의 '1'레벨의 값을 발생하여 펌핑클럭제어부(61)로 입력한다. 그러면 펑핑클럭제어부(61)는 제2 모스트랜지스터(69)와 제3 모스트랜지스터(71)를 온시켜 HV가 워드라인에 인가되게 한다. 이때 제1 모스트랜지스터(65)는 HV가 워드라인으로 유입되는 것을 차단한다. 워드라인이 선택되지 않을 경우, 워드라인은 접지가 되고 그에 따라 워드라인래취(63)는 '0'레벨의 값을 펌핑클럭제어부(61)로 입력시킨다. 그러면 펌핑클럭제어부(61)의 출력은 오프되어 제2 모스트랜지스터(69)와 제3 모스트랜지스터(71)를 오프시켜서 HV가 워드라인으로 유입되는 것을 차단해준다. 그리고 행디코더에서 멀리 떨어진 워드라인 부분 즉 워드라인스위치에 가까운 워드라인 부분에 노이즈가 발생할지라도 워드라인스위치의 제1 모스트랜지스터(65)는 오프상태가 되어 HV가 워드라인으로 유입되는 것을 막아준다.

제3도는 상기 제2도의 구체회로도이다 제2도의 워드라인래취는 제1인버터(83)와 제2인버터(85)로 구성하되 서로 역병렬로 접속되어 있고, 그 출력은 트랜스미션게이트(transmission gate)(81)에 연결되어 있다. 그리고 클럭이 상기 트랜스미션게이트(81)에 입력되고 트랜스미션게이트(81)의 출력은 캐패시터(67)에 연결되어 있다. 언급되지 않은 다른 부분은 제2도와 동일한 구조를 가지며, 또한 제2도와 동일한 번호는 동일한 소자를 나타낸다.

상술한 바와 같이 본 발명에 따르면 노이즈에 의하여 고전압이 워드라인으로 유입되는 것을 확실하게 차단함으로써 메모리셀에 저장된 데이터의 보존성이 약화되는 것을 방지하여 메모리셀어레이의 신뢰성을 향상시킬 수가 있다.

본 발명은 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 명백하다.

Claims (4)

1. 워드라인에 연결된 제1 모스트랜지스터와 제2 모스트랜지스터 및 제3 모스트랜지스터와; 상기 제1 모스트랜지스터에 연결된 워드라인래취; 상기 제2 모스트랜지스터와 제3 모스트랜지스터에 연결된 캐패시터; 상기 워드라인래취와 캐패시터에 연결된 펌핑클럭제어부; 및 상기 제2 모스트랜지스터에 연결되는 고전압단자를 구비하는 것을 특징으로 하는 반도체 메모리 장치의 워드라인스위치 회로.
2. 제1항에 있어서, 상기 워드라인래취는 역병렬로 접속된 두 개의 인버터인 것을 특징으로 하는 반도체 메모리 장치의 워드라인스위치 회로.
3. 제1항에 있어서, 상기 펌핑클럭제어부는 트랜스미션게이트로 구성하는 것을 특징으로 하는 반도체 메모리 장치의 워드라인스위치 회로.
4. 제1항에 있어서, 상기 제1 모스트랜지스터와 제2 모스트랜지스터 및 제3 모스트랜지스터는 NMOS트랜지스터인 것을 특징으로 하는 반도체 메모리 장치의 워드라인스위치 회로.