KR0183173B1 - 버퍼 메모리 제어 장치 - Google Patents

버퍼 메모리 제어 장치 Download PDF

Info

Publication number
KR0183173B1
KR0183173B1 KR1019950049339A KR19950049339A KR0183173B1 KR 0183173 B1 KR0183173 B1 KR 0183173B1 KR 1019950049339 A KR1019950049339 A KR 1019950049339A KR 19950049339 A KR19950049339 A KR 19950049339A KR 0183173 B1 KR0183173 B1 KR 0183173B1
Authority
KR
South Korea
Prior art keywords
sample
bit
data
word
buffer memory
Prior art date
Application number
KR1019950049339A
Other languages
English (en)
Other versions
KR970049434A (ko
Inventor
주진태
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019950049339A priority Critical patent/KR0183173B1/ko
Priority to US08/766,461 priority patent/US5913229A/en
Priority to DE19651775A priority patent/DE19651775A1/de
Priority to JP8334283A priority patent/JPH09311815A/ja
Priority to CN96123959A priority patent/CN1109349C/zh
Publication of KR970049434A publication Critical patent/KR970049434A/ko
Application granted granted Critical
Publication of KR0183173B1 publication Critical patent/KR0183173B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/06—Arrangements for sorting, selecting, merging, or comparing data on individual record carriers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • G06F5/10—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor having a sequence of storage locations each being individually accessible for both enqueue and dequeue operations, e.g. using random access memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/04—Addressing variable-length words or parts of words

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Memory System (AREA)
  • Communication Control (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
버퍼 버퍼메모리 제어장치에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제
입력되는 비트스트림의 각 샘플을 특정비트단위로 잘라 한 워드 단위로 차례로 저장된 버퍼 버퍼메모리에서 상기 비트스트림으로 부터 각 샘플을 분리 및 추출하기 위한 버퍼 메모리 제어 장치를 제공한다.
3. 발명의 해결 방법의 요지
비트 스트림으로 일련되게 입력되는 샘플들을 워드 단위에 따른 특정 비트씩 잘라 순서적으로 저장하는 버퍼메모리에서의 저장된 샘플을 각각 분리 및 추출하기 위한 버퍼메모리 제어 장치에 있어서, 상기 버퍼메모리에 저장되는 상기 샘플의 비트 수를 누산하며, 누산 데이터에서 해당 샘플이 시작되는 워드 위치 정보인 워드어드레스들 및 해당 워드에서 상기 샘플이 시작되는 비트 위치 정보인 비트 어드레스를 검출하기 위한 샘플 포인터 독출수단과, 상기 버퍼메모리에서 상기 워드 어드레스들에 해당되는 데이터를 입력하여 상기 특정 비트씩 최대 할당 워드에 따라 쉬프트하여 최대할당비트의 데이터를 출력하는 워드 쉬프트 레지스터와, 상기 쉬프트 레지스터의 출력을 입력하여 상기 비트어드레스에 의해 쉬프트하여 최대샘플비트로 출력하는 베럴 쉬프트와, 상기 베럴 쉬프트의 출력을 입력하여 상기 샘플에 해당되는 각 비트에 따른 마스크 데이터로 마스킹을 하여 상기 최대샘플비트로 출력하는 마스킹회로를 구성한다.
4. 발명의 중요한 용도
버퍼메모리의 영역을 효율적으로 활용하며, 상기 버퍼메모리에 저장된 비트스트림에 대한 샘플 데이터를 분리하여 추출하기 위해 이를 구현한다.

Description

버퍼 메모리 제어 장치
제1도는 종래에 입력되는 비트스트림에서 각 샘플 데이터가 할당된 메모리의 구조를 보여주는 도면.
제2도는 본 발명에 따라 입력되는 비트스트림에서 각 샘플 데이터가 할당된 메모리의 구조를 보여주는 도면.
제3도는 본 발명에 따른 메모리에 할당된 각 샘플 데이터를 분리 및 추출하기 위한 버퍼 메모리 제어장치를 보여주는 도면.
제4도는 상기 제3도에 따른 신호 데이터의 일 실시예를 보여주는 도면.
* 도면의 주요부분에 대한 참조부호 설명
310 : 샘플 포인터 독출부 311 : 누산기
320 : 워드어드레스발생부 313 : 가산기
314 : 비트어드레스발생부 315 : 버퍼메모리부
316 : 워드 쉬프트 레지스터 317 : 베럴 쉬프트
330 : 마스킹회로 318 : 앤드게이트
319 : 샘플회로
본 발명은 버퍼 메모리 제어 장치에 관한 것으로, 특히 입력되는 샘플 데이터를 메모리에 순서적으로 할당하고, 상기 저장된 샘플 데이터를 분리 및 추출하기 위한 제어장치에 관한 것이다.
일반적으로 디지털 오디오 디코더를 구현하기 위해 버퍼링과 프로세싱을 위한 두 개의 메모리가 필요하다. 이에 종래에 입력되는 비트스트림에서 각 샘플 데이터가 할당된 메모리의 구조를 보여주는 도면이 제1도이다.
예를 들어 아래 표와 같은 비트스트림에서 비트수가 다른 5개의 샘플을 8비트 워드 메모리에 저장할 경우를 살펴보기로 한다.
먼저 메모리의 크기는 샘플주파수, 비트레이트, 프레임당 샘플수에 의해 결정될 수 있다. 이에 여기서의 메모리 크기는 8비트×1024워드로 가정한다.
그리고 상기 샘플 비트수는 2∼16비트이다. 즉, 최대샘플비트는 16비트이다. 상기 표의 비트스트림을 입력한 버퍼메모리는 한 워드에 한 샘플데이타를 저장한다. 즉, 입력되는 비트스트림으로부터 비트 길이가 서로 다른 각 채널 샘플을 분리한 각 샘플 데이터는 동일하게 메모리의 한 워드에 할당된다.
즉, 이에 종래 메모리 할당에 있어 문제점은 메모리 영역의 낭비가 많다.
따라서 본 발명의 목적은 입력되는 비트스트림의 각 샘플을 특정비트단위로 잘라 한 워드 단위로 차례로 저장된 버퍼 메모리에서 상기 비트스트림으로부터 각 샘플을 분리 및 추출하기 위한 버퍼 메모리 제어 장치를 제공함에 있다.
이러한 본 발명의 목적들을 달성하기 위하여 비트 스트림으로 일련되게 입력되는 샘플들을 워드 단위에 따른 특정 비트씩 잘라 순서적으로 저장하는 버퍼메모리에서의 저장된 샘플을 각각 분리 및 추출하기 위한 버퍼메모리 제어 장치에 있어서, 상기 버퍼메모리에 저장되는 상기 샘플의 비트 수를 누산하며, 누산 데이터에서 해당 샘플이 시작되는 워드 위치 정보인 워드 어드레스들 및 해당 워드에서 상기 샘플이 시작되는 비트 위치 정보인 비트 어드레스를 검출하기 위한 샘플 포인터 독출수단과, 상기 버퍼메모리에서 상기 워드 어드레스들에 해당되는 데이터를 입력하여 상기 특정 비트씩 최대할당 워드에 따라 쉬프트하여 최대할당비트의 데이터를 출력하는 워드 쉬프트 레지스터와, 상기 쉬프트 레지스터의 출력을 입력하여 상기 비트어드레스에 의해 쉬프트하여 최대샘플비트로 출력하는 베럴 쉬프트와, 상기 베럴 쉬프트의 출력을 입력하여 상기 샘플에 해당되는 각 비트에 따라 마스크 데이터로 마스킹을 하여 상기 최대샘플비트로 출력하는 마스킹회로로 구성함을 특징으로 한다.
이하 본 발명의 바람직한 실시예가 첨부된 도면의 참조와 함께 상세히 설명될 것이다. 도면들중 동일한 구성요소들은 가능한한 어느곳에서든지 동일한 참조부호들을 나타내고 있음을 유의하여야 한다.
여기에서 사용되는 특정 비트는 메모리의 한 워드에 할당될수 있는 최대한의 비트수를 나타내며, 최대 샘풀 비트라는 용어는 샘플 데이터가 최상으로 추출가능한 비트수를 나타내며, 최대할당워드라는 용어는 상기 최대샘플비트의 워드수를 나타낸다. 즉, 본 발명의 실시예와 연관하여 상기 특정 비트는 8비트이고, 상기 최대샘플비트는 16비트이고, 상기 최대할당워드는 2워드이다.
본 발명에 따라 입력되는 비트스트림에서 각 샘플 데이터가 할당된 메모리의 구조를 보여주는 도면이 제2도이다. 이하 상기 제2도를 참조하여 설명하기로 한다.
제2도는 제1도의 메모리의 크기와 동일하며, 상기 표와 같은 실시예의 비트스트림을 입력한 메모리의 구조도이다. 제1도는 5워드를 차지하지만 제2도는 3워드를 차지한다. 이에 메모리의 할당 영역은 버리는 곳이 없이 모두 사용된다.
그러나 상기 제2도와 같이 저장된 메모리에서 상기 각 샘플 데이터들을 분리하고, 각각의 샘플 데이터를 추출하여 출력하게 하는 제어장치가 필요하다. 이는 샘플 데이터의 처음시작 위치의 워드 및 비트를 검출하여 연속적으로 이어져 있는 비트스트림에서 샘플 데이터를 분리하도록 해야 한다.
이에 발명에 따른 메모리에 할당된 각 샘플 데이터를 분리 및 추출하기 위한 버퍼 메모리 제어장치가 제3도에 도시되어 있다. 이하 상기 제3도를 참조하여 설명하기로 한다.
여기서 메모리의 크기는 8비트×1024워드로 설정한다.
각 샘플의 시작 위치에 대한 비트위치정보인 비트어드레스 BA 및 워드위치정보인 워드어드레스 WA를 발생하기 위한 샘플 포인트 독출부 310은 초기에는 0으로 초기화된 데이터를 출력하며, 상기 샘플비트(n bit)를 입력하여 누산하는 누산기 311과, 상기 누산 데이터(STPR)를 10비트의 2진화 데이터로 변환하는 2진수변환부 330과, 상기 2진수 변환 데이터를 우로 3번 쉬프트하고 그 결과값의 데이터를 10진화하고, 그 10진화한 데이터를 0, 1, 2와 순차적으로 가산하여 출력하는 상기 워드어드레스발생부 320과, 상기 10비트의 2진화 데이터에서 하위 3비트의 데이터를 읽어서 10진화한 데이터로 변환하여 출력하는 비트 어드레스발생부(B(2;0)) 314로 구성된다.
이에 상기 워드어드레스 발생부 320은 입력되는 10비트의 데이터에서 상위 비트로부터 7비트를 읽어 출력하는 시작워드어드레스발생부(A(9:3)) 312와, 0과 0에서 두 번(최대할당워드수) 순차 카운팅한 1,2를 상기 시작워드어드레스발생부(A(9:3)) 312의 출력과 각각 가산하여 출력하는 가산기 313으로 구성한다.
그러므로 시작워드어드레스발생부(A(9:3)) 312는 10비트중에 9번째 비트에서 3번째 비트의 데이터를 읽어 십진화하여 출력하며, 비트 어드레스 발생부(B(2:0)) 214는 10비트중에 2번째 비트에서 0번째 비트의 데이터를 읽어 출력한다. 즉, 2진수변화부 330과 워드어드레스발생부 320과 비트어드레스발생부(B(2:0))314는 상기 누산데이타 STPR를 8로 제산한 몫값 및 나머지값을 독출하기 위한 것이다.
상기 워드 어드레스 WA를 입력한 버퍼 메모리부 315는 제1클럭신호 CLK1에 의거하여 워드 어드레스 WA에 해당하는 워드를 워드 쉬프트 레지스터 316으로 출력한다. 이때 워드 쉬프트 레지스터 316은 상기 3개의 클럭신호에 의거하여 3워드의 샘플 데이터를 차례로 입력하고 3워드의 24비트데이타를 출력한다. 이때 워드 쉬프트 레지스터 316은 최대할당비트인 24비트로 구현된 것은 한 개의 샘플이 최소 1개워드에서 최대 3개의 워드에 걸쳐 저장될 수 있기 때문이다.
베럴(barrel) 쉬프트 317은 상기 제1클럭신호 CLK1보다 3배의 주파수로 구현된 제2클럭신호치 CLK2에 의해 동기되며, 비트시작 위치 정보인 비트어드레스 BA만큼 레프트 쉬프트되어 16비트의 데이터로 출력한다. 그러므로 베럴쉬프트 317의 출력되는 데이터의 가장 좌측 데이터는 각 샘플데이타가 시작되는 비트의 데이터이다.
마스킹회로 330은 상기 베럴 쉬프트 317의 데이터 및 샘플데이타의 비트수에 대한 16비트의 마스크 데이터를 입력한 앤드게이트 318호 구성되며, 출력데이타 Dout은 16비트의 샘플데이타이다.
제4도는 상기 제3도에 따른 신호 데이터의 일 실시예를 보여주는 도면이다.
이에 상기 제3도 및 제4도를 참조하여 상세하게 설명하고자 한다.
이하 설명은 상기 표에 따른 비트스트림을 저장한 제2도의 메모리에서 4번째의 8비트를 분리하여 추출하는 과정에 대한 것이다.
샘플비트 n bit를 입력한 누산기 311은 노드 N1에 누산데이타 STPR을 인가한다. 8비트의 샘플 데이터가 입력될 시 누산기 311에서 출력되는 누산데이타 STPR은 11이다. 이를 2진수 변환부 330에 의해 2진화하면 0000001011이다.
이에 0000001011은 노드 N2에 인가되어 시작워드어드레스발생부(A (9:3)) 312 및 비트어드레스발생부(B(2:0)) 314에 인가된다. 그리하여 시작워드어드레스발생부(A(9:3)) 312의 출력된 데이터 A는 101되고, 가산기 313의 출력된 데이터인 워드어드레스 WA는 1, 2, 3이 된다. 그리고 비트 어드레스발생부(B(2:0)) 314의 출력된 데이터 BA는 3이 된다. 이에 워드쉬프트 레지스터 316은 1, 1, 3번지의 3개의 워드 데이터를 입력한다. 그리하여 24비트의 데이터는 베럴 쉬프트 317에 인가된다.
그리고 상기 비트어드레스 BA인 3만큼 레프트 쉬프트하여 상기 8비트의 첫 위치의 데이터가 베럴 쉬프트 317의 가장 좌측에 위치한다. 그리고 앤드게이트 318은 8비트 마스크 데이터인 1111111100000000과 좌측에서 16비트의 데이터 만을 추출하여 논리곱한다. 그러면 상기 앤드게이트 318의 출력데이타는 8비트의 샘플데이타만이 출력되어 샘플회로 319에 인가된다. 이에 샘플링되어 출력한다. 즉, 8비트의 데이터가 1번지 워드에서 시작되며, 3번지 비트에서 시작됨을 샘플 포인트 독출부 310에 의해 검출한다. 이에 1번지 워드의 3번지 비트에서 시작하며, 2번지 워드의 2번지 비트에서 종료된 8비트 샘플 데이터만이 추출된다.
상술된 바와 같이 입력되는 비트스트림을 8비트씩 잘라 8비트 워드 메모리에 저장함으로써 메모리는 사이즈를 효율적으로 줄일 수 있으며, 상기 메모리에 저장된 샘플을 분리하기 위해 샘플 포인터에 각 샘플의 비트수를 누산하고, 이로부터 메모리의 어드레스와 워드내의 샘플의 첫 번째 비트의 위치를 찾아낸다.
상기한 바와 같은 본 발명에 따라 샘플데이타를 저장하게 되면, 종래에 하나의 샘플데이타당 2워드 단위로 메모리에 저장하였고, 샘플데이타의 평균 비트수가 8비트라고 가정할 때, 동일 메모리 용량으로 종래 대비 2배의 샘플데이타를 저장할 수 있다.

Claims (6)

  1. 비트 스트림으로 일련되게 입력되는 샘플들을 워드 단위에 따른 특정 비트씩 잘라 순서적으로 저장하는 버퍼메모리에서의 저장된 샘플을 각각 분리 및 추출하기 위한 버퍼메모리 제어 장치에 있어서, 상기 버퍼메모리에 저장되는 상기 샘플의 비트 수를 누산하며, 누산 데이터에서 해당 샘플이 시작되는 워드 위치 정보인 워드 어드레스들 및 해당 워드에서 상기 샘플이 시작되는 비트 위치 정보인 비트 어드레스를 검출하기 위한 샘플 포인터 독출수단과, 상기 버퍼메모리에서 상기 워드 어드레스들에 해당되는 데이터를 입력하여 상기 특정 비트씩 최대 할당 워드에 따라 쉬프트하여 최대할당비트의 데이터를 출력하는 워드 쉬프트 레지스터와, 상기 쉬프트 레지스터의 출력을 입력하여 상기 비트어드레스에 의해 쉬프트하여 최대샘플비트로 출력하는 베럴 쉬프트와, 상기 베럴 쉬프트의 출력을 입력하여 상기 샘플에 해당되는 각 비트에 따른 마스크 데이터로 마스킹을 하여 상기 최대샘플비트로 출력하는 마스킹회로로 구성함을 특징으로 하는 버퍼 메모리 제어 장치.
  2. 제1항에 있어서, 상기 마스킹회로의 출력을 샘플링하여 데이터를 출력하는 샘플회로를 추가로 더 구비함을 특징으로 하는 버퍼 메모리 제어장치.
  3. 제1항에 있어서, 상기 샘플 포인터 독출수단은, 상기 샘플에 해당하는 샘플비트를 입력하여 누산하여 누산 데이터를 출력하는 누산수단과, 상기 누산 데이터의 출력을 입력하여 상기 누산데이타를 상기 특정비트로 제산한 값을 산출하는 수단과, 상기 제산한 값에서의 제산몫을 0에서부터 상기 최대할당워드의 수치만큼 카운터한 값들을 가산한 상기 워드 어드레스를 발생하는 가산수단과, 상기 제산한 값에서의 나머지를 독출하여 상기 비트 어드레스를 발생하는 수단으로 구성함을 특징으로 하는 버퍼 메모리 제어장치.
  4. 비트 스트림으로 일련되게 입력되는 샘플들을 워드 단위에 따른 8비트씩 잘라 순서적으로 저장하는 버퍼메모리에서의 저장된 상기 샘플을 각각 분리 및 추출하기 위한 버퍼메모리 제어 장치에 있어서, 상기 버퍼메모리에 저장되는 상기 샘플의 비트 수를 누산하며, 누산 데이터에서 해당 샘플이 시작되는 워드 위치 정보인 워드 어드레스들 및 해당 워드에서 상기 샘플이 시작되는 비트 위치 정보인 비트 어드레스를 검출하기 위한 샘플 포인터 독출수단과, 상기 버퍼메모리에서 상기 워드 어드레스들에 해당되는 데이터를 입력하여 상기 8비트씩 3번 쉬프트하여 24비트의 데이터를 출력하는 워드 쉬프트 레지스터와, 상기 쉬프트 레지스터의 출력을 입력하여 상기 비트어드레스에 의해 쉬프트하여 16비트의 데이터를 출력하는 베럴 쉬프트와, 상기 베럴 쉬프트의 출력을 입력하여 상기 샘플에 해당되는 각 비트에 따른 마스크 데이터로 마스킹을 하여 16비트의 데이터를 출력하는 마스킹회로와, 상기 마스킹회로의 출력을 샘플링하여 데이터를 출력하는 샘플회로로 구성함을 특징으로 하는 버퍼 메모리 제어장치.
  5. 제4항에 있어서, 상기 샘플 포인터 독출수단은, 상기 샘플에 해당하는 샘플비트를 입력하여 누산하여 누산 데이터를 출력하는 누산수단과, 상기 누산 데이터를 10비트의 2진화 데이터로 변환하는 수단과, 상기 2진화 데이터를 좌로 3번 쉬프트한 결과값의 데이터를 10진화한 데이터와 0에서부터 3번 카운터하여 가산된 값인 상기 워드 어드레스들을 발생하는 가산수단과, 상기 2진화 데이터에서 하위 3비트의 데이터를 10진화한 데이터인 비트 어드레스를 발생하는 수단으로 구성함을 특징으로 하는 버퍼 메모리 제어장치.
  6. 제4항에 있어서, 상기 샘플 포인터 독출수단은, 상기 샘플에 해당하는 샘플비트를 입력하여 누산하여 누산 데이터를 출력하는 누산수단과, 상기 누산 데이터의 출력을 입력하여 상기 누산데이타를 8로 제산된 값을 산출하는 수단과, 상기 제산몫과 0에서부터 3까지 카운터하여 가산하여 상기 워드어드레스들을 발생하는 가산수단과, 상기 제산 산출수단에서의 나머지를 독출하여 상기 비트 어드레스를 발생하는 수단으로 구성함을 특징으로 하는 버퍼 버퍼메모리 제어장치.
KR1019950049339A 1995-12-13 1995-12-13 버퍼 메모리 제어 장치 KR0183173B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019950049339A KR0183173B1 (ko) 1995-12-13 1995-12-13 버퍼 메모리 제어 장치
US08/766,461 US5913229A (en) 1995-12-13 1996-12-12 Buffer memory controller storing and extracting data of varying bit lengths
DE19651775A DE19651775A1 (de) 1995-12-13 1996-12-12 Pufferspeichersteuerung
JP8334283A JPH09311815A (ja) 1995-12-13 1996-12-13 バッファメモリ制御装置
CN96123959A CN1109349C (zh) 1995-12-13 1996-12-13 缓冲存储器控制器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950049339A KR0183173B1 (ko) 1995-12-13 1995-12-13 버퍼 메모리 제어 장치

Publications (2)

Publication Number Publication Date
KR970049434A KR970049434A (ko) 1997-07-29
KR0183173B1 true KR0183173B1 (ko) 1999-05-15

Family

ID=19439669

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950049339A KR0183173B1 (ko) 1995-12-13 1995-12-13 버퍼 메모리 제어 장치

Country Status (5)

Country Link
US (1) US5913229A (ko)
JP (1) JPH09311815A (ko)
KR (1) KR0183173B1 (ko)
CN (1) CN1109349C (ko)
DE (1) DE19651775A1 (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0916470A (ja) 1995-07-03 1997-01-17 Mitsubishi Electric Corp 半導体記憶装置
US6028539A (en) * 1997-02-07 2000-02-22 Matsushita Electric Industrial Co., Ltd. Buffer control method, and decoding apparatus performing buffer control
JP3454700B2 (ja) * 1998-01-20 2003-10-06 富士通株式会社 情報記憶装置及びその制御方法
JP2001005721A (ja) * 1999-06-17 2001-01-12 Nec Ic Microcomput Syst Ltd Ｄｓｐによるリング・バッファ用メモリ確保によるフィルタ処理方法及びそのフィルタ処理システム
JP2001332978A (ja) * 2000-05-18 2001-11-30 Sony Corp データストリーム変換装置とその方法、可変長符号化データストリーム生成装置とその方法、および、カメラシステム
JP2002189607A (ja) * 2000-12-22 2002-07-05 Nec Corp メモリ管理方法及び情報処理装置
JP3661594B2 (ja) * 2001-02-07 2005-06-15 ソニー株式会社 データストリーム生成装置とその方法、可変長符号化データストリーム生成装置とその方法、および、カメラシステム
JP4034971B2 (ja) * 2002-01-21 2008-01-16 富士通株式会社 メモリコントローラおよびメモリシステム装置
KR100434502B1 (ko) * 2002-05-07 2004-06-05 삼성전자주식회사 ＤＳＰ(Ｄｉｇｉｔａｌ ＳｉｇｎａｌＰｒｏｃｅｓｓｏｒ)의 데이터 추출/삽입 방법 및 데이터추출/삽입 장치
US7475301B2 (en) * 2003-05-09 2009-01-06 Hewlett-Packard Development Company, L.P. Increment/decrement circuit for performance counter
US7282950B1 (en) * 2004-11-08 2007-10-16 Tabula, Inc. Configurable IC's with logic resources with offset connections
JP2006048378A (ja) * 2004-08-04 2006-02-16 Sanyo Electric Co Ltd メモリ制御装置及びこれを具えた電子機器
US7743085B2 (en) 2004-11-08 2010-06-22 Tabula, Inc. Configurable IC with large carry chains
US7310003B2 (en) 2005-03-15 2007-12-18 Tabula, Inc. Configurable IC with interconnect circuits that have select lines driven by user signals
US7298169B2 (en) * 2005-03-15 2007-11-20 Tabula, Inc Hybrid logic/interconnect circuit in a configurable IC
US7825684B2 (en) * 2005-03-15 2010-11-02 Tabula, Inc. Variable width management for a memory of a configurable IC
US7530033B2 (en) 2005-03-15 2009-05-05 Tabula, Inc. Method and apparatus for decomposing functions in a configurable IC
US7610472B2 (en) * 2005-06-05 2009-10-27 Apple Inc. Performing variable and/or bitwise shift operation for a shift instruction that does not provide a variable or bitwise shift option
US8463836B1 (en) 2005-11-07 2013-06-11 Tabula, Inc. Performing mathematical and logical operations in multiple sub-cycles
US7765249B1 (en) 2005-11-07 2010-07-27 Tabula, Inc. Use of hybrid interconnect/logic circuits for multiplication
US7694083B1 (en) * 2006-03-08 2010-04-06 Tabula, Inc. System and method for providing a virtual memory architecture narrower and deeper than a physical memory architecture
US7797497B1 (en) * 2006-03-08 2010-09-14 Tabula, Inc. System and method for providing more logical memory ports than physical memory ports
KR100813533B1 (ko) * 2006-09-13 2008-03-17 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 데이터 마스크 방법
US7930666B1 (en) 2006-12-12 2011-04-19 Tabula, Inc. System and method of providing a memory hierarchy
CN100587679C (zh) * 2007-10-30 2010-02-03 威盛电子股份有限公司 数据处理方法及系统
JP2011145755A (ja) * 2010-01-12 2011-07-28 Renesas Electronics Corp データ制御方法及びデータ制御装置
WO2013071183A1 (en) 2011-11-11 2013-05-16 Tabula, Inc. Content addressable memory in integrated circuit
EP3173935B1 (en) 2015-11-24 2018-06-06 Stichting IMEC Nederland Memory access unit

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4376933A (en) * 1979-02-22 1983-03-15 Xerox Corporation Circuit for compacting data
JPS61159686A (ja) * 1985-01-07 1986-07-19 株式会社日立製作所 画像表示装置
US5119092A (en) * 1988-11-22 1992-06-02 Sharp Kabushiki Kaisha Apparatus for encoding, decoding, and storing waveforms
JPH0325684A (ja) * 1989-06-23 1991-02-04 Nec Corp 画像描画制御装置
JP2922571B2 (ja) * 1990-04-05 1999-07-26 キヤノン株式会社 データ変換回路
JPH04257939A (ja) * 1991-02-13 1992-09-14 Tokyo Electric Co Ltd データ処理装置
US5321398A (en) * 1991-09-27 1994-06-14 Sony Corporation Variable length coder and data packing circuit
US5717394A (en) * 1993-02-10 1998-02-10 Ricoh Company Ltd. Method and apparatus for encoding and decoding data
US5446916A (en) * 1993-03-26 1995-08-29 Gi Corporation Variable length codeword packer
EP0649224B1 (en) * 1993-09-23 1999-03-03 Lg Electronics Inc. Variable length coder and variable length decoder
KR0180169B1 (ko) * 1995-06-30 1999-05-01 배순훈 가변길이 부호기

Also Published As

Publication number Publication date
KR970049434A (ko) 1997-07-29
DE19651775A1 (de) 1997-07-03
CN1109349C (zh) 2003-05-21
JPH09311815A (ja) 1997-12-02
US5913229A (en) 1999-06-15
CN1162819A (zh) 1997-10-22

Similar Documents

Publication Publication Date Title
KR0183173B1 (ko) 버퍼 메모리 제어 장치
US4796003A (en) Data compaction
US5162795A (en) Coding and decoding apparatus of variable length data
KR870008446A (ko) 2진 데이타 압축·신장 처리 장치
KR900701101A (ko) 가변-길이 엔코드된 데이타 디코딩 장치
US4893308A (en) Method and apparatus for time companding a digital voice signal
KR20040081271A (ko) 디지털 통신 시스템의 디인터리빙장치 및 그의디인터리빙방법
EP0739100A2 (en) Ancillary data processing circuit for audio decoding system
EP0795964B1 (en) Digital audio signal processor having small input buffer
US20030193995A1 (en) Digital matched filter
US5103417A (en) Digital multi-channel counter method and apparatus to reduce counting hardware
JPS6046156A (ja) Ｆｍ復調回路
KR100298127B1 (ko) 덧셈기만을 사용한 비트 분리 구조의 고속 병렬 디지털 필터
Anderson et al. Architecture and construction of a hardware sequential encoder for speech
KR100259139B1 (ko) 오디오 디코더용 입력 버퍼 제어장치
KR960003979B1 (ko) 디지탈신호프로세서 코아를 이용한 디티엠에프(dtmf)수신기
JP4393685B2 (ja) ハフマン符号復号化装置および方法
JPH0936749A (ja) 符号化復号化装置およびこれに用いられる符号化方法
KR0125125B1 (ko) 고속 가변길이부호 복호화 장치
KR960039665A (ko) 디지탈 오디오 데이타 디코더
KR960011111B1 (ko) 디지탈 영상신호의 복호화장치에 있어서의 가변길이 복호화기
KR100285305B1 (ko) 동기식전송장비의위상동기검출회로
KR100293712B1 (ko) 디지털 필터링에 사용되는 어드레스 발생기
CN111128245A (zh) 一种语音分帧处理电路和方法
JPH04102120A (ja) 復調装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090529

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee