KR0182873B1 - 프로그램 가능한 데이타 출력 회로 및 이를 이용한 솔리드 스테이트 점퍼 - Google Patents
프로그램 가능한 데이타 출력 회로 및 이를 이용한 솔리드 스테이트 점퍼 Download PDFInfo
- Publication number
- KR0182873B1 KR0182873B1 KR1019950058458A KR19950058458A KR0182873B1 KR 0182873 B1 KR0182873 B1 KR 0182873B1 KR 1019950058458 A KR1019950058458 A KR 1019950058458A KR 19950058458 A KR19950058458 A KR 19950058458A KR 0182873 B1 KR0182873 B1 KR 0182873B1
- Authority
- KR
- South Korea
- Prior art keywords
- switching means
- flash memory
- memory cell
- terminal
- type
- Prior art date
Links
Landscapes
- Read Only Memory (AREA)
Abstract
본 발명은 프로그램 가능한 데이타 출력 회로에 관한 것으로, P형 및 N형 플래쉬 메모리 셀을 이용하여 두가지 이상의 상태를 갖는 데이타를 출력할 수 있도록 하므로써 소자의 동작 속도 및 기능을 향상시키며 소자의 크기를 감소시킬 수 있도록 한 프로그램 가능한 데이타 출력 회로에 관한 것이다.
Description
제1도는 종래의 인버터를 설명하기 위한 회로도.
제2도는 본 발명에 따른 프로그램 가능한 데이타 출력 회로를 설명하기 위한 회로도.
제3도는 제2도의 동작을 설명하기 위한 회로도.
제4도는 본 발명에 따른 프로그램 가능한 데이타 출력 회로를 이용한 솔리드 스테이트 점퍼의 회로도.
제5도는 제4도의 동작을 설명하기 위한 회로도.
* 도면의 주요부분에 대한 부호의 설명
1A 및 1B : 제1 및 제2프로그램 및 소거 회로
10A 및 10B : 제1 및 제2프로그램 가능한 데이타 출력 회로
Q1 및 Q2 : P형 및 N형 MOS 트랜지스터
MC11 및 MC12 : P형 및 N형 플래쉬 메모리 셀
SW1, SW2, SW11 및 SW12 : 제1 내지 제4스위칭 수단
본 발명은 프로그램 가능한 데이타 출력 회로 및 이를 이용한 솔리드 스테이트 점퍼에 관한 것으로, 특히 P형 및 N형 플래쉬 메모리 셀로 구성된 프로그램 가능한 데이타 출력 회로 및 이를 이용한 솔리드 스테이트 점퍼에 관한 것이다.
일반적으로 반도체 소자의 데이타 출력 회로는 입력되는 데이타의 상태에 따라 일정한 데이타를 출력하도록 구성된다. 예를 들어 버퍼(Buffer)의 경우에는 입력되는 데이타와 동일한 데이타를 출력하고, 인버터(Inverter)의 경우에는 입력되는 데이타와 반대되는 상태의 데이타를 출력하는 역할을 한다.
종래의 데이타 출력 회로는 P형 N형 MOS 트랜지스터로 구성된다. 상기 인버터의 경우 제1도에 도시된 바와 같이 전원전압(Vcc) 및 접지간에 P형 N형 MOS 트랜지스터(Q1 및 Q2)가 직력 접속되어 구성되며, 상기 P형 및 N형 MOS 트랜지스터(Q1 및 Q2) 각각의 게이트와 접속된 입력단자(Vin)를 통해 데이타가 입력되고, 상기 P형 및 N형 MOS 트랜지스터(Q1 및 Q2)가 접속되는 단자(Vout)를 통해 데이타가 출력된다. 이와 같이 구성된 인버터의 입력단자(Vin)를 통해 고전위(High) 상태의 데이타가 입력되면 상기 N형 MOS트랜지스터(Q2)의 턴-온(Turn-On)에 의해 상기 출력단자(Vout)에는 접지전위 즉, 저전위(Low)의 데이타가 출력된다. 반대로 상기 입력단자(Vin)를 통해 저전위 상태의 데이타가 입력되면 상기 P형 MOS 트랜지스터(Q1)의 턴-온에 의해 상기 출력단자(Vout)에는 전원전압(Vcc) 즉, 고전위의 데이타가 출력된다. 그런데 이와 같이 P형 및 N형 MOS 트랜지스터로 구성되는 데이타 출력 회로는 입력되는 데이타의 상태에 따라 동일 또는 다른 데이타만을 출력하기 때문에 전체적인 회로가 복잡해진다. 그러므로 소자의 크기가 증가되는 단점이 있다.
따라서 본 발명은 P형 및 N형 플래쉬 메모리 셀을 이용하여 두가지 이상의 상태를 갖는 데이타를 출력할 수 있도록 하므로써 상기한 단점을 해소할 수있는 프로그램 가능한 데이타 출력 회로 및 이를 이용한 솔리드 스테이트 점퍼를 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명에 따른 프로그램 가능한 데이타 출력 회로는 전원전압 및 제1 스위칭 수단간에 접속된 제1플래쉬 메모리 셀과, 접지 및 제2스위칭 수단간에 접속된 제2플래쉬 메모리 셀과, 상기 제1스위칭 수단의 하나의 접점 및 상기 제2스위칭 수단의 하나의 접점에 접속되며, 데이타를 출력하기 위한 출력단자와, 상기 제1플래쉬 메모리 셀의 게이트에 접속된 제3스위칭 수단과, 상기 제2플래쉬 메모리 셀의 게이트에 접속된 제4스위칭 수단과, 상기 제3스위칭 수단의 하나의 단자 및 상기 제4스위칭 수단의 하나의 단자에 접속되며, 제어신호를 입력시키기 위한 입력단자와, 상기 제1스위칭 수단의 다른 하나의 단자 및 상기 제3스위칭 수단의 다른 하나의 단자와 각각 접속되며, 상기 제1플래쉬 메모리 셀을 프로그램 또는 소거시키기 위한 바이어스 전압을 공급하기 위한 제1프로그램 및 소거 회로와, 상기 제2스위칭 수단의 다른 하나의 단자 및 상기 제2스위칭 수단의 다른 하나의 단자와 각각 접속되며, 상기 제2플래쉬 메모리 셀을 프로그램 또는 소거시키기 위한 바이어스 전압을 공급하기 위한 제2프로그램 및 소거 회로로 이루어지는 것을 특징으로 하며, 상기 제1플래쉬 메모리 셀은 P형이며, 상기 제2플래쉬 메모리 셀은 N형인 것을 특징으로 한다. 또한 본 발명에 따른 솔리드 스테이트 점퍼는 전원전압 및 제1스위칭 수단간에 접속된 제1플래쉬 메모리 셀과, 접지 및 제2스위칭 수단간에 접속된 제2플래쉬 메모리 셀과, 상기 제1스위칭 수단의 하나의 접점 및 상기 제2스위칭 수단의 하나의 접점에 접속되며, 데이타를 출력하기 위한 출력단자와, 상기 제1플래쉬 메모리 셀의 게이트에 접속된 제3스위칭 수단과, 상기 제2플래쉬 메모리 셀의 게이트에 접속된 제4스위칭 수단과, 상기 제3스위칭 수단의 하나의 단자 및 상기 제4스위칭 수단의 하나의 단자에 접속되며, 제어신호를 입력시키기 위한 입력단자와, 상기 제1스위칭 수단의 다른 하나의 단자 및 상기 제3스위칭 수단의 다른 하나의 단자와 각각 접속되며, 상기 제1플래쉬 메모리 셀을 프로그램 또는 소거시키기 위한 바이어스 전압을 공급하기 위한 제1프로그램 및 소거 회로와, 상기 제2스위칭 수단의 다른 하나의 단자 및 상기 제2스위칭 수단의 다른 하나의 단자와 각각 접속되며, 상기 제2플래쉬 메모리 셀을 프로그램 또는 소거시키기 위한 바이어스 전압을 공급하기 위한 제2프로그램 및 소거 회로로 각각 이루어진 제1 및 제2프로그램 가능한 데이타 출력 회로가 직렬 접속된 것을 특징으로 하며, 상기 제1플래쉬 메모리 셀은 P형이며, 상기 제2플래쉬 메모리 셀은 N형인 것을 특징으로 하고, 상기 제1 및 제2프로그램 가능한 데이타 출력 회로 각각의 제1 및 제2플래쉬 메모리 셀은 모두 소거 상태를 유지하도록 구성된 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
제2 및 제3도는 본 발명에 따른 프로그램 가능한 데이타 출력 회로를 설명하기 위한 회로도로서, 본 발명에 따른 프로그램 가능한 데이타 출력 회로는 제2도에 도시된 바와 같이 전원 전압(Vcc) 및 제1스위칭 수단(SW1)간에 P형 플래쉬 메모리 셀(MC11)이 접속되고, 상기 제1스위칭 수단(SW1)의 접점(G)은 출력단자(Vout)에 접속된다. 그리고 접지 및 제2스위칭 수단(SW2)간에 N형 플래쉬 메모리 셀(MC12)이 접속되며, 상기 제2스위칭 수단(SW2)의 접점(G)은 상기 출력단자(Vout)에 접속된다. 상기 P형 플래쉬 메모리 셀(MC11)의 게이트는 제3스위칭 수단(SW11)의 제2접점(B)을 통해 제어신호(CS)입력단자에 접속되고, 상기 N형 플래쉬 메모리 셀(MC12)의 게이트는 제4스위칭 수단(SW12)의 제1접점(C)을 통해 상기 제어신호(CS) 입력단자에 접속된다. 또한, 상기 제3스위칭 수단(SW11)의 제1접점(A)은 상기 P형 플래쉬 메로미 셀(MC11)에 프로그램 및 소거 바이어스 전압(Bias Voltage)을 공급하기 위한 제1프로그램 및 소거 회로(1A)의 하나의 출력단자에 접속되고, 상기 제1프로그램 및 소거 회로(1A)의 다른 하나의 출력단자는 상기 제1스위칭 수단(SW1)의 접점(E)에 접속된다. 그리고 상기 제4스위칭 수단(SW12)의 제2접점(D)은 상기 N형 플래쉬 메모리 셀(MC12)에 프로그램 및 소거 바이어스 전압을 공급하기 위한 제2프로그램 및 소거회로(1B)의 하나의 출력단자에 접속되고, 상기 제2프로그램 및 소거 회로(1B)의 다른 하나의 출력단자는 상기 제2스위칭 수단(SW2)의 접점(F)에 접속되어 구성된다. 그러면 이와 같이 구성된 상기 프로그램 가능한 데이타 출력 회로의 동작을 설명하면 다음과 같다.
상기 프로그램 가능한 데이타 출력 회로는 상기 P형 및 N형 플래쉬 메모리 셀(MC11 및 MC12) 각각의 프로그램 또는 소거 여부에 따라 서로 다른 상태의 데이타를 출력한다.
먼저, 상기 P형 및 N형 플래쉬 메모리 셀(MC11 및 MC12) 을 프로그램 또는 소거 상태로 만들기 위해서는 상기 제1스위칭 수단(SW1)은 접점 (E)에 접속되도록 하고, 상기 제3스위칭 수단(SW11)은 상기 제1접점(A)에 접속되도록 한다. 또한 상기 제2스위칭 수단(SW2)은 접점(F)에 접속되도록 하고, 상기 제4스위칭 수단(SW12)은 상기 제2접점(D)에 접속되도록 한다. 그리고 상기 제1 및 제2 프로그램 및 소거 회로(1A 및 1B)에 의해 상기 P형 및 N형 플래쉬 메모리 셀(MC11 및 MC12)에 프로그램 또는 소거 바이어스 전압이 선택적으로 공급되도록 한다. 상기와 같이 상기 P형 및 N형 플래쉬 메모리 셀(MC11 및 MC12)을 선택적으로 프로그램 또는 소거시킨 후에는 상기 제1스위칭 수단(SW1)은 상기 접점(G)에 접속되도록 하고, 상기 제3스위칭 수단(SW11)은 상기 제2접점(B)에 접속되도록 한다. 또한 상기 제2스위칭 수단(SW2)은 상기 접점(G)에 접속되도록 하고, 상기 제4스위칭 수단(SW12)은 상기 제1접점(C)에 접속되도록 한다. 그러면 상기 P형 및 N형 플래쉬 메모리 셀(MC11 및 MC12)의 프로그램 또는 소거 여부에 따라 서로 다른 상태의 데이타가 출력되는 과정을 제3도를 통해 설명하기로 한다.
첫째, 상기 P형 및 N형 플래쉬 메모리 셀(MC11 및 MC12)이 모두 소거 상태인 경우, 상기 제어신호(CS)가 저전위 상태로 입력되면 상기 P형 플래쉬 메모리 셀(MC11)만 동작하므로 상기 출력단자(Vout)에는 전원전압(이하, 고전위라 함.) 상태의 데이타가 출력된다. 그리고 상기 제어신호(CS)가 고전위 상태로 입력되면 상기 N형 플래쉬 메모리 셀(MC12)만 동작하므로 상기 출력단자(Vout)에는 접지전위(이하, 저전위라 함.) 상태의 데이타가 출력된다.
둘째, 상기 P형 플래쉬 메모리 셀(MC11)은 프로그램 상태이고, 상기 N형 플래쉬 메모리 셀(MC12)은 소거 상태인 경우, 상기 제어신호(CS)가 저전위 상태로 입력되면 상기 P형 및 N형 플래쉬 메모리 셀(MC11 및 MC12)이 모두 동작되지 않으므로 상기 출력단자(Vout)는 하이 임피던스(High Impedance) 상태를 유지한다. 그리고 상기 제어신호(CS)가 고전위 상태로 입력되면 상기 N형 플래쉬 메모리 셀(MC12)만 동작하므로 상기 출력단자(Vout)에는 저전위 상태의 데이타가 출력된다.
셋째, 상기 P형 플래쉬 메모리 셀(MC11)은 소거 상태이고, 상기 N형 플래쉬 메모리 셀(MC12)은 프로그램 상태인 경우, 상기 제어신호(CS)가 저전위 상태로 입력되면 상기 P형 플래쉬 메모리 셀(MC11)만 동작하므로 상기 출력단자(Vout)에는 고전위 상태의 데이타가 출력된다. 그리고 상기 제어신호(CS)가 고전위 상태로 입력되면 상기 P형 및 N형 플래쉬 메모리 셀(MC11 및 MC12) 이 모두 동작되지 않으므로 상기 출력단자(Vout)는 하이 임피던스 상태를 유지한다.
넷째, 상기 P형 및 N형 플래쉬 메모리 셀(MC11 및 MC12)이 모두 프로그램 상태인 경우, 상기 제어신호(CS)가 저전위 또는 고전위 상태로 입력 되어도 상기 P형 및 N형 플래쉬 메모리 셀(MC11 및 MC12)은 모두 동작되지 않으므로 상기 출력단자(Vout)는 하이 임피던스 상태를 유지한다.
이와 같은 동작을 이용하면 상기 프로그램 가능한 데이타 출력 회로를 이용하여 낸드(NAND) 또는 노아(NOR) 형의 논리 게이트를 구성할 수 있으며, 또한 한 단자와 다른 단자를 접속시키기 위한 솔리드 스테이트 점퍼(Solid State Jumper), 여러 비트의 각각 다른 신호를 출력시키기 위한 딥 스위치(Dip Switch)등을 구성할 수 있다.
상기 솔리드 스테이트 점퍼는 무한대의 저항값을 갖는 두단자간의 저항값을 0Ω으로 만들기 위한 목적으로 사용된다. 즉, 전기적으로 분리된 상태의 두단자를 서로 접속시키기 위한 것이다. 그러므로 상기와 같이 구성된 프로그램 가능한 데이타 출력 회로를 이용하여 제4도와 같이 상기 솔리드 스테이트 점퍼를 구성할 수 있다.
본 발명에 따른 프로그램 가능한 데이타 출력 회로를 이용한 솔리드 스테이트 점퍼는 상기 제2도에서 설명된 프로그램 가능한 데이타 출력 회로로 각각 구성된 제1 및 제2 프로그램 가능한 데이타 출력 회로(10A 및 10B)가 직력 접속되어 구성되되, 상기 제1프로그램 가능한 데이타 출력회로(10A)의 출력단자(Vout)가 상기 제2프로그램 가능한 데이타 출력회로(10B)의 제어신호(CS)입력단자에 접속되어 구성된다. 이와같이 구성된 솔리드 스테이트 점퍼는 상기 제1 및 제2 프로그램 가능한 데이타 출력회로(10A 및 10B) 각각의 P형 및 N형 플래쉬 메모리 셀(MC11 및 MC12)이 모두 소거된 상태에서 동작되는데, 그 동작 과정을 제5도를 참조하여 설명하면 다음과 같다.
상기 제1프로그램 가능한 데이타 출력 회로(10A)의 제어 신호(CS)입력단자를 통해 저전위 상태의 데이타가 입력되면 상기 제1프로그램 가능한 데이타 출력 회로(10A)의 P형 플래쉬 메모리 셀(MC11)이 동작되어 출력단자(Vout)에는 고전위 상태의 데이타가 출력된다. 상기 출력된 고전위 상태의 데이타는 다시 상기 제2프로그램 가능한 데이타 출력회로(10B)의 제어신호(CS) 입력단자로 입력되고, 이때 상기 제2프로그램 가능한 데이타 출력 회로(10B)의 N형 플래쉬 메모리 셀(MC12)이 동작되어 출력단자(Vout)에는 저전위 상태의 데이타가 출력된다. 반대로, 상기 제1프로그램 가능한 데이타 출력 회로(10A)의 제어신호(CS) 입력단자를 통해 고전위 상태의 데이타가 입력되면 상기 제1프로그램 가능한 데이타 출력 회로(10A)의 N형 플래쉬 메모리 셀(MC12)이 동작되어 출력단자(Vout)에는 저전위 상태의 데이타가 출력된다. 상기 출력된 저전위 상태의 데이타는 다시 상기 제2프로그램 가능한 데이타 출력 회로(10B)의 젱 신호(CS) 입력단자로 입력되고, 이때 상기 제2프로그램 가능한 데이타 출력 회로(10B)의 P형 플래쉬 메모리 셀(MC11)이 동작되어 출력 단자(Vout)에는 고전위 상태의 데이타가 출력된다. 또한 상기 제1 및 제2프로그램 가능한 데이타 출력회로(10A 및 10B)의 P형 및 N형 플래쉬 메모리 셀(MC11 및 MC12)을 모두 프로그램 상태로 만들면 입력되는 데이타에 관계없이 출력단자(Vout)에는 하이 임피던스 상태의 데이타가 출력되기 때문에 두단자는 전기적으로 분리된 상태를 유지한다.
상술한 바와 같이 본 발명에 의하면 P형 및 N형 플래쉬 메모리 셀로 구성된 프로그램 가능한 데이타 출력 회로를 이용하여 두가지 이상의 상태를 갖는 데이타를 출력할 수 있는 회로를 구성하거나, 독립된 두단자를 전기적으로 접속시키기 위한 솔리드 스테이트 점퍼를 구성할 수 있다. 그러므로 소자의 동작 속도 및 기능을 향상시키며 소자의 크기를 감소시킬 수 있는 탁월한 효과가 있다.
Claims (7)
- 전원전압 및 제1스위칭 수단간에 접속된 제1플래쉬 메모리 셀과, 접지 및 제2스위칭 수단간에 접속된 제2플래쉬 메모리 셀과, 상기 제1스위칭 수단의 하나의 접점 및 상기 제2스위칭 수단의 하나의 접점에 접속되며, 데이타를 출력하기 위한 출력단자와, 상기 제1플래쉬 메모리 셀의 게이트에 접속된 제3스위칭 수단과, 상기 제2플래쉬 메모리 셀의 게이트에 접속된 제4스위칭 수단과, 상기 제3스위칭 수단의 하나의 단자 및 상기 제4스위칭 수단의 하나의 단자에 접속되며, 제어신호를 입력시키기 위한 입력단자와, 상기 제1스위칭 수단의 다른 하나의 단자 및 상기 제3스위칭 수단의 다른 하나의 단자와 각각 접속되며, 상기 제1플래쉬 메모리 셀을 프로그램 또는 소거시키기 위한 바이어스 전압을 공급하기 위한 제1프로그램 및 소거 회로와, 상기 제2스위칭 수단의 다른 하나의 단자 및 상기 제2스위칭 수단의 다른 하나의 단자와 각각 접속되며, 상기 제2플래쉬 메모리 셀을 프로그램 또는 소거시키기 위한 바이어스 전원을 공급하기 위한 제2프로그램 및 소거 회로로 이루어지는 것을 특징으로 하는 프로그램 가능한 데이타 출력 회로.
- 제1항에 있어서, 상기 제1플래쉬 메모리 셀은 P형인 것을 특징으로 하는 프로그램 가능한 데이타 출력 회로.
- 제1항에 있어서, 상기 제2플래쉬 메모리 셀은 N형인 것을 특징으로 하는 프로그램 가능한 데이타 출력 회로.
- 솔리드 스테이트 점퍼에 있어서, 전원전압 및 제1스위칭 수단간에 접속된 제1프래쉬 메모리 셀과, 접지 및 제2스위칭 수단간에 접속된 제2플래쉬 메모리 셀과, 상기 제1스위칭 수단의 하나의 접점 및 상기 제2스위칭 수단의 하나의 접점에 접속되며, 데이타를 출력하기 위한 출력단자와, 상기 제1플래쉬 메모리 셀의 게이트에 접속된 제3스위칭 수단과, 상기 제2플래쉬 메모리 셀의 게이트에 접속된 제4스위칭 수단과, 상기 제3스위칭 수단의 하나의 단자 및 상기 제4스위칭 수단의 하나의 단자에 접속되며, 제어신호를 입력시키기 위한 입력단자와, 상기 제1스위칭 수단의 다른 하나의 단자 및 상기 제3스위칭 수단의 다른 하나의 단자와 각각 접속되며, 상기 제1플래쉬 메모리 셀을 프로그램 또는 소거시키기 위한 바이어스 전압을 공급하기 위한 제1프로그램 및 소거 회로와, 상기 제2스위칭 수단의 다른 하나의 단자 및 상기 제2스위칭 수단의 다른 하나의 단자와 각각 접속되며, 상기 제2플래쉬 메모리 셀을 프로그램 또는 소거시키기 위한 바이어스 전원을 공급하기 위한 제2프로그램 및 소거 회로로 각각 이루어진 제1 및 제2프로그램 가능한 데이타 출력 회로가 직렬 접속된 것을 특징으로 하는 솔리드 스테이트 점퍼.
- 제4항에 있어서, 상기 제1플래쉬 메모리 셀은 P형인 것을 특징으로 하는 솔리드 스테이트 점퍼.
- 제4항에 있어서, 상기 제2플래쉬 메모리 셀은 N형인 것을 특징으로 하는 솔리트 스테이트 점퍼.
- 제4항에 있어서, 상기 제1 및 제2프로그램 가능한 데이타 출력 회로 각각의 제1 및 제2 플래쉬 메모리 셀은 모두 소거 상태를 유지하도록 구성된 것을 특징으로 하는 솔리드 스테이트 점퍼.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950058458A KR0182873B1 (ko) | 1995-12-27 | 1995-12-27 | 프로그램 가능한 데이타 출력 회로 및 이를 이용한 솔리드 스테이트 점퍼 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950058458A KR0182873B1 (ko) | 1995-12-27 | 1995-12-27 | 프로그램 가능한 데이타 출력 회로 및 이를 이용한 솔리드 스테이트 점퍼 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970055491A KR970055491A (ko) | 1997-07-31 |
| KR0182873B1 true KR0182873B1 (ko) | 1999-04-15 |
Family
ID=19444961
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950058458A KR0182873B1 (ko) | 1995-12-27 | 1995-12-27 | 프로그램 가능한 데이타 출력 회로 및 이를 이용한 솔리드 스테이트 점퍼 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0182873B1 (ko) |
-
1995
- 1995-12-27 KR KR1019950058458A patent/KR0182873B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970055491A (ko) | 1997-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6639427B2 (en) | High-voltage switching device and application to a non-volatile memory | |
| US5627790A (en) | Reading circuit for an integrated semiconductor memory device | |
| US4651304A (en) | EPROM memory device having a test circuit | |
| US4760555A (en) | Memory array with an array reorganizer | |
| KR910009077B1 (ko) | 전압레벨 변환회로 | |
| KR930703518A (ko) | 소거특성을 개량한 플래쉬메모리 및 그것에 대한 회로 | |
| JP3881020B2 (ja) | プログラム可能論理回路用のプログラム可能不揮発性両方向スイッチ | |
| EP0083212A2 (en) | Semiconductor memory device | |
| WO1992020067A1 (en) | Non-volatile erasable and programmable interconnect cell | |
| KR100322471B1 (ko) | 불휘발성 반도체 메모리 장치의 감지 증폭기 회로 | |
| KR20030009063A (ko) | 반도체 회로 | |
| US5736891A (en) | Discharge circuit in a semiconductor memory | |
| JPS6118833B2 (ko) | ||
| KR0182873B1 (ko) | 프로그램 가능한 데이타 출력 회로 및 이를 이용한 솔리드 스테이트 점퍼 | |
| US6040734A (en) | Supply voltages switch circuit | |
| US4788460A (en) | Circuit arrangement of sense amplifier for rapid evaluation of logic state | |
| US20050219911A1 (en) | Non-volatile memory circuit and semiconductor device | |
| US5309043A (en) | Compound logic circuit having NAND and NOR gate outputs and two transistors connected within both gate circuits | |
| US6049498A (en) | Double transistor switch for supplying multiple voltages to flash memory wordlines | |
| KR100358254B1 (ko) | 반도체칩상에서비교적높은전압을스위칭하기위한회로장치및상기회로장치를동작시키기위한방법 | |
| US5691944A (en) | Non-volatile semiconductor memory device | |
| KR20010092074A (ko) | 고전압 워드 라인 드라이버 회로를 구비한 반도체 메모리장치 | |
| US6043637A (en) | Voltage generator circuit | |
| JPH07321293A (ja) | 電源選択回路 | |
| US5617370A (en) | Semiconductor memory device with controllable charging characteristics of column lines |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20081125 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |