KR0182163B1 - Bump forming method of semiconductor device - Google Patents
Bump forming method of semiconductor device Download PDFInfo
- Publication number
- KR0182163B1 KR0182163B1 KR1019960014957A KR19960014957A KR0182163B1 KR 0182163 B1 KR0182163 B1 KR 0182163B1 KR 1019960014957 A KR1019960014957 A KR 1019960014957A KR 19960014957 A KR19960014957 A KR 19960014957A KR 0182163 B1 KR0182163 B1 KR 0182163B1
- Authority
- KR
- South Korea
- Prior art keywords
- metal
- teg
- scribe line
- bump
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 25
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 229910052751 metal Inorganic materials 0.000 claims abstract description 64
- 239000002184 metal Substances 0.000 claims abstract description 64
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 23
- 230000004888 barrier function Effects 0.000 claims abstract description 15
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 4
- 150000002739 metals Chemical class 0.000 claims description 2
- 238000002161 passivation Methods 0.000 abstract description 6
- 229910052782 aluminium Inorganic materials 0.000 abstract description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 3
- 230000007257 malfunction Effects 0.000 abstract description 3
- 238000000151 deposition Methods 0.000 abstract description 2
- 230000007547 defect Effects 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000007665 sagging Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
본 발명은 반도체의 범프 형성시 스크라이브 라인 상에 형성된 TEG(Test Ele ments Group)용 알루미늄 막질을 제거하는 방법에 관한 것으로서, 칩 형성 영역에는 메탈 패드, 스크라이브 라인 내에는 TEG용 메탈이 형성된 반도체 기판 상에 상기 TEG용 메탈은 마스킹되지 않고 메탈 패드는 엣지부만이 마스킹되도록 패시베이션막이 형성된 결과물의 상부 전면에 베리어 메탈을 증착하는 1단계; 상기 베리어 메탈 상부에 범프 형성을 위한 포토레지스트 패턴을 형성하는 2단계; 상기 포토레지스트 패턴의 개구부를 통하여 상기 메탈패드 상에 범프를 형성하는 3단계; 및 상기 포토레지스트 패턴 및 그 하부에 형성되어 있는 베리어 메탈과 스크라이브 라인 상의 TEG용 메탈을 제거하는 4단계에 의해 반도체 장치의 범프를 형성함으로써 소잉 공정 후 스크라이브 라인 상의 메탈 잔존에 의한 칩내의 전극(범프 또는 리드)간의 쇼트로 인한 반도체 장치의 오동작 가능성이 현저하게 줄일 수 있다.The present invention relates to a method for removing an aluminum film for a test elements group (TEG) formed on a scribe line during bump formation of a semiconductor, wherein a metal pad is formed in a chip formation region, and a TEG metal is formed in a scribe line. The first step of depositing a barrier metal on the entire upper surface of the resultant passivation film is formed so that only the edge portion of the metal pad is masked without the metal for the TEG; Forming a photoresist pattern for bump formation on the barrier metal; Forming a bump on the metal pad through an opening of the photoresist pattern; And forming a bump of the semiconductor device by four steps of removing the barrier metal formed on the photoresist pattern and the lower portion of the photoresist pattern and the TEG metal on the scribe line, thereby forming an electrode in the chip due to metal remaining on the scribe line after the sawing process. Alternatively, the possibility of malfunction of the semiconductor device due to short between leads) can be significantly reduced.
Description
제1도는 종래 기술에 따른 반도체 범프 형성 공정의 단계별 구조 단면도.1 is a step-by-step structural cross-sectional view of a semiconductor bump forming process according to the prior art.
제2도는 본 발명에 따른 반도체 범프 형성 공정의 단계별 수직 단면도.2 is a vertical cross-sectional view of the step of forming a semiconductor bump according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10 : 실리콘 기판 20, 22 : 메탈10: silicon substrate 20, 22: metal
30 : 절연막 40 : 패시베이션막30 insulating film 40 passivation film
50 : 배리어 메탈 60 : 포토레지스트50: barrier metal 60: photoresist
70 : 범프70: bump
본 발명은 반도체 장치의 범프(BUMP) 형성 방법에 관한 것으로, 보다 상세하게는 반도체의 범프 형성시 스크라이브 라인 상에 형성된 TEG(Test Elements Gro up)용 알루미늄 막질을 제거하는 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming bumps in semiconductor devices, and more particularly, to a method of removing aluminum film quality for TEG (Test Elements Gro Up) formed on a scribe line during bump formation of semiconductors.
제1도에 예시된 도면을 참조하여 종래의 범프 형성 공정을 설명하면 다음과 같다.Referring to the drawings illustrated in FIG. 1, a conventional bump forming process is described below.
먼저 제1a도와 같이, 반도체 기본 구성 요소(도면에는 도시하지 않음)가 형성되어 있는 실리콘 기판(10) 상의 칩 구성 영역에는 메탈패드(22)가 형성되어 있고, 스크라이브 라인 상에는 절연막(30)의 비아홀을 통하여 상, 하부 메탈이 콘택되도록 TEG용 이중메탈(20)이 형성되어 있으며, 상기 메탈패드(22)와 이중메탈(20)의 엣지부가 마스크되도록 기판의 전면에 패시베이션막(40)이 형성되어 있는 구조의 상부에 제1b도와 같이 베리어(Barrier) 메탈(50)을 증착한 후(C)도와 같이 범프 형성을 위한 포토레지스트(60) 패턴을 형성한다.First, as shown in FIG. 1A, a metal pad 22 is formed in a chip configuration region on a silicon substrate 10 on which semiconductor basic components (not shown) are formed, and via holes of the insulating film 30 are formed on a scribe line. TEG double metal 20 is formed to contact the upper and lower metals through the passivation layer, and a passivation film 40 is formed on the entire surface of the substrate to mask the edge portions of the metal pad 22 and the double metal 20. After the barrier metal 50 is deposited as shown in FIG. 1B, the photoresist 60 pattern for bump formation is formed as shown in FIG.
다음 d도와 같이, 상기 포토레지스트(60)의 개구부 즉, 칩 형성 영역의 메탈패드(22) 부분에 범프(70)를 도금하여 형성하고, e도와 같이 포토레지스트(60) 및 그 하부의 베리어 메탈(50)을 식각하여 제거한다.Next, as shown in d, the bumps 70 are plated in the openings of the photoresist 60, that is, the metal pads 22 of the chip formation region, and as shown in e, the barrier metal at the photoresist 60 and the lower portion thereof. Etch and remove (50).
이와 같은 단계로 구성된 반도체의 범프 형성 공정은, 범프 형성 후에도 제1e도에서와 같이 스크라이브 라인 상에 형성된 TEG용 이중메탈(20)이 제거되지 않고 남아 있게 되며, 이는 반도체 소잉(Sawing)공정을 진행한 후에 반도체 칩의 가장자리에서 실처럼 늘어진 형태로 잔존하여 다음과 같은 문제점을 야기시킨다.In the bump formation process of the semiconductor having such a step, the TEG double metal 20 formed on the scribe line is left without being removed after the bump formation, as shown in FIG. 1e, and the semiconductor sawing process is performed. After that, it is left in the form of a sagging line at the edge of the semiconductor chip causing the following problems.
첫째, 소잉 공정 진행중에 스크라이브 라인 상에 실처럼 늘어져 나온 메탈은 범프에 연결된 리드(Lead)와의 쇼트(엣지터치 : Edge-Touch)를 유발하여 범프가 스크라이브 라인내의 원하지 않는 회로와 연결되거나 또는 스크라이브 라인내의 메탈 전선을 통하여 칩의 접지(GROUND)와 연결되어, 칩의 원하지 않는 오동작을 유발시킨다.First, the metal that stretched like a thread on the scribe line during the sawing process causes a short (edge touch: edge-touch) with the leads connected to the bumps so that the bumps are connected to an unwanted circuit in the scribe line or the scribe line It is connected to the ground of the chip through the metal wires inside, causing undesired malfunction of the chip.
둘째, 반도체 소잉 공정을 진행시 늘어지거나 떨어져 나온 메탈 덩어리들이 전극(범프 또는 리드) 사이에 부착되어 전극 상호간의 쇼트를 유발시킨다.Second, when the semiconductor sawing process proceeds, sagging or falling metal masses are attached between the electrodes (bump or lead), causing short circuits between the electrodes.
한편, 상기와 같은 불량을 방지하기 위한 방법으로 스크라이브 라인 상에 TEG를 형성하지 않고 칩내에만 TEG를 형성하는 경우도 있으나, 스크라이브 라인의 공간을 이용하는 것보다 상대적으로 적은 공간을 활용할 수 밖에 없고, 이로 인해 다양한 항목의 TEG 데이타를 얻을 수 없다. 따라서, 이 방법을 사용하면 불량 분석 및 수율 향상을 위한 로트(LOT)별 및 웨이퍼벌 TEG 데이터 측정 및 분석이 어렵다.On the other hand, as a method for preventing the above-mentioned defects in the case of forming a TEG only in the chip without forming a TEG on the scribe line, but the use of a relatively small space than using the space of the scribe line, As a result, TEG data of various items cannot be obtained. Therefore, using this method, it is difficult to measure and analyze lot-by-lot and wafer-based TEG data for defect analysis and yield improvement.
따라서 본 발명은 전술한 종래 기술의 문제점을 해결하고자 한 것으로, 그 목적은 범프 공정시 스크라이브 라인 내의 TEG용 메탈을 제거하여 소잉 공정 진행시 스크라이브 라인 상의 메탈과 반도체 칩 내의 전극(범프 또는 리드)가 쇼트 가능성을 줄이면서 반도체 불량 분석 및 수율 향상을 위한 다양한 항목의 TEG 데이터를 로트별 및 웨이퍼별로 측정할 수 있도록 한 반도체 장치의 범프(BUMP) 형성 방법을 제공하는데 있다.Accordingly, the present invention has been made to solve the above-described problems of the prior art, and an object thereof is to remove the metal for TEG in the scribe line during the bump process so that the metal on the scribe line and the electrode (bump or lead) in the semiconductor chip during the sawing process are removed. The present invention provides a method of forming a bump (BUMP) of a semiconductor device in which TEG data of various items can be measured by lot and wafer for reducing defects and analyzing semiconductor defects and improving yield.
상기 본 발명의 목적을 달성하기 위한 반도체 장치의 범프(BUMP) 형성 방법은, 칩 형성 영역에는 메탈 패드, 스크라이브 라인 내에는 TEG용 메탈이 형성된 반도체 기판 상에 상기 TEG용 메탈은 마스킹되지 않고 메탈패드는 엣지부만이 마스킹되도록 패시베이션막이 형성된 결과물 상부의 전면에 베리어 메탈을 증착하는 단계; 상기 베리어 메탈 상부에 범프 형성을 위한 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴의 개구부를 통하여 메탈패드의 상부에 범프를 형성하는 단계; 및 상기 포토레지스트 패턴, 그 하부에 형성되어 있는 베리어 메탈 및 스크라이브 라인 상의 TEG용 메탈를 순차적으로 제거하는 단계로 구성된다.In the method of forming a bump of a semiconductor device, the metal for TEG is not masked on a semiconductor substrate on which a metal pad is formed in a chip formation region and a metal for TEG is formed in a scribe line. Depositing a barrier metal on the entire surface of the upper part of the resultant passivation layer so that only the edge portion is masked; Forming a photoresist pattern for bump formation on the barrier metal; Forming a bump on the metal pad through the opening of the photoresist pattern; And sequentially removing the photoresist pattern, the barrier metal formed under the photoresist, and the metal for TEG on the scribe line.
즉, 본 발명은 범프 형성시 스크라이브 라인내의 TEG용 메탈를 제거함으로써 소잉 공정 진행 후 나타나는 기존의 문제점을 해결하고자 한다.That is, the present invention is to solve the existing problems appearing after the sawing process by removing the metal for TEG in the scribe line during bump formation.
이하, 본 발명을 제2도에 도시된 일련의 공정도를 참조하여 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to a series of process diagrams shown in FIG.
제2a도를 살펴보면, 반도체 기본 구성이 형성되어 있는 실리콘 기판(10)상의 칩 형성 영역에는 메탈패드(22)가 형성되어 있고 트랜치 구조를 이루고 있는 스크라이브 라인 상에는 TEG용 이중 메탈(20)이 형성되어 있다. 그리고 기판(10) 상부에 메탈패드(22)는 엣지부만이 마스킹되고 이중메탈(20)은 마스킹되지 않도록, 즉 트랜치를 이루는 측벽까지만 마스킹되도록 패시베이션막(40)이 형성되어 있다. 여기서 상기 이중메탈(20)은 절연막을 사용하지 않으면서 콘택된 구조이다.Referring to FIG. 2A, a metal pad 22 is formed in a chip formation region on a silicon substrate 10 on which a semiconductor basic configuration is formed, and a double metal 20 for TEG is formed on a scribe line forming a trench structure. have. In addition, the passivation layer 40 is formed on the substrate 10 so that only the edge portion of the metal pad 22 is masked and the double metal 20 is not masked, that is, only the sidewalls forming the trench are masked. In this case, the double metal 20 has a structure in which the double metal 20 is contacted without using an insulating film.
a도와 같은 결과물 상부에 본 발명에 의한 범프를 형성하기 위해서 b도와 같이 기판(10) 상부 전면에 베리어 메탈(50)을 증착하고, c도와 같이 메탈패드(22) 상부에 개구부가 위치하도록 기판(10) 상부에 포토레지스트(60) 패턴을 형성한 다음, 상기 포토레지스트(60)의 개구부를 통하여 범프(70)를 메탈패드(22) 상에 형성한다.In order to form a bump according to the present invention on the resultant as shown in a degree, the barrier metal 50 is deposited on the entire upper surface of the substrate 10 as shown in b, and the opening is located above the metal pad 22 as shown in c. 10) After the photoresist 60 pattern is formed on the top, bumps 70 are formed on the metal pads 22 through the openings of the photoresist 60.
다음, 상기 포토레지스트(60)를 제거함과 동시에 그 하부의 베리어 메탈(50)을 제거하고 연속적으로 스크라이브 라인내에 형성된 TEG용 이중메탈(20)을 제거한다.Next, while removing the photoresist 60, the barrier metal 50 at the bottom thereof is removed, and the dual metal 20 for TEG formed in the scribe line is continuously removed.
이때 상기 포토레지스트(60), 베리어 메탈(50) 및 스크라이브 라인내에 형성된 TEG용 이중메탈(20)은 포토레지스트 식각용액에 의해 한번 식각하여 제거할 수도 있으며, 각각 다른 식각용액을 이용하여 제거할 수도 있다.In this case, the photoresist 60, the barrier metal 50, and the TEG double metal 20 formed in the scribe line may be removed by etching once with a photoresist etching solution, or may be removed using different etching solutions. have.
이와 같이 공정에 의해 반도체 장치의 범프를 형성하게 되면, 범프 공정 진행후 스크라이브 라인내에 메탈이 남아있지 않고 제거되는 바, 이후에 진행되는 소잉 공정 후 스크라이브 라인 내 메탈 잔존에 의한 반도체 장치의 불량을 방지할 수 있게 되는 것이다.In this manner, when the bumps of the semiconductor device are formed by the process, the metal is not removed from the scribe line after the bump process is performed, and thus the defect of the semiconductor device due to the remaining metal in the scribe line after the sawing process is performed. You can do it.
즉, 소잉 공정 진행시 불량을 유발하는 잔존 메탈, 특히 알루미늄이 스크라이브 라인내에 남아 있지 않으므로, 스크라이브 라인 상의 메탈 배선과 칩내의 저극(범프 또는 리드)간의 쇼트 및 각 전극간의 쇼트로 인한 반도체 장치(칩)의 오동작 가능성이 현저하게 줄어든다.That is, since the remaining metal, in particular, aluminum, which causes defects during the sawing process, does not remain in the scribe line, the semiconductor device due to the short between the metal wiring on the scribe line and the low electrode (bump or lead) in the chip and the short between each electrode (chip) ) The possibility of malfunction is significantly reduced.
한편 스크라이브 라인 상의 메탈 잔존 문제가 해결되어 TEG를 칩영역에 형성하지 않고 스크라이브 라인 상에 형성할 수 있으므로, 불량 분석 및 수율 향상을 위한 다양한 항목의 TEG 데이터를 로트별 및 웨이퍼별로 측정할 수 있게 되는 것이다.On the other hand, the problem of remaining metal on the scribe line is solved, so that the TEG can be formed on the scribe line without forming the chip region. Therefore, TEG data of various items for defect analysis and yield improvement can be measured by lot and wafer. will be.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960014957A KR0182163B1 (en) | 1996-05-08 | 1996-05-08 | Bump forming method of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960014957A KR0182163B1 (en) | 1996-05-08 | 1996-05-08 | Bump forming method of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970077386A KR970077386A (en) | 1997-12-12 |
| KR0182163B1 true KR0182163B1 (en) | 1999-04-15 |
Family
ID=19457998
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960014957A KR0182163B1 (en) | 1996-05-08 | 1996-05-08 | Bump forming method of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0182163B1 (en) |
-
1996
- 1996-05-08 KR KR1019960014957A patent/KR0182163B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970077386A (en) | 1997-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20110291259A9 (en) | Reliable metal bumps on top of I/O pads after removal of test probe marks | |
| DE102005035772A1 (en) | Contact layer production with contact bumps, e.g. for manufacture of integrated circuits, involves dry-etching process for structuring bump bottom-face metallization layer stack | |
| KR0182163B1 (en) | Bump forming method of semiconductor device | |
| JPH06318578A (en) | Forming method for contact hole in semiconductor element | |
| US20020062549A1 (en) | Optimized metal fuse process | |
| CN110060979B (en) | Semiconductor device with a plurality of semiconductor chips | |
| JP2019121776A (en) | Method of manufacturing semiconductor device having bump structure | |
| KR100278990B1 (en) | Manufacturing method of semiconductor device | |
| KR100195279B1 (en) | Electrode pad for teg | |
| KR100850585B1 (en) | Method for fabricating liquid crystal display device | |
| US11715704B2 (en) | Scribe structure for memory device | |
| KR930009806B1 (en) | Master-slice type semicondcutor device | |
| CN117855173A (en) | Bonding pad structure, forming method thereof, chip and wafer | |
| CN114724969A (en) | Test key structure and manufacturing method thereof | |
| KR0151224B1 (en) | Isolation method of a semiconductor device | |
| JP3049813B2 (en) | Semiconductor integrated circuit | |
| KR100247700B1 (en) | Method of fabricating semicondcutor device | |
| KR100324602B1 (en) | A manufacturing method of a semiconductor device capable of one-time package processing | |
| KR100220242B1 (en) | Forming method for matal wiring of semiconductor device | |
| JPH0194621A (en) | Manufacture of semiconductor device | |
| KR100481832B1 (en) | Method for forming a semiconductor device and a semiconductor formed thereof | |
| JPH05218310A (en) | Manufacture of semiconductor integrated circuit device | |
| JPH01225138A (en) | Short-circuit monitor for semiconductor integrated circuit device | |
| KR100679941B1 (en) | Method for fabricating contacts of semiconductor device | |
| KR0167243B1 (en) | Semiconductor device & its manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20051109 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |