KR100481832B1 - Method for forming a semiconductor device and a semiconductor formed thereof - Google Patents

Method for forming a semiconductor device and a semiconductor formed thereof Download PDF

Info

Publication number
KR100481832B1
KR100481832B1 KR1019970035193A KR19970035193A KR100481832B1 KR 100481832 B1 KR100481832 B1 KR 100481832B1 KR 1019970035193 A KR1019970035193 A KR 1019970035193A KR 19970035193 A KR19970035193 A KR 19970035193A KR 100481832 B1 KR100481832 B1 KR 100481832B1
Authority
KR
South Korea
Prior art keywords
film
region
forming
pad poly
metal
Prior art date
Application number
KR1019970035193A
Other languages
Korean (ko)
Other versions
KR19990011938A (en
Inventor
변진현
김희란
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019970035193A priority Critical patent/KR100481832B1/en
Publication of KR19990011938A publication Critical patent/KR19990011938A/en
Application granted granted Critical
Publication of KR100481832B1 publication Critical patent/KR100481832B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation

Abstract

본 발명은 반도체장치의 제조방법 및 이에 따라 제조되는 반도체장치에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device and a semiconductor device manufactured accordingly.

본 발명은,반도체장치의 제조방법에 있어서, 필드산화막 상의 국부적인 영역에 패드폴리막을 형성시키는 단계; 상기 패드폴리막이 형성된 영역을 포함하는 반도체 기판 상에 절연막을 형성시키는 단계; 상기 패드폴리막이 형성된 영역의 절연막을 제거시켜 상기 패드폴리막을 노출시키는 단계; 및 상기 노출된 패드폴리막 상에 금속막을 형성시키는 단계를 구비하여 이루어짐을 특징으로 한다.The present invention provides a method of manufacturing a semiconductor device, comprising the steps of: forming a pad poly film on a local region on a field oxide film; Forming an insulating film on a semiconductor substrate including a region where the pad poly film is formed; Removing the insulating film in the region where the pad poly film is formed to expose the pad poly film; And forming a metal film on the exposed pad poly film.

따라서, 와이어본딩공정의 수행시 발생되는 불량을 억제시킴으로써 제품의 신뢰도 및 생산성이 향상되는 효과가 있다.Thus, by suppressing the defects generated during the wire bonding process, there is an effect of improving the reliability and productivity of the product.

Description

반도체장치의 제조방법 및 이에 따라 제조되는 반도체장치{METHOD FOR FORMING A SEMICONDUCTOR DEVICE AND A SEMICONDUCTOR FORMED THEREOF}Manufacturing method of semiconductor device and semiconductor device manufactured according to this invention {METHOD FOR FORMING A SEMICONDUCTOR DEVICE AND A SEMICONDUCTOR FORMED THEREOF}

본 발명은 반도체장치의 제조방법 및 이에 따라 제조되는 반도체장치에 관한 것으로서, 보다 상세하게는 필드산화막(Field Oxidation) 상의 국부적인 영역에 패드폴리막(Pad Poly Film) 및 리드프레임(Lead Frame)과 연결되는 금속막(Metal Film)을 순차적으로 형성시킨 반도체장치의 제조방법 및 이에 따라 제조되는 반도체장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device and a semiconductor device manufactured according to the present invention. More specifically, the present invention relates to a pad poly film and a lead frame in a local region of a field oxide film. The present invention relates to a method of manufacturing a semiconductor device in which a metal film to be connected is sequentially formed, and a semiconductor device manufactured accordingly.

일반적으로 반도체장치는 반도체 기판 상에 형성되는 금속막을 이용하여 전기적인 신호를 인가시키고, 상기 금속막 중에서 소정의 영역의 금속막, 즉 본딩패드영역(Bonding Pad Area)의 금속막은 도전성의 와이어(Wire)를 이용하여 리드프레임과 연결시켜 외부와 전기적 신호를 교환한다.In general, a semiconductor device applies an electrical signal by using a metal film formed on a semiconductor substrate, and a metal film of a predetermined region of the metal film, that is, a metal film of a bonding pad area is a conductive wire. Connect with lead frame to exchange electrical signal with outside.

그리고 외부와 전기적 신호를 교환하기 위한 금속막은 반도체 기판의 액티브영역(Active Area) 뿐만 아니라 필드영역(Field Area) 즉, 필드산화막이 형성된 영역 상에도 국부적으로 형성시켜 이용한다.The metal film for exchanging electrical signals with the outside is locally formed on not only an active area of a semiconductor substrate but also a field area, that is, a region where a field oxide film is formed.

이러한 필드산화막 상에 형성되는 종래의 상기 금속막은 도1에 도시된 바와 같이 반도체 기판(10) 상에 형성된 필드산화막(12)을 포함하는 상부에 절연막 즉, 산화막(14) 및 비피에스지막(Borophosphorsilicate Glass Film ; BPSG Film)(16)을 순차적으로 형성시킨 후, 금속막(18)을 형성시켰다.The conventional metal film formed on the field oxide film has an insulating film, that is, an oxide film 14 and a BP phosphor film, on the top including the field oxide film 12 formed on the semiconductor substrate 10 as shown in FIG. A glass film BPSG film) 16 was sequentially formed, and then a metal film 18 was formed.

그러나 상기 금속막(18)을 리드프레임과 연결시키는 공정 즉, 외어어본딩공정의 수행시 본딩파워(Bonding Power)에 의한 빈번한 불량이 발생되었다.However, in the process of connecting the metal film 18 with the lead frame, that is, during the execution of the foreign language bonding process, frequent defects due to bonding power have occurred.

즉, 상기 금속막(18)과 하부막인 산화막(14) 및 비피에스지막(16)과의 결합력으로 인해 상기 금속막이 들뜨는 오픈(Opin) 또는 상기 산화막 및 비피에스지막에 크랙(Crack)이 발생하는 크레터링(Cratering) 등이 발생하였다.That is, due to the bonding force between the metal layer 18 and the oxide layer 14 and the BPS layer 16 as the lower layer, cracks are generated in the open (Opin) or the oxide layer and the BP layer in which the metal layer is lifted. Cratering or the like occurred.

이러한 불량들을 방지하기 위하여 종래에는 도2에 도시된 바와 같이 반도체 기판(10) 상의 필드산화막(12)의 국부적인 영역에 패드폴리막(13)을 형성시킨 후, 산화막(14) 및 비피에스지막(16)이 순차적으로 형성된 절연막 상에 금속막(18)을 형성시켰다.In order to prevent such defects, a pad poly film 13 is formed in a local region of the field oxide film 12 on the semiconductor substrate 10 as shown in FIG. 2, and then the oxide film 14 and the BPS film are formed. The metal film 18 was formed on the insulating film in which 16 was sequentially formed.

상기와 같이 하부에 패드폴리막(13)이 형성으로 어느 정도 상기의 불량들을 감소시킬 수 있었으나, 패드폴리막(13)과 금속막(18) 사이에 형성된 산화막(14) 및 비피에스지막(16)으로 인하여 여전히 불량이 발생하였다.Although the defects could be reduced to some extent by the formation of the pad poly film 13 below, the oxide film 14 and the BPS film 16 formed between the pad poly film 13 and the metal film 18. ), The defect still occurred.

이에 따라 최근에는 도3에 도시된 바와 같이 반도체 기판(10) 상의 필드산화막(12)의 국부적인 영역에 패드폴리막(13)을 형성시킨 후, 산화막(14) 및 비피에스지막(16)이 순차적으로 형성된 절연막 상에 패드폴리막(17)을 다시 형성시키고, 그 상부에 금속막(18)을 형성시켜 상기의 불량을 방지하였다.Accordingly, as shown in FIG. 3, after the pad poly film 13 is formed in the local region of the field oxide film 12 on the semiconductor substrate 10, the oxide film 14 and the BPS film 16 are formed. The pad poly film 17 was formed again on the sequentially formed insulating film, and the metal film 18 was formed thereon to prevent the above defect.

그러나 상기와 같이 산화막(14) 및 비피에스지막(16)을 형성시킨 후, 그 상부에 패드폴리막(17)을 형성시키기 위해서 별도의 공정을 수행하였기 때문에 공정수행의 소요시간이 연장되었고, 또한 별도의 공정수행시 불량이 발생될 수도 있었다.However, after forming the oxide film 14 and the BPS film 16 as described above, a separate process was performed to form the pad poly film 17 thereon, so that the time required for the process was extended. Defects may have occurred when performing separate processes.

따라서 종래의 필드산화막 상에 형성되는 금속막은 와이어본딩공정의 수행시 발생되는 불량으로 인하여 제품의 신뢰도 및 생산성이 저하되는 문제점들이 있었다.Therefore, the metal film formed on the conventional field oxide film has a problem that the reliability and productivity of the product is lowered due to a defect generated during the wire bonding process.

본 발명의 목적은, 와이어본딩공정의 수행시 발생되는 불량을 억제시킴으로써 제품의 신뢰도 및 생산성을 향상시키기 위한 반도체장치의 제조방법 및 이에 따라 제조되는 반도체장치를 제공하는 데 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a method of manufacturing a semiconductor device for improving the reliability and productivity of a product by suppressing defects generated during the wire bonding process, and a semiconductor device manufactured accordingly.

상기 목적을 달성하기 위한 본 발명에 따른 반도체장치의 제조방법은, 반도체장치의 제조방법에 있어서, 필드산화막(Field Oxidation) 상의 국부적인 영역에 패드폴리막(Pad Poly Film)을 형성하는 단계; 상기 패드폴리막이 형성된 영역을 포함하는 반도체 기판 상에 절연막을 형성하는 단계; 상기 패드폴리막이 형성된 영역의 절연막을 제거시켜 상기 패드폴리막을 노출시키는 단계; 상기 노출된 패드폴리막 상에 금속막(Metal Film)을 형성하는 단계; 상기 금속막이 형성된 영역을 제외한 반도체 기판 상의 영역에 보호막을 형성하는 단계; 및 상기 금속막에 전기적으로 연결되는 리드프레임(Lead Frame)을 형성하는 단계; 를 포함하는 것을 특징으로 한다.In accordance with another aspect of the present invention, a method of manufacturing a semiconductor device includes: forming a pad poly film in a local region on a field oxide film; Forming an insulating film on a semiconductor substrate including a region where the pad poly film is formed; Removing the insulating film in the region where the pad poly film is formed to expose the pad poly film; Forming a metal film on the exposed pad poly film; Forming a protective film in a region on the semiconductor substrate except for the region where the metal film is formed; And forming a lead frame electrically connected to the metal film. Characterized in that it comprises a.

상기 절연막의 제거는 콘택홀형성을 위한 공정수행시 제거하는 것이 바람직하다.It is preferable to remove the insulating layer when performing a process for forming a contact hole.

상기 절연막은 산화막을 포함하는 다층절연막으로써, 산화막 및 비피에스지막이 순차적으로 형성되는 다층절연막인 것이 바람직하다.The insulating film is a multilayer insulating film including an oxide film, and is preferably a multilayer insulating film in which an oxide film and a BPS film are sequentially formed.

상기 산화막은 고온산화막인 것이 바람직하다.It is preferable that the said oxide film is a high temperature oxide film.

상기 금속막은 금속배선형성을 위한 공정수행시 형성시키는 것이 바람직하다.The metal film is preferably formed during a process for forming metal wiring.

상기 금속막은 리드프레임과 연결되는 금속막으로써, 상기 금속막은 알루미늄막인 것이 바람직하고, 상기 알루미늄막은 소정의 비율의 구리(Cu) 및 실리콘(Si)이 함유되는 알루미늄막인 것이 바람직하다.The metal film is a metal film connected to the lead frame, and the metal film is preferably an aluminum film, and the aluminum film is preferably an aluminum film containing copper (Cu) and silicon (Si) in a predetermined ratio.

본 발명에 따른 반도체장치는, 필드산화막 상의 국부적인 영역에 패드폴리막 및 리드프레임과 연결되는 금속막이 순차적으로 형성되어 이루어짐을 특징으로 한다.The semiconductor device according to the present invention is characterized in that the pad poly film and the metal film connected to the lead frame are sequentially formed in a local region on the field oxide film.

이하, 본 발명의 구체적인 실시예를 첨부한 도면을 참조하여 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도4 내지 도8은 본 발명에 따른 반도체장치의 제조방법의 일 실시예를 나태내는 단면도이다.4 to 8 are cross-sectional views showing one embodiment of a method of manufacturing a semiconductor device according to the present invention.

먼저, 도4는 반도체 기판(30) 상의 필드산화막(32)의 국부적인 영역에 패드폴리막(34)이 형성되어 있는 상태이다.First, FIG. 4 shows a state in which a pad poly film 34 is formed in a local region of the field oxide film 32 on the semiconductor substrate 30.

여기서 본 발명의 상기 패드폴리막(34)은 게이트폴리막(Gate Poly Film)(36)의 형성시키는 공정수행시 형성시킬 수 있다.The pad poly film 34 of the present invention may be formed during the process of forming the gate poly film 36.

즉, 상기 게이트폴리막(36)의 형성시 상기 패드폴리막(34)을 형성시킬 수 있는 패턴마스크(Pattern)를 이용하여 형성시킨다.That is, when the gate poly film 36 is formed, the pad poly film 34 is formed using a pattern mask that can form the pad poly film 34.

그리고 도5는 상기 필드산화막(32)의 국부적인 영역에 형성된 패드폴리막(34)을 포함하는 반도체 기판 상에 절연막 즉, 산화막(38) 및 비피에스지막(40)이 순차적으로 형성된 상태를 나타내고 있다.FIG. 5 shows a state in which an insulating film, that is, an oxide film 38 and a BPS layer 40, are sequentially formed on a semiconductor substrate including a pad poly film 34 formed in a local region of the field oxide film 32. have.

여기서 본 발명의 상기 산화막(38)은 고온산화막(High temperature Oxidation)을 형성시킬 수 있다.Here, the oxide film 38 of the present invention may form a high temperature oxide film.

계속해서 도6 및 도7은 소정의 영역의 상기 비피에스지막(40) 및 산화막(38)을 순차적으로 제거하여 오픈되는 영역에 금속막(42)을 형성시킨 상태를 나타낸다.6 and 7 show a state in which the metal film 42 is formed in a region to be opened by sequentially removing the BPS film 40 and the oxide film 38 in a predetermined region.

여기서 본 발명의 상기 소정의 영역은 콘택홀영역(Contact Hole Area) 및 상기 패드폴리막(34)이 형성된 영역으로써, 상기 콘택홀형성공정의 수행시 패드폴리막이 형성된 영역의 비피에스지막(40) 및 산화막(38)을 순차적으로 제거시킨다.The predetermined region of the present invention is a region in which a contact hole area and a pad poly film 34 are formed, and the non-PS layer 40 in the region where the pad poly film is formed when the contact hole forming process is performed. And the oxide film 38 are sequentially removed.

즉, 상기와 같은 패턴의 콘택마스크(Contact Mask)를 이용하여 상기 콘택홀형성공정을 수행한다.That is, the contact hole forming process is performed using the contact mask of the pattern as described above.

또한 상기 금속막(42)은 반도체 기판(30) 상의 전기적 신호를 인가시키는 금속배선 및 외부와 전기적 신호를 연결하기 위하여 리드프레임과 연결되는 금속막으로써, 본 발명의 필드산화막(32)의 국부적인 영역에 형성시킨 패드폴리막(34) 상에 형성되는 금속막(42)은 리드프레임과 연결되는 금속막이다.In addition, the metal film 42 is a metal wiring for applying an electrical signal on the semiconductor substrate 30 and a metal film connected to a lead frame to connect an electrical signal with the outside. The metal film 42 formed on the pad poly film 34 formed in the region is a metal film connected to the lead frame.

여기서 본 발명의 상기 금속막(42)은 알루미늄막(Al Film)을 형성시킬 수 있고, 소정의 비율의 구리(Cu) 및 실리콘(Si)이 함유되는 알루미늄막으로 형성시킬 수 있다.The metal film 42 of the present invention may form an aluminum film, and may be formed of an aluminum film containing copper (Cu) and silicon (Si) in a predetermined ratio.

그리고 도8은 상기 금속막(42)이 형성된 반도체 기판 상에 보호막(44)이 형성된 상태를 나타내고 있고, 상기 보호막(44)은 소정의 영역 즉, 리드프레임과 연결되는 금속막(42)이 형성된 영역에는 리드프레임과의 연결을 위하여 상기 보호막(44)을 오픈시킨다.8 shows a state in which a protective film 44 is formed on a semiconductor substrate on which the metal film 42 is formed, and the protective film 44 has a predetermined region, that is, a metal film 42 connected to a lead frame is formed. In the region, the passivation layer 44 is opened to be connected to the lead frame.

이러한 구성으로 이루어지는 본 발명은 상기와 같이 필드산화막(32) 상의 국부적인 영역에 리드프레임과 연결되는 금속막(42)이 형성되는 하부에 패드폴리막(34)을 형성시킴으로써, 와이어본딩공정의 수행시 본딩파워로 인한 불량 즉, 금속막(42)이 들뜨는 오픈 또는 하부막의 크랙에 의한 크레터링 등의 불량을 방지할 수 있다.According to the present invention having the above structure, the wire bonding process is performed by forming the pad poly film 34 under the metal film 42 connected to the lead frame in the local region on the field oxide film 32 as described above. It is possible to prevent defects due to the bonding power, that is, defects such as cracking due to cracks in the open or lower layers in which the metal film 42 is lifted.

또한 본 발명의 반도체장치는 별도의 추가되는 공정없이 콘택마스크의 변경만으로도 형성시킬 수 있어 추가공정으로 인한 공정수행의 소요시간이 연장되는 것을 방지할 수 있고, 추가공정의 수행시 발생하는 불량 등을 방지할 수 있다.In addition, the semiconductor device of the present invention can be formed only by changing the contact mask without any additional process, so that the time required for performing the process can be prevented from being extended due to the additional process, and defects occurring during the execution of the additional process can be prevented. You can prevent it.

전술한 구성으로 이루어지는 본 발명의 구체적인 실시예에 대한 작용 및 효과에 대하여 설명한다.Actions and effects of specific embodiments of the present invention having the above-described configuration will be described.

먼저, 반도체 기판(30) 상에 필드산화막(32)을 형성시킨 후, 게이트폴리막(36)을 형성시키는 공정을 수행한다.First, after the field oxide film 32 is formed on the semiconductor substrate 30, a process of forming the gate poly film 36 is performed.

여기서 본 발명은 상기 게이트폴리막(36)의 형성시 상기 필드산화막(32)의 국부적인 영역에 패드폴리막(34)을 형성시킬 수 있는 패턴마스크를 이용한다.In the present invention, a pattern mask capable of forming the pad poly film 34 in a local region of the field oxide film 32 is used when the gate poly film 36 is formed.

이러한 패턴마스크의 변경으로 상기 게이트폴리막(36) 및 패드폴리막(34)을 동일공정의 수행시 형성시킬 수 있는 것은, 본 발명의 기술분야에 종사하는 당업자라면 누구나 용이하게 형성시킬 수 있음을 인지할 수 있다.By changing the pattern mask, the gate poly film 36 and the pad poly film 34 can be formed when performing the same process. Anyone skilled in the art can easily form the pattern mask. It can be recognized.

그리고 상기 패드폴리막(34)이 형성된 영역을 포함하는 반도체 기판(30) 상에 절연막 즉, 산화막(38) 및 비피에스지막(40)을 형성시키고, 상기 산화막은 고온산화막을 형성시킨다.An insulating film, that is, an oxide film 38 and a BPS layer 40, is formed on the semiconductor substrate 30 including the region where the pad poly film 34 is formed, and the oxide film forms a high temperature oxide film.

계속해서 소정의 영역의 상기 비피에스지막(40) 및 산화막(38)을 순차적으로 제거시켜 콘택홀을 형성시킨다.Subsequently, the BPS film 40 and the oxide film 38 in a predetermined region are sequentially removed to form contact holes.

여기서 상기 콘택홀형성공정의 수행시 상기 패드폴리막(34)이 형성된 영역의 비피에스지막(40) 및 산화막(38)을 순차적으로 제거하여 상기 패드폴리막(34)이 노출되도록 한다.In this case, when the contact hole forming process is performed, the BPS layer 40 and the oxide layer 38 in the region where the pad poly film 34 is formed are sequentially removed to expose the pad poly film 34.

즉, 콘택홀형성공정시 이용되는 콘택마스크의 패턴을 달리하면 상기 콘택홀형성공정시 상기 패드폴리막(34)이 노출되도록 할 수 있다.That is, by changing the pattern of the contact mask used in the contact hole forming process, the pad poly film 34 may be exposed during the contact hole forming process.

그리고 상기 콘택홀이 형성된 영역 및 패드폴리막(34)이 노출된 영역에 금속막(42)을 형성시킨 후, 상기 패드폴리막(34) 상의 금속막(42)이 형성된 영역을 제외한 영역 즉, 리드프레임과 연결되는 금속막(42)이 형성된 영역을 제외한 영역 상에 보호막(44)을 형성시킨다.In addition, after the metal film 42 is formed in the region where the contact hole is formed and the pad poly film 34 is exposed, a region other than the region where the metal film 42 is formed on the pad poly film 34 is formed. The passivation layer 44 is formed on a region other than the region where the metal layer 42 is connected to the lead frame.

이러한 구성으로 이루어지는 본 발명은 상기 필드산화막(32) 상의 영역에 리드프레임과 연결하기 위하여 형성시키는 금속막(42)의 하부에 패드폴리막(34)을 형성시킨다.According to the present invention having the above structure, the pad poly film 34 is formed under the metal film 42 formed to be connected to the lead frame in the region on the field oxide film 32.

이에 따라 상기 금속막(42)과 리드프레임을 연결시키는 와이어본딩공정의 수행시 발생되는 불량을 억제시킬 수 있다.Accordingly, defects generated during the wire bonding process connecting the metal film 42 and the lead frame can be suppressed.

또한 본 발명은 별도로 추가되는 공정의 수행없이 본 발명의 반도체장치를 형성시킬 수 있다.In addition, the present invention can form the semiconductor device of the present invention without performing an additional process.

따라서, 본 발명에 의하면 와이어본딩공정의 수행시 발생되는 불량을 억제시킴으로써 제품의 신뢰도 및 생산성이 향상되는 효과가 있다.Therefore, according to the present invention, the reliability and productivity of the product may be improved by suppressing defects generated during the wire bonding process.

이상에서 본 발명은 기재된 구체예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.Although the present invention has been described in detail only with respect to the described embodiments, it will be apparent to those skilled in the art that various modifications and variations are possible within the technical scope of the present invention, and such modifications and modifications are within the scope of the appended claims.

도1 내지 도3은 종래의 반도체장치의 제조방법에 따라 제조된 반도체장치를 나타내는 단면도이다.1 to 3 are cross-sectional views showing a semiconductor device manufactured according to a conventional method for manufacturing a semiconductor device.

4 내지 도8은 본 발명에 따른 반도체장치의 제조방법의 일 실시예를 나태내는 단면도이다.4 to 8 are cross-sectional views showing one embodiment of a method of manufacturing a semiconductor device according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10, 30 : 반도체 기판 12, 32 : 필드산화막10, 30: semiconductor substrate 12, 32: field oxide film

13, 17, 34 : 패드폴리막 14, 38 : 산화막13, 17, 34: pad poly film 14, 38: oxide film

16, 40 : 비피에스지막 18, 42 : 금속막16, 40 BPS film 18, 42: metal film

36 : 게이트폴리막 44 : 보호막36: gate poly film 44: protective film

Claims (10)

반도체장치의 제조방법에 있어서,In the method of manufacturing a semiconductor device, 필드산화막(Field Oxidation) 상의 국부적인 영역에 패드폴리막(Pad Poly Film)을 형성하는 단계;Forming a pad poly film in a local region on the field oxide film; 상기 패드폴리막이 형성된 영역을 포함하는 반도체 기판 상에 절연막을 형성하는 단계;Forming an insulating film on a semiconductor substrate including a region where the pad poly film is formed; 상기 패드폴리막이 형성된 영역의 절연막을 제거시켜 상기 패드폴리막을 노출시키는 단계; 및Removing the insulating film in the region where the pad poly film is formed to expose the pad poly film; And 상기 노출된 패드폴리막 상에 금속막(Metal Film)을 형성하는 단계;Forming a metal film on the exposed pad poly film; 상기 금속막이 형성된 영역을 제외한 반도체 기판 상의 영역에 보호막을 형성하는 단계; 및Forming a protective film in a region on the semiconductor substrate except for the region where the metal film is formed; And 상기 금속막에 전기적으로 연결되는 리드프레임(Lead Frame)을 형성하는 단계;Forming a lead frame electrically connected to the metal film; 를 포함하는 것을 특징으로 하는 반도체장치의 제조방법.Method for manufacturing a semiconductor device comprising a. 제 1 항에 있어서,The method of claim 1, 상기 패드폴리막은 게이트폴리막(Gate Poly Film)을 형성시키는 공정수행시 형성시킴을 특징으로 하는 상기 반도체장치의 제조방법.The pad poly film is formed during a process of forming a gate poly film. 제 1 항에 있어서,The method of claim 1, 상기 절연막의 제거는 콘택홀(Contact Hole)형성을 위한 공정수행시 제거함을 특징으로 하는 상기 반도체장치의 제조방법.And removing the insulating layer when performing a process for forming a contact hole. 제 1 항에 있어서,The method of claim 1, 상기 절연막은 산화막을 포함하는 다층절연막임을 특징으로 하는 상기 반도체장치의 제조방법.And the insulating film is a multilayer insulating film including an oxide film. 제 4 항에 있어서,The method of claim 4, wherein 상기 다층절연막은 산화막 및 비피에스지막(BPSG Film)이 순차적으로 형성되는 다층절연막임을 특징으로 하는 상기 반도체장치의 제조방법.And the multilayer insulating film is a multilayer insulating film in which an oxide film and a BPSG film are sequentially formed. 제 4 항에 있어서,The method of claim 4, wherein 상기 산화막은 고온산화막(High Temperature Oxidation)임을 특징으로 하는 상기 반도체장치의 제조방법.And the oxide film is a high temperature oxide film. 제 1 항에 있어서,The method of claim 1, 상기 금속막은 금속배선형성을 위한 공정수행시 형성시킴을 특징으로 하는 상기 반도체장치의 제조방법.And the metal film is formed during a process for forming metal wirings. 제 1 항에 있어서,The method of claim 1, 상기 금속막은 알루미늄막(Al Film)임을 특징으로 하는 상기 반도체장치의 제조방법.The metal film is an aluminum film (Al Film) characterized in that the manufacturing method of the semiconductor device. 제 8 항에 있어서,The method of claim 8, 상기 알루미늄막은 소정의 비율의 구리(Cu) 및 실리콘(Si)이 함유되는 알루미늄막임을 특징으로 하는 상기 반도체장치의 제조방법.And the aluminum film is an aluminum film containing copper (Cu) and silicon (Si) in a predetermined ratio. 반도체 기판의 필드산화막 상의 국부적인 영역에 형성된 패드폴리막;A pad poly film formed in a local region on the field oxide film of the semiconductor substrate; 상기 패드폴리막 상에 형성된 절연막;An insulating film formed on the pad poly film; 상기 절연막의 소정영역을 뚫고 상기 패드폴리막에 전기적으로 연결된 금속막;A metal film penetrating a predetermined region of the insulating film and electrically connected to the pad poly film; 상기 금속막이 형성된 영역을 제외한 반도체 기판 상의 영역에 형성된 보호막; 및A protective film formed in a region on the semiconductor substrate except for the region in which the metal film is formed; And 상기 금속막에 전기적으로 연결된 리드프레임;A lead frame electrically connected to the metal film; 을 포함하는 것을 특징으로 하는 반도체장치.A semiconductor device comprising a.
KR1019970035193A 1997-07-25 1997-07-25 Method for forming a semiconductor device and a semiconductor formed thereof KR100481832B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970035193A KR100481832B1 (en) 1997-07-25 1997-07-25 Method for forming a semiconductor device and a semiconductor formed thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970035193A KR100481832B1 (en) 1997-07-25 1997-07-25 Method for forming a semiconductor device and a semiconductor formed thereof

Publications (2)

Publication Number Publication Date
KR19990011938A KR19990011938A (en) 1999-02-18
KR100481832B1 true KR100481832B1 (en) 2005-07-18

Family

ID=37303587

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970035193A KR100481832B1 (en) 1997-07-25 1997-07-25 Method for forming a semiconductor device and a semiconductor formed thereof

Country Status (1)

Country Link
KR (1) KR100481832B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04155921A (en) * 1990-10-19 1992-05-28 Nec Corp Semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04155921A (en) * 1990-10-19 1992-05-28 Nec Corp Semiconductor device

Also Published As

Publication number Publication date
KR19990011938A (en) 1999-02-18

Similar Documents

Publication Publication Date Title
KR100329407B1 (en) Electrode structure of semiconductor element
CN1225780C (en) Method of forming a fuse
US6084312A (en) Semiconductor devices having double pad structure
US6924554B2 (en) Wirebond structure and method to connect to a microelectronic die
JP2002231753A (en) Bonding pad for semiconductor element and manufacturing method therefor
KR20050020708A (en) Electric circuit board
KR100481832B1 (en) Method for forming a semiconductor device and a semiconductor formed thereof
KR100261826B1 (en) Semiconductor device and method for manufacturing the same
JP3116534B2 (en) Method for manufacturing flip chip of integrated circuit device
JP2007115853A (en) Semiconductor device and method of manufacturing same
KR100432785B1 (en) Method for manufacturing a semiconductor device
JP3856426B2 (en) Semiconductor device and manufacturing method thereof
KR100850585B1 (en) Method for fabricating liquid crystal display device
KR0151224B1 (en) Isolation method of a semiconductor device
KR100546287B1 (en) Manufacturing method of semiconductor device having copper pad
RU2047948C1 (en) Process of manufacture of hybrid integrated circuits
KR100216730B1 (en) Semiconductor metal film etching step
JP2005141090A (en) Device and method protecting gate terminal and lead wiring
KR100390045B1 (en) Method for forming the pad in semiconductor device
KR940007289B1 (en) Manufacaturing method of semiconductor device
KR20040023311A (en) Method for forming pad of semiconductor drvice
KR20080113808A (en) Bonding pad structure in semiconductor device and method for forming the same
KR19980039944A (en) Bump Formation Method of Semiconductor Device
KR20020024940A (en) Metal pad and method for manufacturing the same
JP2000031146A (en) Semiconductor device and manufacture thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee