RU2047948C1 - Process of manufacture of hybrid integrated circuits - Google Patents
Process of manufacture of hybrid integrated circuits Download PDFInfo
- Publication number
- RU2047948C1 RU2047948C1 RU94010740A RU94010740A RU2047948C1 RU 2047948 C1 RU2047948 C1 RU 2047948C1 RU 94010740 A RU94010740 A RU 94010740A RU 94010740 A RU94010740 A RU 94010740A RU 2047948 C1 RU2047948 C1 RU 2047948C1
- Authority
- RU
- Russia
- Prior art keywords
- contact pads
- substrate
- pattern
- polyimide
- integrated circuits
- Prior art date
Links
Images
Landscapes
- Combinations Of Printed Boards (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
Description
Изобретение относится к радиотехнике, а в частности, к изготовлению гибридных интегральных схем (ГИС). The invention relates to radio engineering, and in particular, to the manufacture of hybrid integrated circuits (GIS).
Известен способ изготовления гибридных интегральных схем, включающий формирование на поверхности диэлектрической подложки рисунка схемы проводников и контактных площадок, нанесение припоя на контактные площадки и монтаж навесных элементов пайкой (Черняев В.Н. Технология производства интегральных микросхем М. Радио и связь, 1987, с. 322-323). A known method of manufacturing hybrid integrated circuits, including forming on the surface of the dielectric substrate a drawing of a circuit of conductors and contact pads, applying solder to the contact pads and mounting the mounted components by soldering (V. Chernyaev, Production Technology of Integrated Circuits M. Radio and Communications, 1987, p. 322-323).
В известном решении возможно проводить монтаж пайкой радиоэлементов как в корпусном исполнении, так и в бескорпусном в виде чипов. In the known solution, it is possible to carry out the installation by soldering the radioelements both in the case design and in the open case in the form of chips.
Однако, в известном решении присутствует недостаток, а именно возникает ограничение на монтаж радиоэлементов сваркой. However, in the known solution there is a drawback, namely, there is a restriction on the installation of radio elements by welding.
Известно техническое решение, в котором формируется на поверхности подложек рисунок схемы проводников и контактных площадок, причем рисунок схемы проводников и контактных площадок выполнен из алюминия, а монтаж бескорпусных элементов со столбиковыми выводами проводят сваркой (A New LSI Interconneetion Method for IC CordS. M. Ohuchi, A.Hongu, M.Saito, A.Iida, K. Yoshida and H.Odiara. "IEEE Trans. Compon. Hybrids and Manuf. Tecnol. 1987, 10, N 3, 310-313). A technical solution is known in which a pattern of conductors and contact pads is formed on the surface of substrates, moreover, the pattern of conductors and contact pads is made of aluminum, and the installation of housing units with bumps is carried out by welding (A New LSI Interconneetion Method for IC Cord S. M. Ohuchi , A. Hongu, M. Saito, A. Iida, K. Yoshida and H. Odiara. "IEEE Trans. Compon. Hybrids and Manuf. Tecnol. 1987, 10,
Известное решение позволяет проводить операции монтажа сваркой. The known solution allows the installation of welding.
Однако, как в первом, так и во втором известных решениях при изготовлении ГИС присутствуют недостатки: невозможность проводить монтаж РЭ на одной плате методами пайки и сварки, кроме того навесные радиоэлементы расположены непосредственно на поверхности подложки, что не позволяет получить ГИС высокой надежности. However, there are drawbacks in both the first and second well-known solutions in the manufacture of GIS: the inability to mount the RE on one board by soldering and welding methods, in addition, the mounted radioelements are located directly on the surface of the substrate, which does not allow obtaining a GIS of high reliability.
Известно, что при расположении радиокомпонентов над поверхностью подложки меньше 250 мкм не достигается надежная очистка ГИС, что сказывается на надежности схемы (Herstellung gedruchten Schaltungen Ehrich Haus-Jurgen. Jahrbuch. Oberflachentechnik, 1988 Bd 44. Berlin, Heldelberg, s.a. 280-302). It is known that when the radio components are located above the substrate surface of less than 250 μm, reliable GIS cleaning is not achieved, which affects the reliability of the circuit (Herstellung gedruchten Schaltungen Ehrich Haus-Jurgen. Jahrbuch. Oberflachentechnik, 1988 Bd 44. Berlin, Heldelberg, s.a. 280-302).
Известно техническое решение, в котором на поверхности диэлектрической подложки формируют рисунок схемы проводников и контактных площадок, формируют на контактных площадках монтажные столбики и их облуживают, затем проводят монтаж навесных радиоэлементов (Черняев В.Н. Технология производства интегральных микросхем. М. Радио и связь, 1987, с. 326). В известном решении перед монтажом навесных радиоэлементов увеличивают высоту контактных площадок гальваническим методом. Это позволяет расширить номенклатуру применяемых компонентов и позволяет качественно проводить чистку ГИС, что позволяет повысить их надежность. Однако невозможно проводить качественный монтаж РЭ сваркой. A technical solution is known in which a pattern of conductors and contact pads is formed on the surface of the dielectric substrate, mounting columns are formed on the contact pads and tin-plated, then the mounted radio elements are mounted (Chernyaev V.N. Integrated circuits production technology. M. Radio and communications, 1987, p. 326). In a known solution, before mounting the mounted radio elements, the height of the contact pads is increased by the galvanic method. This allows you to expand the range of components used and allows high-quality cleaning of the GIS, which improves their reliability. However, it is impossible to carry out high-quality installation of RE by welding.
Сущность предлагаемого решения заключается в следующем. The essence of the proposed solution is as follows.
На поверхности временного промежуточного носителя формируют рисунок контактных площадок в соответствии с зеркальным рисунком контактных площадок на поверхности подложки. В качестве временного промежуточного носителя используют фольгированный алюминием полиимид. On the surface of the temporary intermediate carrier, a pattern of contact pads is formed in accordance with a mirror image of the contact pads on the surface of the substrate. Aluminum foil polyimide is used as a temporary intermediate carrier.
После формирования на поверхности полиимида контактных площадок их покрывают припоем. Затем проводят соединение контактных площадок на полиимиде и на подложке пайкой, а временный носитель полиимид удаляют. After the formation of contact pads on the surface of the polyimide, they are covered with solder. Then, the contact pads are connected on the polyimide and on the substrate by soldering, and the temporary carrier of the polyimide is removed.
В результате на поверхности подложки образуются монтажные столбики, имеющие открытую алюминиевую поверхность, что позволяет проводить монтаж навесных радиоэлементов сваркой. Там, где требуется проводить монтаж навесных радиоэлементов пайкой на временном носителе не формируются контактные площадки. As a result, mounting posts are formed on the surface of the substrate, having an open aluminum surface, which allows the installation of mounted radio elements by welding. Where it is required to mount mounted radio elements by soldering on a temporary medium, contact pads are not formed.
На фиг. 1-7 показан технологический процесс изготовления ГИС: на фиг.1 временный технологический носитель из фольгированного алюминием 1 полиимида 2; на фиг.2 на фольгированный полиимид наносят фоторезистивную маску 3; на фиг. 3 изображены контактные площадки 4, полученные после травления алюминия 1 через фоторезистивную маску 3; на фиг.4 полученный рисунок контактных площадок 4 с нанесенным припоем 5; на фиг.5 подложка 6 с рисунком проводников и контактных площадок 7, 8, покрытых припоем, и временный носитель из полиимида 2 с зеркальным рисунком контактных площадок 4 относительно контактных площадок 7 на площадке 6 ГИС; на фиг.6 подложка 6 ГИС после пайки контактных площадок 4 и контактных площадок 7 на подложке 6 и удалении полиимида 2, в результате чего образованы монтажные столбики 9; на фиг.7 ГИС с навесными элементами 10. In FIG. 1-7 shows the manufacturing process of the GIS: in Fig.1, a temporary technological carrier of
П р и м е р. На поверхность носителя из фольгированного алюминием 1 полиимида 2 марки ДЛПМ hAl 35 мкм наносят фоторезист ФП-II и формируют фоторезистивную маску 3 в соответствии с требуемым рисунком контактных площадок 4. Маска 3 из фоторезиста формируется в соответствии с зеркальным рисунком контактных площадок 7, 8 на подложке 6.PRI me R. An FP-II photoresist is applied to the surface of a carrier made of
Затем травят слой алюминия 1 через маску 3 и после удаления маски наносят на поверхность контактных площадок 4 припой 5 ПОС-61. После нанесения припоя 5 проводят соединение пайкой контактных площадок 4 с контактными площадками 7 на подложке 6. Then, the layer of
Пайку проводят при t 230-250оС.Soldering is carried out at t 230-250 about C.
После соединения контактных площадок 4 и 7 получены монтажные столбики 9, на поверхности которых находится алюминий 1, который позволяет проводить монтаж сваркой радиоэлементов 10. After connecting the
В результате на поверхности подложки 6 выполнены монтажные столбики 7 с алюминиевой поверхностью и контактные площадки 8, покрытые припоем 5. As a result, mounting
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU94010740A RU2047948C1 (en) | 1994-03-29 | 1994-03-29 | Process of manufacture of hybrid integrated circuits |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU94010740A RU2047948C1 (en) | 1994-03-29 | 1994-03-29 | Process of manufacture of hybrid integrated circuits |
Publications (2)
Publication Number | Publication Date |
---|---|
RU94010740A RU94010740A (en) | 1995-10-27 |
RU2047948C1 true RU2047948C1 (en) | 1995-11-10 |
Family
ID=20154053
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU94010740A RU2047948C1 (en) | 1994-03-29 | 1994-03-29 | Process of manufacture of hybrid integrated circuits |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2047948C1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2487435C1 (en) * | 2009-06-16 | 2013-07-10 | Шарп Кабусики Кайся | Semiconductor chip and its structure for installation |
-
1994
- 1994-03-29 RU RU94010740A patent/RU2047948C1/en active
Non-Patent Citations (1)
Title |
---|
Черняев В.Н. Технология производства интегральных микросхем. М.: Радио и связь, 1987, с.326. * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2487435C1 (en) * | 2009-06-16 | 2013-07-10 | Шарп Кабусики Кайся | Semiconductor chip and its structure for installation |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7935568B2 (en) | Wafer-level fabrication of lidded chips with electrodeposited dielectric coating | |
US7807508B2 (en) | Wafer-level fabrication of lidded chips with electrodeposited dielectric coating | |
US5654590A (en) | Multichip-module having an HDI and a temporary supporting substrate | |
JP3654485B2 (en) | Manufacturing method of semiconductor device | |
US6831357B2 (en) | Circuit substrate device, method for producing the same, semiconductor device and method for producing the same | |
US5198693A (en) | Aperture formation in aluminum circuit card for enhanced thermal dissipation | |
KR100682284B1 (en) | Manufacture of flip-chip devices | |
CN112702836B (en) | Slide glass structure with side wall bonding pad and manufacturing method thereof | |
US6667559B2 (en) | Ball grid array module and method of manufacturing same | |
US5525204A (en) | Method for fabricating a printed circuit for DCA semiconductor chips | |
KR100463442B1 (en) | Ball grid array substrate and method for preparing the same | |
US7045460B1 (en) | Method for fabricating a packaging substrate | |
US5870822A (en) | Flip chip attachment | |
US6278185B1 (en) | Semi-additive process (SAP) architecture for organic leadless grid array packages | |
JP3178417B2 (en) | Semiconductor carrier and method of manufacturing the same | |
RU2047948C1 (en) | Process of manufacture of hybrid integrated circuits | |
US4965700A (en) | Thin film package for mixed bonding of chips | |
JP3523815B2 (en) | Semiconductor device | |
US6294477B1 (en) | Low cost high density thin film processing | |
US6210746B1 (en) | Method of fabricating a solder resist mask | |
JPH08107264A (en) | High density wiring board and its manufacturing method | |
KR20000011643A (en) | Device and method for connecting two electronic components | |
US6448170B1 (en) | Method of producing external connector for substrate | |
JP2001148393A (en) | Bump forming method, semiconductor device and its manufacturing method, wiring board, and electronic equipment | |
JP3723524B2 (en) | Manufacturing method of semiconductor device |