JP3723524B2 - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP3723524B2 JP3723524B2 JP2002126339A JP2002126339A JP3723524B2 JP 3723524 B2 JP3723524 B2 JP 3723524B2 JP 2002126339 A JP2002126339 A JP 2002126339A JP 2002126339 A JP2002126339 A JP 2002126339A JP 3723524 B2 JP3723524 B2 JP 3723524B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- metal
- semiconductor device
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
Description
【0001】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に外部端子として金属バンプを備える半導体装置の製造方法に関する。
【0002】
【従来の技術】
近年、情報通信機器や事務用電子機器の小型化及び高機能化が進むのに伴って、これらの電子機器に実装される集積回路装置等の半導体装置に対して、半導体装置を小型化しながら入出力のための外部端子数を増加できるように、外部端子を高密度に形成することが要求されている。
【0003】
このような要求を実現する技術として、半導体装置を半導体チップと同等の大きさに形成できるように外部端子を配置するCSP(Chip Scale Package)技術の開発が進んでいる。
【0004】
以下に、従来例として、半導体チップの電極を外部と接続するための配線及び外部端子を、ウエハ状態の半導体チップに形成するウエハレベルCSP技術について、図面を参照しながら説明する。
【0005】
図4(a)は従来例に係る半導体装置の断面構成を示している。図4(a)に示すように、半導体素子を含む半導体チップ101の主面上には、半導体素子の電極である素子電極102と、素子電極102の上に開口部を有する保護膜(パッシベーション膜)103とが形成されている。また、保護膜103の上には、素子電極102の上側部分が開口された絶縁膜104を介して、下部金属膜105及び上部金属膜106が積層されてなる金属配線107が形成されている。
【0006】
ここで、金属配線107には、外部と接続するための接続部となるランド部107a及び素子電極102とランド部107aとを接続する配線本体部107bが形成されおり、配線本体部107bを含む絶縁膜104の上には、ランド部107aの上に開口部108aを有するソルダーレジスト膜108が形成されている。ランド部107aは、ソルダーレジスト膜108の開口部108aを充填するように形成された金属バンプ109と接続されている。
【0007】
ここで、金属バンプ109は、ソルダーレジスト膜108の開口部108aと対応する位置に孔部を有する金属マスクを用いて、印刷法により形成されている。具体的には、ソルダーレジスト膜108を形成した後に、まず、金属マスクをその孔部がソルダーレジスト膜108の開口部108aの上側に位置するように保持し、ペースト状の半田材(クリーム半田)を金属マスクの孔部とソルダーレジスト膜108の開口部108aとに充填する。続いて、半田材を加熱して溶融することにより、ソルダーレジスト膜108よりも上側に突出部分を有する金属バンプ109がランド部107aの上に形成される。
【0008】
従来の半導体装置において、素子電極102を外部に接続するための金属配線107及び金属バンプ109を半導体チップ101の主面の上に配置することにより、高密度で設けられた外部端子をウエハ状態で形成することが可能である。特に、印刷法を用いることにより、金属バンプ109を低コストで且つ生産性よく形成することができる。
【0009】
【発明が解決しようとする課題】
しかしながら、前記従来の半導体装置によると、金属バンプ109におけるソルダーレジスト膜108の上面からの高さH1を大きくすることができない。
【0010】
これは、以下の理由による。すなわち、印刷法によって金属バンプ109を形成する場合に、金属バンプ109の高さH1は、主に金属マスクの孔部に充填される半田材の量に依存する。しかし、外部端子を高密度に形成しようとする場合、金属マスクの孔部を高密度に配列する必要があるため孔部の大きさには限界があり、また、金属マスクを厚くすると孔部の加工精度が劣化する。従って、金属マスクの孔部の容積には限界がある。
【0011】
このように、従来の半導体装置では、半田材を充填するために用いる金属マスクの孔部の容積に限界があるため、金属マスクの孔部とソルダーレジスト膜108の開口部108aとに半田材を最大限に充填しても、金属バンプ109の高さH1は70〜90μm程度であり、これ以上に大きくすることは困難である。
【0012】
また、印刷法により金属バンプ109を形成する場合に限らず、例えば半田ボール等の金属材料をソルダーレジスト膜108の開口部108aに載置して溶融する方法を用いる場合であっても、ソルダーレジスト膜108の上面よりも上側に保持される金属材料の量は、金属材料の溶融時の表面張力によって限界があり、従って金属バンプ109の高さH1には限界がある。
【0013】
以下に、金属バンプ109の高さH1が小さいことによって生じる問題について図面を参照しながら説明する。
【0014】
図4(b)は、従来例に係る半導体装置の実装時の断面構成を示している。図4(b)に示すように、従来例の半導体装置は、電子機器等の実装用の基板100の上に、金属バンプ109を溶融して固着することにより実装される。
【0015】
実装後の半導体装置において、半導体チップ101と基板100との物理的性質の違いによって金属バンプ109にストレスが発生する。特に、半導体チップ101と基板100との熱膨張係数の差が大きいため、使用時の温度変化によって半導体チップ101と基板100とがそれぞれ伸縮すると、半導体チップ101の端部に位置する金属バンプ109にストレスが集中する。
【0016】
この際、基板100と半導体装置との間隔であるスタンドオフH2が十分に大きい場合には、生じたストレスは金属バンプ109に吸収されるが、スタンドオフH2が十分に確保されていない場合には、ストレスによって金属バンプ109にクラック109aが生じて接続不良となる。
【0017】
このように、従来の半導体装置では、金属バンプ109の高さH1を大きくすることができないため、実装時のスタンドオフH2を十分に確保できず、金属バンプ109にクラック109aが生じ易くなるので、半導体装置の実装信頼性を十分に確保できないという問題を有している。
【0018】
本発明は、前記従来の問題を解決し、金属バンプを外部端子として用いる半導体装置において、金属バンプの突出部分に十分な高さを確保して実装信頼性を向上できるようにすることを目的とする。
【0019】
【課題を解決するための手段】
前記の目的を達成するため、本発明は、外部端子となる金属バンプの形成後に、ソルダーレジスト膜の膜厚を小さくする構成とする。
【0020】
具体的に、本発明に係る第1の半導体装置の製造方法は、主面上に電極を有するウエハ状態の半導体チップの上に、電極の上側部分が開口された第1の絶縁膜を形成する第1の工程と、第1の絶縁膜の上に、一方の端部が前記電極と接続され、他方の端部が接続部となる配線とを形成する第2の工程と、配線を含む第1の絶縁膜の上に、接続部の上に開口部を有する絶縁性樹脂材からなる第2の絶縁膜を形成する第3の工程と、第2の絶縁膜をマスクとして接続部の上に導電性部材からなる外部端子を形成する第4の工程と、第2の絶縁膜の膜厚を小さくすることにより、外部端子における第2の絶縁膜からの突出部分の高さを大きくする第5の工程とを備えている。
【0021】
第1の半導体装置の製造方法によると、外部端子を形成する工程の後に、第2の絶縁膜の膜厚を小さくする工程を備えているため、外部端子の突出部分の高さ寸法を大きくすることが可能となる。これにより、半導体装置と実装用の基板とのスタンドオフを大きくすることができ、実装後の信頼性が向上された半導体装置を実現できる。また、ウエハ状態の半導体チップを用いて半導体装置を形成するため、複数の半導体装置を生産性よく形成することができる。
【0022】
第1の半導体装置の製造方法は、第5の工程よりも後に、ウエハ状態の半導体チップをチップ状態に分割する工程をさらに備えていることが好ましい。
【0023】
本発明に係る第2の半導体装置の製造方法は、主面上に電極を有する半導体チップの上に、電極の上側部分が開口された第1の絶縁膜を形成する第1の工程と、第1の絶縁膜の上に、一方の端部が前記電極と接続され、他方の端部が接続部となる配線とを形成する第2の工程と、配線を含む第1の絶縁膜の上に、接続部の上に開口部を有する絶縁性樹脂材からなる第2の絶縁膜を形成する第3の工程と、第2の絶縁膜をマスクとして接続部の上に導電性部材からなる外部端子を形成する第4の工程と、第2の絶縁膜の膜厚を小さくすることにより、外部端子における第2の絶縁膜からの突出部分の高さを大きくする第5の工程とを備えている。
【0024】
第2の半導体装置の製造方法によると、外部端子を形成する工程の後に、第2の絶縁膜の膜厚を小さくする工程を備えているため、外部端子の突出部分の高さ寸法を大きくすることができ、実装信頼性が向上された半導体装置を実現できる。また、不良の半導体チップを取り除いた後に半導体装置を形成して製造コストを低下させることも可能である。
【0025】
第1及び第2の半導体装置の製造方法において、第5の工程は、第2の絶縁膜に対するドライエッチングにより行われることが好ましい。このようにすると、第2の絶縁膜を選択的にエッチングすることができ、外部端子の突出部分の高さ寸法を確実に大きくすることができる。
【0026】
第1及び第2の半導体装置の製造方法において、第4工程は、第2の絶縁膜の開口部の上側を開口するマスク膜を用いて接続部の上にペースト状の半田材を塗布する工程と、マスク膜を除去した後、半田材を溶融する工程とを含むことが好ましい。このようにすると、高密度な外部端子を低コストに形成することができる。
【0027】
【発明の実施の形態】
本発明の一実施形態に係る半導体装置について、図面を参照しながら説明する。
【0028】
図1(a)は本実施形態に係る半導体装置の平面構成を、表面の部材(金属バンプ及びソルダーレジスト膜)の一部をはがした状態にして示しており、図1(b)は、図1(a)におけるIb−Ib線部の断面構成を示している。
【0029】
図1(a)及び図1(b)に示すように、半導体チップ11の主面上に、半導体素子の電極である複数の素子電極12が半導体チップ11の周縁部に形成されていると共に、半導体素子を保護する保護膜13が素子電極12を開口するように形成されている。保護膜13の上には、素子電極12の上側部分が開口され、感光性絶縁材料からなる絶縁膜14が形成されており、素子電極12の上を含む絶縁膜14の上には、チタン及び銅からなる下部金属膜15と銅からなる上部金属膜16とが積層されてなる金属配線17が形成されている。ここで、金属配線17は、外部端子との接続部となるランド部17aと配線本体部17bとを有しており、配線本体部17bは素子電極12とランド部17aとを接続している。
【0030】
金属配線17の上を含む絶縁膜14の上には、ランド部17aの上側部分に開口部18aを有するポリベンゾオキサゾールポリイミド(PBO)樹脂からなるソルダーレジスト膜18が形成されている。なお、ソルダーレジスト膜18は、金属配線17上の厚さが約10μmであり、その表面はエッチングされて粗面状となっている。
【0031】
ソルダーレジスト膜の開口部18aには、ランド部17aと接続され、半田材からなる金属バンプ19が形成されている。これにより、素子電極12が金属配線17を介して金属バンプ19と接続されるので、金属バンプ19は外部端子として機能する。
【0032】
金属バンプ19は、隣接する金属バンプ109同士の中心間の距離(ピッチ)が約400μmとなるように高密度に形成されている。また、金属バンプ19におけるソルダーレジスト膜18の上面からの高さ(突出部分の高さ)は約100μmであり、従来よりも高く形成されている。
【0033】
本実施形態の半導体装置の特徴として、金属バンプ19の突出部分が従来よりも高く形成されているため、実装用の基板と接続される際のスタンドオフを従来よりも大きくすることができ、半導体装置の実装信頼性が向上されている。
【0034】
以下に、前述のように構成された本実施形態の半導体装置の製造方法について、図面を参照しながら説明する。なお、以下の説明において、図1(a)及び図1(b)と同一の部材については同一の符号を付すことにより説明を省略する。
【0035】
図2(a)〜図2(d)及び図3(a)〜図3(c)は本実施形態に係る半導体装置の製造方法の工程順の断面構成を示している。なお、図2(a)〜図2(d)及び図3(a)〜図3(c)は、ウエハ状態に形成された複数の半導体チップのうちの1つのチップ領域のみを図示している。
【0036】
まず、図2(a)に示すように、ウエハ状態の半導体チップ11の主面上に素子電極12と保護膜13とを形成する。その後、スピンコート法により、素子電極12の上を含む保護膜13上の全面に感光性絶縁材料を塗布した後、露光と現像と順次を行うことにより感光性絶縁材料をパターニングして素子電極12の上側部分が開口された絶縁膜14を形成する。
【0037】
なお、絶縁膜14を構成する感光性絶縁材料として、例えばエステル結合型ポリイミド樹脂又はアクリル系エポキシ樹脂等を用いることができる。また、絶縁膜14を形成する方法は、スピンコート法によって感光性絶縁材料を塗布する方法に限られず、例えば、フィルム状に形成された感光性絶縁材料を素子電極12の上を含む保護膜13上の全面に貼り合わせる方法を用いてもよい。この場合も、露光と現像と順次を行うことにより素子電極12の上側部分が開口された絶縁膜14を形成することができる。
【0038】
次に、図2(b)に示すように、素子電極12の上を含む絶縁膜14上の全面に、厚さが約0.2μmのチタンと厚さが約0.5μmの銅とを順次積層して下部金属膜15を形成する。なお、下部金属膜15の形成には、スパッタリング法、真空蒸着法、化学気相堆積(CVD:Chemical Vapor Deposition)法又は無電解メッキ法等を用いることができる。
【0039】
次に、図2(c)に示すように、スピンコート法により、ポジ型又はネガ型の感光性レジスト材料を塗布した後、露光と現像とを順次行うことにより、所定の配線パターンを開口するメッキレジスト膜21を形成する。その後、メッキレジスト膜21をマスクとして用い、電解メッキ法等の厚膜形成法により、下部金属膜15上に例えばCuからなる厚さが約10μmの上部金属膜16を選択的に形成する。
【0040】
次に、図2(d)に示すように、メッキレジスト膜21を溶解して除去した後、上部金属膜16の間に露出した下部金属膜15をエッチング除去することにより、下部金属膜15及び上部金属膜16からなる金属配線17を形成する。これにより、金属配線17は、外部と接続するための接続部となるランド部17a及び素子電極12とランド部17aとを接続する配線本体部17bを有するようにパターニングされる。
【0041】
ここで、下部金属膜15の除去は、例えば、銅を除去するためのエッチング液として塩化鉄第二銅溶液を、チタンを除去するためのエッチング液としてエチレンジアミン四酢酸(EDTA)溶液を用いて行うことができる。なお、このエッチングに伴い、塩化鉄第二銅溶液によって上部金属膜16もまたエッチングされるが、下部金属膜15に比べて上部金属膜16の方が十分に厚いため、上部金属膜16の間に露出した下部金属膜15のみを除去することができる。
【0042】
次に、図3(a)に示すように、スピンコート法により、絶縁膜14上における金属配線17及びランド部17aの上を含む全面にPBO樹脂を塗布した後、露光と現像とを順次行うことにより、ランド部17aの上に円形状の開口部18aを有し、金属配線17上の厚さが約30μmのソルダーレジスト膜18を形成する。
【0043】
なお、ソルダーレジスト膜18を構成する材料はPBO樹脂に限られず、感光性を有する絶縁性樹脂材であればよい。
【0044】
また、開口部18aの形状は円形状に限られず、楕円形状、長円形状又は多角形状であってもよい。ただし、円形状であると、後の工程において金属マスクを分離する際に、金属マスクに半田材が付着することなく分離することが容易になる。
【0045】
次に、図3(b)に示すように、ソルダーレジスト膜18の開口部18aと対応する位置に円形状の孔部22aを有し、厚さが約100μmのニッケルからなる金属マスク22をソルダーレジスト膜18の上に保持する。ここで、金属マスク22の孔部22aはソルダーレジスト膜の開口部18aよりも直径が大きくなるように形成されており、金属マスク22は孔部22aの下側に開口部18aが位置するように保持される。
【0046】
その後、印刷法により、ペースト状の半田材(クリーム半田)23をスキージ24を用いてランド部17aの上に塗布する。これにより、半田材23がランド部17a上の開口部18aと孔部22aとに半田材23が充填される。
【0047】
なお、金属マスク22は、ニッケルからなるマスク膜に限られず、印刷法に用いられる一般的なマスク膜を用いてもよい。
【0048】
次に、図3(c)に示すように、金属マスク22を分離した後、約240℃〜250℃に加熱することにより半田材23を溶融する。これにより、開口部18aと孔部22aとに充填された半田材23は、ソルダーレジスト膜18をマスクとしてランド部17aと固着されると共に、ソルダーレジスト膜18の上面よりも上側に位置する部分が表面張力によりほぼ半球状の形状となって、突出部分を有する金属バンプ19が形成される。
【0049】
ここで、厚さが約100μmの金属マスク22を用いた場合、金属バンプ19における突出部分の高さは約80μmとなる。
【0050】
なお、本実施形態では、印刷法を用いることにより高密度の金属バンプ19を低コストに形成しているが、金属バンプ19の形成方法は印刷法に限られず、また金属バンプ19の材料も半田材に限られない。例えば、銅等の導電性材料からなる金属ボールをソルダーレジスト膜18の開口部18aに載置して溶融することにより金属バンプ19を形成することもできる。
【0051】
次に、図3(d)に示すように、半田材23のフラックスを洗浄した後、ドライエッチング法により、ソルダーレジスト膜18を厚さが約10μmとなるまでエッチング除去してソルダーレジスト膜18の膜厚を小さくする。これにより、金属バンプ19の突出部分の高さが約100μmとなる。
【0052】
ここで、ソルダーレジスト膜18の厚さを10μmよりも小さくすると、被覆性が劣化して金属配線17が露出する可能性があるため、ドライエッチング後のソルダーレジスト膜18の厚さは10μm以上であることが好ましい。
【0053】
なお、図3(a)に示す工程においてソルダーレジスト膜18の厚さを30μm以上に形成すれば、ソルダーレジスト膜18を約10μmとなるまでエッチング除去することにより、金属バンプ19の突出部分の高さをさらに大きくできる。
【0054】
また、ソルダーレジスト膜18に対するドライエッチング法として、例えば酸素ガス等の樹脂材を分解可能なエッチングガスを用いる化学的ドライエッチング法を用いてもよく、また、アルゴン等の不活性ガスを用いる物理的ドライエッチング法を用いてもよい。これらの方法により、樹脂材からなるソルダーレジスト膜18を選択的にエッチングすることができる。
【0055】
なお、このエッチング工程により、ソルダーレジスト膜18の表面は、エッチングにより微小な凹凸が生じて粗面状となる。特にソルダーレジスト膜18を構成する材料としてPBO樹脂を用いた場合には、ソルダーレジスト膜18の形成後には透明であるが、このエッチング工程により表面が粗面となって光が乱反射するため、ソルダーレジスト膜18が白濁する。
【0056】
また、このエッチング工程により、洗浄工程の後に残る半田材23に含まれるフラックス等の残渣を確実に除去できるため、実装時の樹脂封止を信頼性良く行うことができる。
【0057】
その後、ウエハ状態の半導体チップ11をダイシングによりチップごとに分割することにより、本実施形態の半導体装置を得ることができる。
【0058】
以上説明したように、本実施形態の半導体装置の製造方法によると、ソルダーレジスト膜18の膜厚が小さくされるため、外部端子となる金属バンプ19の突出部分の高さ寸法を大きくすることができる。これにより、実装時のスタンドオフを確保して実装後の信頼性を向上することができる。
【0059】
なお、本実施形態の半導体装置の製造方法では、半導体チップ11は、ウエハ状態に形成された状態から一連の工程を開始する必要はなく、あらかじめチップ状態に分割されていてもよい。例えば、半導体チップに不良が多い場合には、所定の検査を行って不良の半導体チップを除去した後に、不良のない半導体チップのみを対象として外部端子を形成することにより、製造コストを低減することできる。
【0060】
【発明の効果】
本発明の半導体装置の製造方法によると、外部端子となる金属バンプを形成した後に、ソルダーレジスト膜の膜厚を小さくすることにより、金属バンプの突出部の高さ寸法を大きくすることができ、プリント基板等の実装用の基板に実装される際のスタンドオフを確保することが可能となり、実装後の信頼性を向上することができる。
【図面の簡単な説明】
【図1】(a)及び(b)は本発明の一実施形態に係る半導体装置を示し、(a)は表面の部材の一部をはがした状態を示す平面図であり、(b)は(a)におけるIb−Ib線部の構成断面図である。
【図2】(a)〜(d)は本発明の一実施形態に係る半導体装置の製造方法を示す工程順の断面構成図である。
【図3】(a)〜(d)は本発明の一実施形態に係る半導体装置の製造方法を示す工程順の断面構成図である。
【図4】(a)及び(b)は従来例に係る半導体装置を示す構成断面図である。
【符号の説明】
11 半導体チップ
12 素子電極(電極)
13 保護膜
14 絶縁膜(第1の絶縁膜)
15 下部金属膜
16 上部金属膜
17 金属配線(配線)
17a ランド部(接続部)
17b 配線本体部
18 ソルダーレジスト膜(第2の絶縁膜)
18a 開口部
19 金属バンプ(外部端子)
21 メッキレジスト膜
22 金属マスク
23 半田材
24 スキージ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device including metal bumps as external terminals.
[0002]
[Prior art]
In recent years, as information communication devices and office electronic devices have become smaller and more advanced, semiconductor devices such as integrated circuit devices mounted on these electronic devices have been reduced in size. It is required to form the external terminals with high density so that the number of external terminals for output can be increased.
[0003]
Development of CSP (Chip Scale Package) technology in which external terminals are arranged so that a semiconductor device can be formed in the same size as a semiconductor chip is a technology for realizing such a demand.
[0004]
Hereinafter, as a conventional example, a wafer level CSP technique for forming wiring and external terminals for connecting electrodes of a semiconductor chip to the outside on a semiconductor chip in a wafer state will be described with reference to the drawings.
[0005]
FIG. 4A shows a cross-sectional configuration of a conventional semiconductor device. As shown in FIG. 4A, on a main surface of a
[0006]
Here, the
[0007]
Here, the
[0008]
In the conventional semiconductor device, the
[0009]
[Problems to be solved by the invention]
However, according to the conventional semiconductor device, the height H1 of the
[0010]
This is due to the following reason. That is, when the
[0011]
As described above, in the conventional semiconductor device, since the volume of the hole of the metal mask used for filling the solder material is limited, the solder material is applied to the hole of the metal mask and the opening 108a of the solder resist film 108. Even when filled to the maximum, the height H1 of the
[0012]
Further, the method is not limited to the case where the
[0013]
Hereinafter, problems caused by the small height H1 of the
[0014]
FIG. 4B shows a cross-sectional configuration when the semiconductor device according to the conventional example is mounted. As shown in FIG. 4B, the conventional semiconductor device is mounted by melting and fixing
[0015]
In the semiconductor device after mounting, stress is generated in the
[0016]
At this time, if the standoff H2 that is the distance between the
[0017]
Thus, in the conventional semiconductor device, since the height H1 of the
[0018]
SUMMARY OF THE INVENTION An object of the present invention is to solve the above-mentioned conventional problems, and to ensure a sufficient height in a protruding portion of a metal bump and improve mounting reliability in a semiconductor device using a metal bump as an external terminal. To do.
[0019]
[Means for Solving the Problems]
In order to achieve the above object, the present invention has a configuration in which the film thickness of the solder resist film is reduced after the formation of the metal bumps serving as the external terminals.
[0020]
Specifically, in the first method for manufacturing a semiconductor device according to the present invention, a first insulating film in which an upper portion of an electrode is opened is formed on a semiconductor chip in a wafer state having an electrode on a main surface. A first step, a second step of forming a wiring having one end connected to the electrode and the other end serving as a connecting portion on the first insulating film; A third step of forming a second insulating film made of an insulating resin material having an opening on the connecting portion on the insulating portion, and on the connecting portion using the second insulating film as a mask A fourth step of forming an external terminal made of a conductive member; and a fifth step of increasing the height of the protruding portion of the external terminal from the second insulating film by reducing the thickness of the second insulating film . The process is provided.
[0021]
According to the first method of manufacturing a semiconductor device, since the step of reducing the thickness of the second insulating film is provided after the step of forming the external terminal, the height dimension of the protruding portion of the external terminal is increased. It becomes possible. As a result, the standoff between the semiconductor device and the mounting substrate can be increased, and a semiconductor device with improved reliability after mounting can be realized. Further, since the semiconductor device is formed using the semiconductor chip in the wafer state, a plurality of semiconductor devices can be formed with high productivity.
[0022]
It is preferable that the manufacturing method of the first semiconductor device further includes a step of dividing the semiconductor chip in a wafer state into a chip state after the fifth step.
[0023]
A second method for manufacturing a semiconductor device according to the present invention includes a first step of forming a first insulating film having an upper portion of an electrode opened on a semiconductor chip having an electrode on a main surface; A second step of forming a wiring having one end connected to the electrode and the other end serving as a connection on the first insulating film; and on the first insulating film including the wiring. A third step of forming a second insulating film made of an insulating resin material having an opening on the connecting portion; and an external terminal made of a conductive member on the connecting portion using the second insulating film as a mask. And a fifth step of increasing the height of the protruding portion of the external terminal from the second insulating film by reducing the film thickness of the second insulating film . .
[0024]
According to the second method for manufacturing a semiconductor device, since the step of reducing the thickness of the second insulating film is provided after the step of forming the external terminal, the height dimension of the protruding portion of the external terminal is increased. Thus, a semiconductor device with improved mounting reliability can be realized. It is also possible to reduce the manufacturing cost by forming a semiconductor device after removing the defective semiconductor chip.
[0025]
In the first and second semiconductor device manufacturing methods, the fifth step is preferably performed by dry etching on the second insulating film. In this way, the second insulating film can be selectively etched, and the height dimension of the protruding portion of the external terminal can be reliably increased.
[0026]
In the first and second semiconductor device manufacturing methods, the fourth step is a step of applying a paste-like solder material on the connection portion using a mask film that opens above the opening portion of the second insulating film. And a step of melting the solder material after removing the mask film. If it does in this way, a high-density external terminal can be formed at low cost.
[0027]
DETAILED DESCRIPTION OF THE INVENTION
A semiconductor device according to an embodiment of the present invention will be described with reference to the drawings.
[0028]
FIG. 1A shows the planar configuration of the semiconductor device according to the present embodiment in a state where a part of the surface members (metal bumps and solder resist film) is peeled off, and FIG. The cross-sectional structure of the Ib-Ib line | wire part in Fig.1 (a) is shown.
[0029]
As shown in FIG. 1A and FIG. 1B, a plurality of
[0030]
A solder resist
[0031]
In the
[0032]
The metal bumps 19 are formed at a high density so that the distance (pitch) between the centers of the adjacent metal bumps 109 is about 400 μm. The height of the
[0033]
As a feature of the semiconductor device of this embodiment, since the protruding portion of the
[0034]
Hereinafter, a method of manufacturing the semiconductor device of the present embodiment configured as described above will be described with reference to the drawings. In the following description, the same members as those in FIGS. 1A and 1B are denoted by the same reference numerals, and the description thereof is omitted.
[0035]
FIG. 2A to FIG. 2D and FIG. 3A to FIG. 3C show cross-sectional structures in the order of steps of the method of manufacturing a semiconductor device according to this embodiment. 2A to 2D and FIGS. 3A to 3C illustrate only one chip region among a plurality of semiconductor chips formed in a wafer state. .
[0036]
First, as shown in FIG. 2A, the
[0037]
As the photosensitive insulating material constituting the insulating
[0038]
Next, as shown in FIG. 2B, titanium having a thickness of about 0.2 μm and copper having a thickness of about 0.5 μm are sequentially formed on the entire surface of the insulating
[0039]
Next, as shown in FIG. 2C, a positive or negative photosensitive resist material is applied by spin coating, and then a predetermined wiring pattern is opened by sequentially performing exposure and development. A plating resist
[0040]
Next, as shown in FIG. 2D, after the plating resist
[0041]
Here, the
[0042]
Next, as shown in FIG. 3A, a PBO resin is applied to the entire surface of the insulating
[0043]
In addition, the material which comprises the soldering resist
[0044]
The shape of the
[0045]
Next, as shown in FIG. 3B, a
[0046]
Thereafter, a paste-like solder material (cream solder) 23 is applied onto the
[0047]
The
[0048]
Next, as shown in FIG. 3C, after separating the
[0049]
Here, when the
[0050]
In this embodiment, the high-density metal bumps 19 are formed at a low cost by using a printing method. However, the method for forming the metal bumps 19 is not limited to the printing method, and the material of the metal bumps 19 is also a solder. Not limited to materials. For example, the
[0051]
Next, as shown in FIG. 3D, after the flux of the
[0052]
Here, if the thickness of the solder resist
[0053]
If the thickness of the solder resist
[0054]
Further, as a dry etching method for the solder resist
[0055]
By this etching process, the surface of the solder resist
[0056]
Further, since this etching process can reliably remove residues such as flux contained in the
[0057]
Thereafter, the
[0058]
As described above, according to the manufacturing method of the semiconductor device of the present embodiment, since the thickness of the solder resist
[0059]
In the semiconductor device manufacturing method of this embodiment, the
[0060]
【The invention's effect】
According to the manufacturing method of the semiconductor device of the present invention, after forming the metal bumps to be the external terminals, by reducing the film thickness of the solder resist film, the height dimension of the protruding portion of the metal bumps can be increased, It is possible to secure a standoff when mounted on a mounting board such as a printed board, and the reliability after mounting can be improved.
[Brief description of the drawings]
1A and 1B show a semiconductor device according to an embodiment of the present invention, and FIG. 1A is a plan view showing a state in which a part of a surface member is peeled off; FIG. FIG. 3 is a cross-sectional view of the Ib-Ib line portion in (a).
FIGS. 2A to 2D are cross-sectional configuration diagrams in order of steps showing a method for manufacturing a semiconductor device according to an embodiment of the present invention. FIGS.
FIGS. 3A to 3D are cross-sectional configuration diagrams in the order of steps showing a method for manufacturing a semiconductor device according to an embodiment of the present invention. FIGS.
4A and 4B are cross-sectional views showing a conventional semiconductor device.
[Explanation of symbols]
13
15
17a Land part (connection part)
21 Plating resist
Claims (5)
前記第1の絶縁膜の上に、一方の端部が前記電極と接続され、他方の端部が接続部となる配線を形成する第2の工程と、
前記配線を含む前記第1の絶縁膜の上に、前記接続部の上に開口部を有する絶縁性樹脂材からなる第2の絶縁膜を形成する第3の工程と、
前記第2の絶縁膜をマスクとして前記接続部の上に導電性部材からなる外部端子を形成する第4の工程と、
前記第2の絶縁膜の膜厚を小さくすることにより、前記外部端子における前記第2の絶縁膜からの突出部分の高さを大きくする第5の工程とを備えていることを特徴とする半導体装置の製造方法。A first step of forming a first insulating film in which an upper portion of the electrode is opened on a semiconductor chip in a wafer state having an electrode on a main surface;
A second step of forming a wiring having one end connected to the electrode and the other end serving as a connecting portion on the first insulating film;
A third step of forming a second insulating film made of an insulating resin material having an opening on the connection portion on the first insulating film including the wiring;
A fourth step of forming an external terminal made of a conductive member on the connection portion using the second insulating film as a mask;
And a fifth step of increasing the height of the protruding portion of the external terminal from the second insulating film by reducing the film thickness of the second insulating film. Device manufacturing method.
前記第1の絶縁膜の上に、一方の端部が前記電極と接続され、他方の端部が接続部となる配線を形成する第2の工程と、
前記配線を含む前記第1の絶縁膜の上に、前記接続部の上に開口部を有する絶縁性樹脂材からなる第2の絶縁膜を形成する第3の工程と、
前記第2の絶縁膜をマスクとして前記接続部の上に導電性部材からなる外部端子を形成する第4の工程と、
前記第2の絶縁膜の膜厚を小さくすることにより、前記外部端子における前記第2の絶縁膜からの突出部分の高さを大きくする第5の工程とを備えていることを特徴とする半導体装置の製造方法。A first step of forming, on a semiconductor chip having an electrode on a main surface, a first insulating film in which an upper portion of the electrode is opened;
A second step of forming a wiring having one end connected to the electrode and the other end serving as a connecting portion on the first insulating film;
A third step of forming a second insulating film made of an insulating resin material having an opening on the connection portion on the first insulating film including the wiring;
A fourth step of forming an external terminal made of a conductive member on the connection portion using the second insulating film as a mask;
And a fifth step of increasing the height of the protruding portion of the external terminal from the second insulating film by reducing the film thickness of the second insulating film. Device manufacturing method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002126339A JP3723524B2 (en) | 2002-04-26 | 2002-04-26 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002126339A JP3723524B2 (en) | 2002-04-26 | 2002-04-26 | Manufacturing method of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003324119A JP2003324119A (en) | 2003-11-14 |
JP3723524B2 true JP3723524B2 (en) | 2005-12-07 |
Family
ID=29540784
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002126339A Expired - Lifetime JP3723524B2 (en) | 2002-04-26 | 2002-04-26 | Manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3723524B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7964963B2 (en) | 2006-10-05 | 2011-06-21 | Nec Corporation | Semiconductor package and method for manufacturing semiconductor package |
-
2002
- 2002-04-26 JP JP2002126339A patent/JP3723524B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2003324119A (en) | 2003-11-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100658543B1 (en) | Semiconductor device and manufacturing method thereof | |
KR100671921B1 (en) | Semiconductor device and manufacturing method thereof | |
JP3842548B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
US20010008309A1 (en) | Interconnection substrate having metal columns covered by a resin film, and manufacturing method thereof | |
KR100608184B1 (en) | Semiconductor device and method for manufacturing the same | |
JP4522574B2 (en) | Method for manufacturing semiconductor device | |
US20080185711A1 (en) | Semiconductor package substrate | |
KR100614548B1 (en) | Fabrication method of wiring substrate for mounting semiconductor element and semiconductor device | |
US6221749B1 (en) | Semiconductor device and production thereof | |
JP2009004454A (en) | Electrode structure, forming method thereof, electronic component, and mounting substrate | |
JP2004363573A (en) | Semiconductor chip mounted body and its manufacturing method | |
KR100752106B1 (en) | Semiconductor device and manufacturing method for the same | |
JP3877150B2 (en) | Manufacturing method of wafer level chip scale package | |
JP4117603B2 (en) | Manufacturing method of chip-shaped electronic component and manufacturing method of pseudo wafer used for manufacturing the same | |
JP2004235420A (en) | Electronic device, manufacturing method thereof, circuit board, manufacturing method thereof, electronic device, and manufacturing method thereof | |
JP4054672B2 (en) | Manufacturing method of semiconductor device | |
JP4638614B2 (en) | Method for manufacturing semiconductor device | |
JP3457926B2 (en) | Semiconductor device and manufacturing method thereof | |
JP3723524B2 (en) | Manufacturing method of semiconductor device | |
KR101153675B1 (en) | Printed Circuit Board and Manufacturing Method Thereof | |
US20030116840A1 (en) | Electronic component including a housing and a substrate | |
JP2005183868A (en) | Semiconductor device and its packaging structure | |
JP3800298B2 (en) | Bump forming method and semiconductor device manufacturing method | |
JP3424164B2 (en) | Manufacturing method of semiconductor device | |
JP2008047710A (en) | Semiconductor substrate and semiconductor device, and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20020426 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040702 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040713 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040908 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040908 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050906 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050915 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080922 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 7 |