JP2000031146A - Semiconductor device and manufacture thereof - Google Patents

Semiconductor device and manufacture thereof

Info

Publication number
JP2000031146A
JP2000031146A JP10198854A JP19885498A JP2000031146A JP 2000031146 A JP2000031146 A JP 2000031146A JP 10198854 A JP10198854 A JP 10198854A JP 19885498 A JP19885498 A JP 19885498A JP 2000031146 A JP2000031146 A JP 2000031146A
Authority
JP
Japan
Prior art keywords
protective film
electrode pad
electrode
bump
barrier metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10198854A
Other languages
Japanese (ja)
Inventor
Takeshi Matsumoto
健 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP10198854A priority Critical patent/JP2000031146A/en
Publication of JP2000031146A publication Critical patent/JP2000031146A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To prevent crackings of a protecting film in inner-lead bonding due to the difference between the electrode pad on a semiconductor device and a protective film, the defective barrier-metal coverage, the lack of planarity at the surface of a bump, and the like. SOLUTION: On an electrode pad 4a, protective film 5 is formed thicker than in the electrode pad 4a. Then, by performing etch back or chemical- mechanical polishing for the electrode pad 4a and the protective film 5, a part of the protective film 5 is also removed so that the electrode pad 4a and the protecting film 5 become approximately the same hight, and the difference in the heights of the protective films is eliminated. In this way, when pressure is applied on the bump in the assembling process such as inner-lead bonding, the phenomenon of resulting crack formation in the protective film can be prevented.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は特に外部リードと接
続されるバンプを有する半導体装置およびその製造方法
に関するものである。
The present invention particularly relates to a semiconductor device having a bump connected to an external lead and a method of manufacturing the same.

【0002】[0002]

【従来の技術】半導体装置の製造方法において従来の方
法について説明する。
2. Description of the Related Art A conventional method of manufacturing a semiconductor device will be described.

【0003】図3,図4は半導体装置の従来の製造方法
を示す断面図である。特に図4(c)は、半導体装置の
完成断面図であり、1は半導体基板、2はMOS型トラ
ンジスタ、3はMOS型トランジスタ2を含む半導体基
板1上に搭載された他の素子を被覆して形成される絶縁
材料からなる保護膜、4は電極配線、4aは電極パッ
ド、5は電極配線4を保護する絶縁材料からなる保護
膜、5aは保護膜段差部分、6はバンプのバリアメタ
ル、7はフォトレジスト、8はバンプ、8aはバンプ段
差部分である。
FIGS. 3 and 4 are sectional views showing a conventional method of manufacturing a semiconductor device. In particular, FIG. 4C is a completed cross-sectional view of the semiconductor device, in which 1 is a semiconductor substrate, 2 is a MOS transistor, and 3 is another element mounted on the semiconductor substrate 1 including the MOS transistor 2. A protective film 4 made of an insulating material formed by the above, 4 is an electrode wiring, 4a is an electrode pad, 5 is a protective film made of an insulating material for protecting the electrode wiring 4, 5a is a step portion of the protective film, 6 is a barrier metal of a bump, Reference numeral 7 denotes a photoresist, 8 denotes a bump, and 8a denotes a bump step portion.

【0004】次に半導体装置の製造方法について説明す
る。まず、半導体基板1上にMOS型トランジスタ2な
どの素子を作成する。次に、その表面を保護膜3で覆
う。その際、例えば電気的にコンタクトさせる半導体基
板1に形成された拡散層上の部分などに相当する保護膜
3の部位を開口しておく(図3(a))。次に、MOS
型トランジスタ2に接合される電極配線4や電極パッド
4aを同時に形成する(図3(b))。次に、ウェハ表
面全体を保護膜5で被い、さらにその表面をエッチング
して電極パッド4a表面を露出させる(図3(c))。
次に、スパッタリングやエレクトロンビーム蒸着方法な
どでバリアメタル6を形成する(図3(d))。そし
て、このバリアメタル6の上にフォトレジスト7を形成
させ(図3(e))、めっき方式で金属製のバンプ8を
形成する(図4(a))。その際、下の開口の凹凸を反
映して電極パッド4aにバンプ段差部分8aができる。
最後に、フォトレジスト7を除去し(図4(b))、バ
リアメタル6の不要部分をウェットエッチング方法もし
くはドライエッチング方法でエッチングすることによ
り、この半導体装置の製造が終了する(図4(c))。
Next, a method of manufacturing a semiconductor device will be described. First, an element such as a MOS transistor 2 is formed on a semiconductor substrate 1. Next, the surface is covered with a protective film 3. At this time, a portion of the protective film 3 corresponding to, for example, a portion on the diffusion layer formed on the semiconductor substrate 1 to be electrically contacted is opened (FIG. 3A). Next, MOS
The electrode wiring 4 and the electrode pad 4a to be joined to the type transistor 2 are simultaneously formed (FIG. 3B). Next, the entire surface of the wafer is covered with the protective film 5, and the surface is further etched to expose the surface of the electrode pad 4a (FIG. 3C).
Next, the barrier metal 6 is formed by sputtering or electron beam evaporation (FIG. 3D). Then, a photoresist 7 is formed on the barrier metal 6 (FIG. 3E), and a metal bump 8 is formed by a plating method (FIG. 4A). At that time, a bump step portion 8a is formed on the electrode pad 4a reflecting the unevenness of the lower opening.
Finally, the photoresist 7 is removed (FIG. 4B), and unnecessary portions of the barrier metal 6 are etched by a wet etching method or a dry etching method, thereby completing the manufacture of the semiconductor device (FIG. 4C). )).

【0005】[0005]

【発明が解決しようとする課題】しかしながら、図3,
図4に示す方法で製造された半導体装置においては保護
膜5が電極パッド4aの上で保護膜段差部分5aをつく
っている。そのため、代表的な組立方法であるインナー
リードボンディング(以下ILBと略する)等の組立工
程でバンプの上部から圧力がかかった場合、この電極パ
ッド4aによる保護膜段差部分5aに圧力が局所的にか
かり、この場所に保護膜クラックが発生してしまう。ま
た、電極パッド4aによる保護膜段差部分5aがあるた
め、バリアメタル6を形成した際、この保護膜段差部分
5aでバリアメタル6のカバーレージが悪くなってしま
い、後のめっき工程においてバリアメタル断線による未
めっき部分が発生する恐れがある。また、バンプ8の上
部分にもこの保護膜段差部分5aの影響でバンプ段差部
分8aができてバンプ8の表面のフラット性を欠いてし
まい、このことにより組立工程においてバンプ8にイン
ナーリードなど外部配線と接続させる場合、バンプ8と
リードなどの接合が悪くなる恐れがある。
However, FIG.
In the semiconductor device manufactured by the method shown in FIG. 4, the protective film 5 forms a protective film step portion 5a on the electrode pad 4a. For this reason, when pressure is applied from above the bumps in an assembling process such as inner lead bonding (hereinafter abbreviated as ILB), which is a typical assembling method, the pressure is locally applied to the protective film step portion 5a by the electrode pad 4a. As a result, cracks in the protective film occur at this location. In addition, since there is a protection film stepped portion 5a due to the electrode pad 4a, when the barrier metal 6 is formed, the coverage of the barrier metal 6 deteriorates at the protection film stepped portion 5a, and the barrier metal disconnection occurs in a later plating step. There is a possibility that an unplated portion may be generated due to this. Also, a bump step 8a is formed on the upper portion of the bump 8 under the influence of the protective film step 5a, and the flatness of the surface of the bump 8 is lost. When connecting to the wiring, there is a possibility that the bonding between the bump 8 and the lead may be deteriorated.

【0006】本発明は、上記問題点に鑑み、絶縁膜(保
護膜)の段差をなくし、絶縁膜クラックをなくしてバリ
アメタルカバーレージを良好にすることによってバンプ
表面をフラットにする半導体装置およびその製造方法を
提供することを目的とする。
SUMMARY OF THE INVENTION In view of the above problems, the present invention is directed to a semiconductor device having a flat bump surface by eliminating a step in an insulating film (protective film), eliminating cracks in the insulating film and improving barrier metal coverage. It is intended to provide a manufacturing method.

【0007】[0007]

【課題を解決するための手段】前記目的を達成するため
の本発明の半導体装置は、基板上に第1の電極(電極パ
ッド)が形成され、前記電極パッドは絶縁膜(保護膜)
に囲まれ、さらに電極パッドの上面は、前記保護膜の表
面とほぼ同一の高さに形成され、電極パッド上には、バ
リアメタルを介して、外部に信号を取り出すためのイン
ナーリードが接合される第2の電極(バンプ)が形成さ
れた構成としたものである。
In order to achieve the above object, a semiconductor device according to the present invention has a first electrode (electrode pad) formed on a substrate, and the electrode pad is formed of an insulating film (protective film).
And the upper surface of the electrode pad is formed at substantially the same height as the surface of the protective film. An inner lead for taking out a signal to the outside is joined to the electrode pad via a barrier metal. In this configuration, a second electrode (bump) is formed.

【0008】このような構成により、電極パッドの上面
と保護膜の表面とをほぼ同一の高さに形成したことで、
段差がほとんどなくなり、ILB等の組立工程で、電極
パッドと保護膜の一部にまたがって形成されたバンプに
圧力がかかった場合に,保護膜の段差部分に圧力が局所
的にかかり、保護膜クラックが発生してしまう現象を未
然に防ぐことを可能にしている。
With such a structure, the upper surface of the electrode pad and the surface of the protective film are formed at substantially the same height.
When there is almost no step, and pressure is applied to the bump formed over the electrode pad and a part of the protective film in the assembling process of the ILB or the like, pressure is locally applied to the step part of the protective film and the protective film is This makes it possible to prevent the occurrence of cracks.

【0009】また保護膜の段差をなくすことでバリアメ
タルを形成する際のバリアメタルカバーレージを良好に
でき、このことで、後のバンプの例えば金めっき工程で
バリアメタル断線による未めっき部分をなくす効果があ
る。
In addition, by eliminating the step of the protective film, it is possible to improve the barrier metal coverage at the time of forming the barrier metal, thereby eliminating the unplated portion due to the breakage of the barrier metal in a later bump, for example, in a gold plating process. effective.

【0010】さらにまた、保護膜の段差をなくし、加え
てバリアメタルカバーレージを良好にすることでバンプ
形成する際のめっき工程で下地である保護膜およびバリ
アメタル段差がそのままバンプ表面に出ることをなく
し、バンプ表面をフラットにすることを特徴としてお
り、このことで、組立工程でバンプにリードなど外部配
線と接続させる場合、非常に接合が良くなる効果が見込
まれる。
Furthermore, by eliminating the step of the protective film and improving the barrier metal coverage, it is possible to prevent the protective film and the barrier metal step, which are the base, from appearing on the bump surface as they are in the plating step when forming the bump. The feature is that the bump surface is flattened, and thus, when the bump is connected to an external wiring such as a lead in an assembling process, an effect that a very good bonding is expected can be expected.

【0011】また本発明の半導体装置の製造方法におい
ては、特に前記電極パッド上面を露出させるとともに、
電極パッドの上面と保護膜表面とがほぼ同一の高さにな
るようにする工程は、ケミカルメカニカルポリッシュメ
ント法によって行われることを特徴とするものである。
このような構成により、電極パッドの上面と保護膜の表
面とをほぼ同一の高さにすることができる。
Further, in the method of manufacturing a semiconductor device according to the present invention, in particular, while exposing the upper surface of the electrode pad,
The step of making the upper surface of the electrode pad and the surface of the protective film have substantially the same height is performed by a chemical mechanical polishing method.
With such a configuration, the upper surface of the electrode pad and the surface of the protective film can be made substantially the same height.

【0012】[0012]

【発明の実施の形態】本発明の実施の形態について、図
面を用いて詳細に説明する。
Embodiments of the present invention will be described in detail with reference to the drawings.

【0013】図1,図2は、本発明の半導体装置の製造
方法の一実施形態による製造工程の概略説明図である。
特に図2(d)は半導体装置の完成断面図である。な
お、図3,図4に示した従来技術における部材と同一の
部材については同一の符号を付して、詳細な説明は省略
する。電極パッド4aは、半導体基板上に形成された各
種素子から延長された配線と接続されている。場合によ
っては図のMOS型トランジスタ2の電極から延長され
た配線と接続するように形成される。
FIG. 1 and FIG. 2 are schematic explanatory diagrams of a manufacturing process according to an embodiment of a method of manufacturing a semiconductor device of the present invention.
In particular, FIG. 2D is a completed sectional view of the semiconductor device. Note that the same members as those in the prior art shown in FIGS. 3 and 4 are denoted by the same reference numerals, and detailed description thereof will be omitted. The electrode pads 4a are connected to wirings extended from various elements formed on the semiconductor substrate. In some cases, it is formed so as to be connected to a wiring extending from the electrode of the MOS transistor 2 in the figure.

【0014】次に、この半導体装置およびその製造方法
について説明する。まず、シリコンの半導体基板1上に
MOS型トランジスタ2などの素子を作成する。次に、
その表面を窒化シリコン等の保護膜3で覆い、半導体基
板1に形成された拡散層など電気信号を取り出すための
コンタクト部分に相当する保護膜3の部位を開口する
(図1(a))。
Next, the semiconductor device and its manufacturing method will be described. First, an element such as a MOS transistor 2 is formed on a silicon semiconductor substrate 1. next,
The surface is covered with a protective film 3 made of silicon nitride or the like, and a portion of the protective film 3 corresponding to a contact portion for extracting an electric signal, such as a diffusion layer formed on the semiconductor substrate 1, is opened (FIG. 1A).

【0015】次に、MOS型トランジスタ2の電極配線
4や電極パッド4aをそれぞれ別工程で形成する(図1
(b))。ここで電極配線4の高さより電極パッド4a
の方が高くなるように形成する。これは次の工程におい
て、電極パッド4aだけが保護膜3上に形成されるバン
プ8のバリアメタル6に接触するようにするためであ
る。これらの材料は主にアルミニウムを主成分とする合
金や銅などが用いられる。次に、基板の表面全体を保護
膜5で被う(図1(c))。保護膜5の材質としては窒
化膜(SiN)などが用いられる。また保護膜5の膜厚
は10〜15μm程度とする。
Next, the electrode wiring 4 and the electrode pad 4a of the MOS transistor 2 are formed in different steps (FIG. 1).
(B)). Here, the electrode pad 4a is formed according to the height of the electrode wiring 4.
Is formed to be higher. This is because only the electrode pads 4a are brought into contact with the barrier metal 6 of the bumps 8 formed on the protective film 3 in the next step. As these materials, alloys mainly composed of aluminum, copper, and the like are used. Next, the entire surface of the substrate is covered with a protective film 5 (FIG. 1C). As a material of the protective film 5, a nitride film (SiN) or the like is used. The thickness of the protective film 5 is about 10 to 15 μm.

【0016】次に、電極パッド4aおよび保護膜5をエ
ッチバックによって全面にわたって一様に除去する(図
1(d))。エッチバックの方法としてはケミカルメカ
ニカルポリッシュメント法といわれる表面研磨方法を用
いるのが適当である。この際、電極パッド4aおよび保
護膜5が半導体基板内部で均一な高さになるように、基
板水平性および研磨治具の水平性など様々なパラメータ
を十分に注意しながら表面研磨を行う必要がある。また
保護膜5にクラックを起こさないよう、微小な研磨用材
を用いる必要がある。そして保護膜5と電極パッド4a
の膜厚は1〜2μm程度になるまでエッチバックする。
なお、電極パッド4aおよび保護膜5の材質を同一レー
トでエッチングするエッチング液、またはエッチングガ
スを用いてドライエッチングを行うといった方法も有効
である。
Next, the electrode pads 4a and the protective film 5 are uniformly removed by etching back over the entire surface (FIG. 1D). It is appropriate to use a surface polishing method called a chemical mechanical polishing method as an etch back method. At this time, it is necessary to perform the surface polishing while paying sufficient attention to various parameters such as the horizontality of the substrate and the horizontality of the polishing jig so that the electrode pads 4a and the protective film 5 have a uniform height inside the semiconductor substrate. is there. Further, it is necessary to use a fine polishing material so as not to cause cracks in the protective film 5. Then, the protective film 5 and the electrode pad 4a
Is etched back until the film thickness becomes about 1 to 2 μm.
A method of performing dry etching using an etching solution or an etching gas for etching the materials of the electrode pad 4a and the protective film 5 at the same rate is also effective.

【0017】次に、バリアメタル6を形成する(図1
(e))。形成方法としてはスパッタリングやエレクト
ロンビーム蒸着などを用いる。バリアメタル6の材質に
はAuやPd,Cuなどの貴金属やTi,TiWなどが
用いられる。また、膜厚は0.1〜1μm程度とする。
次に、バリアメタル6上にフォトレジスト7を塗布し、
バンプ8を成長させようとする部分のフォトレジスト7
を除去する(図2(a))。次に、バンプ8を成長させ
る(図2(b))。バンプ8を成長させるには電解めっ
き方式を用いる。また無電解めっき液を使用すれば、バ
リアメタル6なしでバンプ8形成が可能である。バンプ
8の材質には通常、AuやCu,Agなどの貴金属やは
んだなどが用いられる。また成長させる高さとしては1
0〜25μm程度が望ましい。
Next, a barrier metal 6 is formed (FIG. 1).
(E)). As a forming method, sputtering, electron beam evaporation, or the like is used. As the material of the barrier metal 6, a noble metal such as Au, Pd, or Cu, or Ti or TiW is used. Further, the film thickness is about 0.1 to 1 μm.
Next, a photoresist 7 is applied on the barrier metal 6,
A portion of the photoresist 7 where the bump 8 is to be grown
Is removed (FIG. 2A). Next, bumps 8 are grown (FIG. 2B). An electrolytic plating method is used to grow the bumps 8. If an electroless plating solution is used, the bump 8 can be formed without the barrier metal 6. The material of the bump 8 is usually a noble metal such as Au, Cu, or Ag, or a solder. The growth height is 1
About 0 to 25 μm is desirable.

【0018】次に、フォトレジスト7を除去する(図2
(c))。最後に、バリアメタル6の不要部分をウェッ
トエッチング方法もしくはドライエッチング方法でエッ
チングすることにより、この半導体装置の製造が終了す
る(図2(d))。
Next, the photoresist 7 is removed (FIG. 2).
(C)). Finally, unnecessary portions of the barrier metal 6 are etched by a wet etching method or a dry etching method, thereby completing the manufacture of the semiconductor device (FIG. 2D).

【0019】以上の本発明の半導体装置およびその製造
方法で次に示す効果を生ずる。まず、電極パッド4aと
保護膜5とをエッチバックすることで電極パッド4aと
保護膜5の段差がなくなる。したがってバリアメタル6
およびバンプ8の表面にも段差がなくなる。このことに
より、ILB等の組立工程でバンプに圧力がかかった場
合に、保護膜段差部分に圧力が局所的にかかり、保護膜
クラックが発生してしまう現象を防ぐことを可能にして
いる。また、段差をなくすることで、電極パッド4aと
保護膜5の段差がそのままバンプ8の表面に出ることを
なくし、表面をフラットにすることができる。このこと
により、組立工程でバンプ8にリードなど外部配線と接
続させる場合、バンプ8とリード表面の接合面積が大き
くなり、加えてILBの加重が均一にバンプ8にかかる
ことにより、非常に接合強度が改善されるという効果が
ある。
The following effects are produced by the above-described semiconductor device and the method of manufacturing the same according to the present invention. First, the step between the electrode pad 4a and the protective film 5 is eliminated by etching back the electrode pad 4a and the protective film 5. Therefore, barrier metal 6
Also, there is no step on the surface of the bump 8. This makes it possible to prevent a phenomenon that when a pressure is applied to a bump in an assembling process of the ILB or the like, a pressure is locally applied to a step portion of the protective film and a crack of the protective film is generated. In addition, by eliminating the step, the step between the electrode pad 4a and the protective film 5 does not appear on the surface of the bump 8 as it is, and the surface can be made flat. As a result, when the bump 8 is connected to an external wiring such as a lead in the assembling process, the bonding area between the bump 8 and the surface of the lead is increased, and in addition, the load of the ILB is uniformly applied to the bump 8, so that the bonding strength is extremely high. Has the effect of being improved.

【0020】さらに、電極パッド4aと保護膜5の段差
をなくすことでバリアメタル6を形成する際のバリアメ
タルカバーレージを良好にし、このことで、後のめっき
工程でバリアメタル断線による未めっきをなくす効果が
ある。
Further, the step between the electrode pad 4a and the protective film 5 is eliminated to improve the barrier metal cover range when the barrier metal 6 is formed, thereby preventing unplating due to barrier metal disconnection in a later plating step. Has the effect of eliminating.

【0021】[0021]

【発明の効果】以上述べたように、本発明によれば、電
極パッドと絶縁膜とをエッチバックすることで絶縁膜の
段差をなくしたことにより、ILB等の組立工程におい
てバンプに圧力がかかった場合に、絶縁膜の段差部分に
圧力が局所的にかかって絶縁膜クラックが発生してしま
う現象を未然に防ぐことが可能になる。
As described above, according to the present invention, the bumps are applied to the bumps in the assembling process of the ILB and the like by eliminating the step of the insulating film by etching back the electrode pad and the insulating film. In such a case, it is possible to prevent a phenomenon in which a pressure is locally applied to a step portion of the insulating film and an insulating film crack occurs.

【0022】また絶縁膜の段差をなくすことによってバ
リアメタルを形成する際のバリアメタルカバーレージを
良好にでき、このことにより、後のめっき工程でバリア
メタル断線による未めっきをなくす効果がある。
In addition, by eliminating the step of the insulating film, the barrier metal coverage at the time of forming the barrier metal can be improved, which has the effect of eliminating unplating due to barrier metal disconnection in the subsequent plating step.

【0023】また絶縁膜の段差をなくし、加えてバリア
メタルもほぼ平坦にすることによってバンプ形成する際
のめっき工程において、下地である絶縁膜およびバリア
メタル段差がそのままバンプ表面に出ることをなくし、
バンプ表面をフラットにすることを可能にしたことによ
り、組立工程でバンプにリードなど外部配線と接続させ
る場合にバンプとリード表面の接合面積が大きくなり、
加えてILBの加重が均一にバンプにかかることによっ
て非常に接合が良くなる効果がある。
In the plating step of forming the bump by eliminating the step of the insulating film and making the barrier metal almost flat, the step of the insulating film and the barrier metal, which are the base, does not appear on the bump surface as it is.
By enabling the bump surface to be flat, the bonding area between the bump and the lead surface increases when connecting the bump to external wiring such as leads during the assembly process.
In addition, since the load of the ILB is uniformly applied to the bump, there is an effect that the bonding becomes very good.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の半導体装置の製造方法における、製造
開始からバリアメタル形成までの工程を示す概略説明図
FIG. 1 is a schematic explanatory view showing steps from the start of manufacturing to the formation of a barrier metal in a method of manufacturing a semiconductor device according to the present invention.

【図2】図1に示した製造工程に続いて、フォトレジス
ト形成から製造終了までの工程を示す概略説明図
FIG. 2 is a schematic explanatory view showing steps from the formation of a photoresist to the end of the manufacturing, following the manufacturing step shown in FIG. 1;

【図3】従来技術における半導体装置の製造方法におけ
る、製造開始からフォトレジスト形成までの工程を示す
概略説明図
FIG. 3 is a schematic explanatory view showing steps from the start of manufacturing to the formation of a photoresist in a method of manufacturing a semiconductor device according to a conventional technique.

【図4】図3に示した製造工程に続いて、バンプ形成か
ら製造終了までの工程を示す概略説明図
FIG. 4 is a schematic explanatory view showing the steps from the bump formation to the end of the manufacturing, following the manufacturing steps shown in FIG. 3;

【符号の説明】[Explanation of symbols]

1 半導体基板 2 トランジスタ 3,5 保護膜 4 電極配線 4a 電極パッド 6 バリアメタル 7 フォトレジスト 8 バンプ Reference Signs List 1 semiconductor substrate 2 transistor 3, 5 protective film 4 electrode wiring 4a electrode pad 6 barrier metal 7 photoresist 8 bump

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 基板上に形成された第1の電極と、この
第1の電極を囲むように形成された絶縁膜と、前記第1
の電極上に接合されて外部に信号を取り出す第2の電極
とを備え、前記第1の電極の上面と前記絶縁膜の表面を
ほぼ同一の高さに形成したことを特徴とする半導体装
置。
A first electrode formed on a substrate; an insulating film formed to surround the first electrode;
A second electrode joined to the first electrode and extracting a signal to the outside, wherein the upper surface of the first electrode and the surface of the insulating film are formed at substantially the same height.
【請求項2】 前記第1の電極と前記第2の電極との間
にバリアメタルを形成したことを特徴とする請求項1記
載の半導体装置。
2. The semiconductor device according to claim 1, wherein a barrier metal is formed between said first electrode and said second electrode.
【請求項3】 基板上に第1の電極を形成する工程と、
前記第1の電極を被覆する絶縁膜を形成する工程と、前
記絶縁膜の表面を除去して前記第1の電極上面を露出さ
せるとともに、前記第1の電極の上面と前記絶縁膜の表
面とをほぼ同一の高さにする工程と、前記第1の電極上
に外部に信号を取り出すための導電体を接合する第2の
電極を形成する工程とを含むことを特徴とする半導体装
置の製造方法。
Forming a first electrode on the substrate;
Forming an insulating film covering the first electrode, removing the surface of the insulating film to expose the upper surface of the first electrode, and removing the upper surface of the first electrode and the surface of the insulating film. And a step of forming a second electrode on the first electrode for bonding a conductor for extracting a signal to the outside. Method.
【請求項4】 前記絶縁膜の表面を除去する工程を、ケ
ミカルメカニカルポリッシュメント法によって行うこと
を特徴とする請求項3に記載の半導体装置の製造方法。
4. The method according to claim 3, wherein the step of removing the surface of the insulating film is performed by a chemical mechanical polishing method.
JP10198854A 1998-07-14 1998-07-14 Semiconductor device and manufacture thereof Pending JP2000031146A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10198854A JP2000031146A (en) 1998-07-14 1998-07-14 Semiconductor device and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10198854A JP2000031146A (en) 1998-07-14 1998-07-14 Semiconductor device and manufacture thereof

Publications (1)

Publication Number Publication Date
JP2000031146A true JP2000031146A (en) 2000-01-28

Family

ID=16398021

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10198854A Pending JP2000031146A (en) 1998-07-14 1998-07-14 Semiconductor device and manufacture thereof

Country Status (1)

Country Link
JP (1) JP2000031146A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009252997A (en) * 2008-04-07 2009-10-29 Renesas Technology Corp Semiconductor apparatus and method of manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009252997A (en) * 2008-04-07 2009-10-29 Renesas Technology Corp Semiconductor apparatus and method of manufacturing the same

Similar Documents

Publication Publication Date Title
US6538326B2 (en) Semiconductor device and manufacturing method thereof
US5707894A (en) Bonding pad structure and method thereof
US7282433B2 (en) Interconnect structures with bond-pads and methods of forming bump sites on bond-pads
US5567981A (en) Bonding pad structure having an interposed rigid layer
US7855103B2 (en) Wirebond structure and method to connect to a microelectronic die
US20050070085A1 (en) Reliable metal bumps on top of I/O pads after removal of test probe marks
JP4564166B2 (en) Method for forming wafer passivation layer
US5309025A (en) Semiconductor bond pad structure and method
JP2006210438A (en) Semiconductor device and its manufacturing method
US7508082B2 (en) Semiconductor device and method of manufacturing the same
JP2002319587A (en) Semiconductor device
JP2004501504A (en) Method and apparatus for forming an interconnect structure
US6838769B1 (en) Dual damascene bond pad structure for lowering stress and allowing circuitry under pads
JP2002093811A (en) Manufacturing method of electrode and semiconductor device
JPH118264A (en) Semiconductor device and its manufacture
JP2000031146A (en) Semiconductor device and manufacture thereof
US6415973B1 (en) Method of application of copper solution in flip-chip, COB, and micrometal bonding
US8168526B2 (en) Semiconductor chip package and method for manufacturing thereof
JPS60136338A (en) Semiconductor device
JP4209033B2 (en) Manufacturing method of semiconductor device
JP2002164381A (en) Semiconductor device and its manufacturing method
JPH0682704B2 (en) Semiconductor device
JP3548814B2 (en) Structure of protruding electrode and method for forming the same
JP2000357701A (en) Semiconductor device and manufacture thereof
JP3726529B2 (en) Semiconductor device