KR0180774B1

KR0180774B1 - 패킷 데이터 전송장치 및 전송방법

Info

Publication number: KR0180774B1
Application number: KR1019950017950A
Authority: KR
Inventors: 염윤종; 전성호
Original assignee: 김주용; 현대전자산업주식회사
Priority date: 1995-06-28
Filing date: 1995-06-28
Publication date: 1999-05-15
Also published as: KR970004520A; GB2302780B; GB2302780A; JPH09107379A; GB9613258D0; CN1114301C; CN1139852A

Abstract

본 발명은 중앙 처리 장치를 이용하지 않고, 하드웨어 라우터를 이용하여 소정의 패킷 데이터를 해당 목적지로 송신 및 수신하는 것이다.

본 발명은 하드웨어 라우더를 이용하여 패킷 데이터에서 목적지 어드레스를 검출하고, 검출한 목적지 어드레스에 따라 패킷 데이터를 전송하는 것으로 하드웨어 라우터가 각각의 노드를 순차적으로 지정하면서 패킷 데이터의 유무를 확인하고, 송신할 패킷 데이터에서 수신지 어드레스를 추출하여 전송할 노드를 판별하며, 패킷 데이터를 송신하는 노드와 이를 수신하는 노드의 전송 통로를 제공하여 중앙 처리 장치가 개입하지 않고서도 하드웨어적으로 패킷 데이터 통신을 하게 함으로써 중앙 처리 장치에 과부하를 주지않아 중앙 처리 장치의 동작이 향상되어 시스템의 처리속도가 향상되며, 멀티타스킹이 요구되는 시스템 및 고속 정확한 패킷 라우팅이 요구되는 시스템에 적용시켜 사용할 수 있다.

Description

패킷 데이터 전송장치 및 전송방법

본 발명은 패킷(packet)을 전송 단위로 하는 패킷 데이터를, 하드웨어 라우터(hardwqre router)를 이용하여 해당 목적지로 전송하는 패킷 데이터 전송장치 및 전송방법에 관한 것이다.

소정의 데이터를 전송하는 방식으로서 회선 교환방식과 패킷 전송 방식이 있다. 회선 교환 방식은 예를 들면, 전자 교환 방식에서 많이 채용되고 있는 것으로서 전송할 데이터를 지연시키지 않고, 실시간으로 전송할 수 있도록 통신로를 설정하는 교환 방식이다.

그러나 회선 교환 방식은 데이터를 전송하기 위하여 회선을 점유해야 되므로 회선을 유효하게 사용하지 못하고, 거리에 따른 통신 비용의 차이가 심하며, 통신속도가 상이한 상대방과는 통신할 수 없었다.

패킷 전송 방식은 전송할 데이터를 패킷 단위로 나누어 정송하는 방식으로서 CDMA(Code Division Multiple Access) 시스템과 같이 제어신호 및 소정의 데이터를 상호간에 전송하는 시스템에서 많이 사용되고 있다.

패킷은 전송할 데이터를 미리 정해진 길이로 분리한 것에 전송할 상대방의 어드레스 등을 나타내는 헤더를 붙인 것이다. 이러한 패킷 전송 방식은 데이터를 전송할 경우에 회선을 점유하지 않아도 되므로 회선을 유효하게 사용할 수 있고, 통신속도가 상이한 상대방과도 통신할 수 있는 장점이 있다.

패킷 데이터를 전송하는 종래의 패킷 데이터 전송장치는 제1도에 도시된 바와 같이, 입력되는 직렬 패킷 데이터를 병렬 패킷 데이터로 변환하는 직렬/병렬 변환부(100)와, 상기 직렬/병렬 변환부(100)에서 출력되는 병렬 패킷 데이터를 내부의 메모리(101A)에 일시 저장하고, 어드레스 정보를 검출하여 논리적 어드레스를 물리적 어드레스로 전환한 후 출력하는 중앙처리장치(101)와, 상기 중앙처리장치(101)가 출력하는 병렬 패킷 데이터를 저장하고 선입선출(first in first out) 방식으로 출력하는 버퍼(102)와, 상기 버퍼(102)가 출력하는 병렬 패킷 데이터를 해당 목적지로 송신하는 하드웨어 라우터(103)와, 상기 하드웨어 라우터(103)가 송신하는 패킷 데이터를 저장하고 선입선출 방식으로 출력하는 목적지의 버퍼(104)로 구성된다.

이와 같이 구성된 종래의 패킷 데이터 전송장치는 외부로부터 수신되는 직렬 패킷 데이터가 직렬/병렬 변환부(100)에서 병렬 패킷 데이터로 변환되고, 이를 중앙처리장치(101)가 입력받아 내부의 메모리(101A)에 순차적으로 저장한다.

메모리(101A)에 저장된 병렬 패킷 데이터는 중앙처리장치(101)가 순차적으로 읽어 패킷 데이터내에 포함되어 있는 소정의 정보중에서 어드레스 정보를 검출하고 논리적 어드레스를 물리적 어드레스로 전한한 후 출력한다. 중앙처리장치(101)가 출력한 병렬 패킷 데이터는 버퍼(102)가 저장하고, 선럽건출 방식으로 출력한다.

버퍼(102)에서 출력되는 병렬 패킷 데이터는 하드웨어 라우터(103)에 입력되고, 물리적 어드레스에 따라 해당 목적지에 버퍼(104)에 저장되며, 선입선출 방식으로 출력되어 해당 목적지로 전송된다.

이러한 종래의 패킷 데이터 전송장치는 중앙처리장치가 수신되는 패킷 데이터의 목적지 어드레스를 읽어 해당 목적지의 어드레스로 패킷 데이터를 전송하고 있다.

그러므로 멀티태스킹(multitasking)이 요구되는 시스템에서는 중앙처리장치에 과부하가 걸려 동작성능이 저하되고 많은 양의 패킷 데이터가 중앙처리장치로 입력되 경우에는 중앙처리장치의 과부하로 인하여 에러의 발생 우려가 높았다.

또한 중앙처리장치가 일일이 개입하여 패킷 데이터내의 어드레스 정보를 검출하므로 중앙처리장치의 주변회로가 매우 복잡하게 되었다.

본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 그 목적은 하드웨어 라우터를 잉요하여 패킷 데이터에서 전송할 목적지의 어드레스를 검출하고, 검출한 목적지의 어드레스에 따라 패킷 데이터를 전송하는 패킷 데이터 전송장치 및 전송방법을 제공하는 데 있다.

제1도는 종래의 패킷 데이터 전송장치의 구성을 보인 회로도.

제2도는 본 발명에 의한 패킷 데이터 전송장치의 구성을 보인 회로도.

제3도는 본 발명에 의한 패킷 데이터의 구조도.

제4도는 본 발명에 의한 하드웨어 라우터의 구성을 보인 블록도.

제5도는 노드의 구성을 보인 블록도.

제6도는 본 발명에 의한 어드레스 검출부의 구성을 보인 블록도.

제7도는 본 발명에 의한 패킷 데이터 검사루틴을 보인 플로우 차트.

제8도는 본 발명에 의한 패킷 데이터 전송루틴을 보인 플로우 차트.

* 도면의 주요부분에 대한 부호의 설명

200, 201, …, 20n : 노드 21 : 하드웨어 라우터

21A : 패킷 데이터 검사부 21B : 어드레스 검출부

21C : 패킷 데이터 전송부 220, 221, …, 22n : 송신버퍼

230, 231, …, 23n : 수신버퍼

이러한 목적을 달성하기 위한 본 발명은 하드웨어 라우터가 각각의 노드(node)를 순차적으로 지정하여 전송할 패킷 데이터의 유무를 확인하고, 송신하는 노드의 패킷 데이터에서 수신지(destination) 어드레스를 추출하여 수신할 노드를 판별한다.

그러므로 본 발명에 의하면, 중앙처리장치가 개입하지 않고서도 패킷 데이터를 송신하는 노드와 이를 수신하는 노드의 전송 통로를 제공하여 하드웨어적으로 패킷 데이터 통신을 수행하게 됨을 특징으로 한다.

이하, 첨부된 제2도 내지 제8도의 도면을 참조하여 본 발명의 패킷 데이터 전송장치 및 전송방법을 상세히 설명한다.

제2도는 본 발명의 패킷 데이터 전송장치의 구성을 보인 회로도이다. 본 발명에 의한 패킷 데이터 전송장치는 상호간에 패킷 데이터를 송수신하는 다수의 노드(200, 201, …, 20n)와; 상기 다수의 노드(200, 201, …, 20n)의 사이에 개재되고 각 노드(200, 201, …, 20n)로부터 수신되는 패킷 데이터에서 목적노드의 어드레스를 검출하여 목적노드로 전송하는 하드웨어 라우터(21)와; 상기 노드(200, 201, …, 20n)가 송신하는 패킷 데이터를 저장하고 상기 하드웨어 라우터(21)에 입력시키는 다수의 송신버퍼(220, 221, …, 22n)와; 상기 하드웨어 라우터(21)가 출력하는 패킷 데이터를 저장하고 해당노드(200, 201, …, 20n)로 입력시키는 다수의 수신버퍼(230, 231, …, 23n)로 구성된다. 참조부호 24는 제어버스이며, 25는 데이터버스이다.

노드(200)를 송신노드로 하여 목적노드(20n)로 패킷을 송신하는 1:1통신에 대하여 설명한다. 노드(200)는 송신버퍼(220)에 기입 제어신호(TXWRO)를 출력하여 송신할 패킷을 송신버퍼(220)에 기입(WRITE)한다.

제3도에 본 발명에 의한 패킷의 구조를 보인다. 하나의 패킷은 다수의 바이트(Byte)로 구성되며, 패킷이 시작하는 첫째 바이트 9번째 비트(b₈)에 시작을 표시하는 1을 기입하고 마지막 바이트의 9번째 비트(b₈)에 패킷의 끝을 표시하는 1을 기입한다. 하드웨어 라우터(21)는 이 9번째 비트를 검사하여 패킷의 시작과 끝을 검출한다. 패키의 마지막 바이트가 송신버퍼(220)에 기입되면, 노드(200)는 패킷이 준비되었음을 알리는 패킷준비신호(PKTRDY)를 제어버스(24)를 통해 하드웨어 라우터(21)로 출력한다. 본 실시예에서는 패킷의 시작과 끝을 표시하는 비트는 9번째 비트에 표시하였지만, 9비트 중에서 어디에 표시하여도 본 발명의 목적을 달성하는데 영향을 주지 않는다.

제4도에 본 발명에 의한 하드웨어 라우터의 구성을 보인 블록도가 도시된다. 본 발명에 의한 하드웨어 라우터(21)는 각 노드(200, 201, …, 20n)가 전송할 패킷을 갖고 있는지를 검사하는 패킷 데이터 검사부(21A)와; 상기 패킷 데이터 검사부(21A)가 검사한 패킷 데이터에 포함되어 있는 목적노드의 어드레스를 검출하는 어드레스 검출부(21B)와; 상기 어드레스 검출부(21B)가 검출한 목적지 어드레스에 따라 패킷 데이터를 목적지로 전송하는 패킷 데이터 전송부(21C)로 구성된다.

패킷 데이터 검사부(21A)는 노드(200, 201, …, 20n)를 순차적으로 검색하는데, 각 노드에서 패킷 준비신호(PKTRDY)가 입력되었는지를 검사하기 위하여 각 노드(200, 201, …, 20n)로 준비검사신호(CHKEN0, CHKEN1, …, DHKENn)를 출력한다. 각 노드는 준비검사신호(CHKEN0, CHKEN1, …, CHKENn)가 입력된 경우에만 패킷준비신호(PKTRDY)를 출력하며, 그렇지 않은 경우에는 패킷준비신호(PKTRDY) 출력단자를 트리 상태(TRI-STATE)로 둔다.

패킷 데이터 검사부(21A)가 송신노드(200)에서 패킷준비신호(PKTRDY)를 입력받으면, 패킷 데이터 전송부(21C)로 전송요청신호(REQ)를 출력한다. 패킷 데이터 전송부(21C)로부터 요청인지신호(ACK)가 회신되면 해당 송신노드(200)의 패킷준비신호(PKTRDY)를 클리어하는 신호(RDYCLR)를 출력한 후 다음노드(201, 201, …, 20n)를 검색한다.

패킷 데이터 전송부(21C)는 패킷 데이터 검사부(21A)로부터 전송요청신호(REQ)를 입력받으면, 읽기가능신호(RDENO)를 해당 송신노드(200)로 출력하고 요청인지신호(ACK)를 패킷 데이터 검사부(21A)로 출력한다. 패킷 데이터 전송부(21C)는 읽기가능신호(RDEN)에 의해 인에이블(enable)되 송신노드(200)의 송신버퍼(200)를 읽어들여 패킷의 어드레스 필드가 검출될 때까지 어드레스 검출부(21b)로 출력한다. 어드레스 검출부(21B)가 어드레스를 검출하여 해당하는 목적노드(20n0를 인에이블하기 위한 기입가능신호(WRENn)를 출력하면, 송신노드(200)의 송신버퍼(220)와 목적노드(20n)의 수신버퍼(23n) 사이에 데이터 경로가 형성된다. 패킷 데이터 전송부(21C)는 어드레스 검출부(21B)에 남아 있는 어드레스 필드까지의 데이터를 수신버퍼(23n)로 옮긴 후, 송신버퍼(200)로부터 데이터를 읽어내어(MOVRD) 수신버퍼(23n)로 쓰는동작(MOVWR)을 수행한다. 전송이 완료되면 패킷 데이터 전송부(21C)는 패킷 전송이 끝났음을 알리는 신호(DONE)를 출력하여 목적노드(20n)가 수신버퍼(23n)로부터 데이터를 읽어들이도록 한다. 이후 패킷 데이터 전송부(21C)는 계속하여 패킷 데이터 검사부(21A)의 전송요청신호(REQ)를 검사하여 전송요청신호(REQ)가 입력되면 상기 과정을 반복한다.

제5도는 본 발명에 의한 노드의 구성을 보인 블록도가 도시된다. 각 노드(200, 201, …, 20n)는 마이크로프로세서(51)와 라우터 정합부(52)로 구성된다. 라우터 정합부(52)는 송신하고자 하는 패킷을 9-비트 버스폭(D0-D8)의 송신버퍼(220, 221, …22n)에 쓰기할 때 패킷의 첫 바이트와 마지막 바이트의 마지막 비트(b₈)에 1을 중간 바이트의 마지막 비트(b₈)에는 0를 쓰기한다. 이것은 하드웨어 라우너(21)가 패킷의 처음과 끝을 검출할 수 있도록 하기 위한 것이며, 하드웨어 라우터(21)는 송신버퍼(220, 221, …, 22n)를 읽어들일 때 각 바이트의 9번째 비트(b₈)를 검사한다. 이와 같이 구성하면 패킷의 시작과 끝을 알리기 위해 패킷의 양 끝에 별도의 데이터를 추가할 필요가 없기 때문에 데이터 저장공간을 절약할 수 있으며, 데이터의 처리 효율을 높일 수 있다.

재6도는 본 발명에 의한 어드레스 검출부의 구성을 보인 블록도가 도시된다. 본 발명에 의한 어드레스 검출부(21B)는 송신버퍼(220, 221, …, 22n)에서 입력되는 데이터(TXD)를 입력받아 시프트하여 수신버퍼(230, 231, 21n)로 출력하고, 서로 직렬로 연결되는 다수의 시프트 레지스터(610, 611, 61n)로 구성되는 시프트 레지스터부(61)와; 상기 데이터(TXD)에서 어드레스 데이터를 추출하여 출력하는 어드레스 레지스터(62)와; 상기 어드레스 레지스터(62)에서 어드레스 데이터를 입력받아 디코딩하여 그 어드레스에 해당하는 수신노드로 쓰기가능신호(WREN)를 출력하는 어드레스 테이블(63)로 구성된다.

예를 들어 제1노드(200)에서 제n노드(20n)로 패킷을 송신하는 경우, 어드레스 검출부(21B)는 다음과 같은 과정을 수신노드의 어드레스를 검출하여 목적 노드(20n)로 쓰기가능신호(WRENn)를 출력한다.

패킷 데이터 전송부(21C)는 송신버퍼(220)로부터 데이터를 읽어들여 시프트 레지스터부(61)와 어드레스 레지스터(62)로 출력한다. 어드레스 레지스터(62)는 송신버퍼(220)에서 패킷 데이터를 입력받으며, 어드레스 필드가 입력될 때 어드레스클록(ADDRCLK)이 하이로 입력되어 어드레스 레지스터(62)는 어드레스 데이터를 패치(fetch)하여 어드레스 테이블(63)로 출력한다. 어드레스 테이블(63)은 상기 어드레스 레지스터(62)에서 입력받은 어드레스 데이터를 디코딩하여 그 어드레스에 해당하는 목적노드(20n)로 쓰기가능신호(WRENn)를 출력한다. 이때 시프트 레지스터부(61)는 패킷 데이터에서 어드레스를 검출할 때까지 패킷 데이터를 시프트시킬 수 있도록 패킷 데이터의 시작부터 어드레스 필드까지 포함된 바이트의 수와 동일한 시프트 레지스터를 구비한다. 따라서 송신버퍼(220)에서 읽어들인 패킷 데이터는 어드레스 데이터가 검출될 때까지 상실되지 않고 시프트 레지스터(610, 611, …, 61n)에 저장된다. 어드레스가 검출된 후에 목적노드(20n)로 경로가 형성되므로 시프트 레지스터부(61)에서 출력되는 패킷 데이터는 수신버퍼로 입력된다.

이와 같이 어드레스 검출부(21B)가 패킷의 어드레스 필드를 디코딩하여 목적노드의 데이터 경로를 인에이블하기 때문에 송신노드에서 다수의 노드로 동시에 패킷을 전송하고자 할 때 어드레스 필드의 데이터를 변경하여 그 변경된 데이터에 따라 어드레스 테이블이 해당 어드레스를 디코딩하도록 하여 용이하게 전송할 수 있다. 예를 들면 어드레스 필드가 FF(HEX)이면, 모든 노드로 쓰기가능신호(WREN)를 출력하도록 어드레스 테이블(63)을 구성하고, 33(HEX)이면 0, 2, 4, 6노드(200, 202, 204, 206)로 쓰기가능신호(WREN0, WREN2, WREN4, WREN6)를 출력하도록 어드레스 테이블(63)을 구성한다. 어드레스 필드가 1바이트인 경우 2⁸=256가지의 어드레스를 선택할 수 있는 어드레스 테이블(63)을 구성할 수 있다.

본 발명은 이러한 구조를 가지기 때문에 송신노드가 패킷을 전송하고자 할 때 원하는 수신노드의 수와 관계없이 동시에 다수의 노드로 송신할 수 있다.

제7도에 본 발명에 의한 패킷 데이터 검사부가 송신노드와 목적노드 사이에 데이터 경로를 형성하는 방법을 보인 플로우차트가 도시된다. 단계 S71에서 검사할 노드의 번호를 0로 설정하고, 단계 S72에서 해당노드(200)에 준비검사신호(CHKENO)를 출력하여 각 노드를 지정한다. 단계 S73에서 지정된 노드(200)에서 패킷준비신호(PKTRDY)가 입력되는지를 판단한다. 패킷준비신호가 입력되지 않는 경우 단계 S74에서 노드번호를 1증가시키고 단계 S72를 반복한다. 패킷준비신호가 입력된 경우, 단계 S75에서 패킷 데이터 전송부(21C)로 전송요청신호(REQ)를 출력한다. 단계 S76에서 패킷 데이터 전송부(21C)에서 요청인지신호(ACK)가 회신되었는지를 판단한다. 회신되지 않은 경우, 단계 S75를 반복하고, 회신된 경우, 단계, S77에서 송신노드로 클리어신호(RDUYCLR)를 출력한다. 단계 S78에서 패킷 데이터 정송부(21C)가 데이터 전송을 완료했는지를 판단한다. 완료하지 않은 경우, 단계 S77을 반복하고, 완료한 경우 단계 S74를 반복한다.

제8도에 본 발명에 의한 패킷 데이터 전송부가 송신노드와 목적노드 사이에서 데이터를 전송하는 방법을 보인 플로우차트가 도시된다. 단계 S81에서 패킷데이터 검사부(21A)로부터 전송요청신호(REQ)가 입력되었는지를 판단한다. 전송 요청신호(REQ)가 입력되지 않은 경우 단계 S81을 반복하고, 전송요청신호(REQ)가 입력된 경우, 단계 S82에서 해당 송신노드로 읽기가능신호(RDEN)를 출력하고 요청인지신호(ACK)를 패킷 데이터 검사부(21A)로 출력한다. 단계 S83에서 송신버퍼로부터 데이터를 읽어들여 어드레스 필드까지 어드레스 검출부(21B)로 출력한다. 단계 S84에서 목적노드의 어드레스가 검출되었는지를 판단한다. 목적노드의 어드레스가 검출되지 않은 경우, 단계 S83을 반복하고, 목적노드의 어드레스가 검출된 경우, 단계 S85에서 목적노드의 수신버퍼로 어드레스 검출부(21B)에 저장된 어드레스 필드까지의 데이터를 전송한다. 단계 S86에서 송신버퍼에 남아 있는 나머지 데이터를 수신버퍼로 전송한다.

이상, 상기 설명한 바와 같이 본 발명은 전송할 패킷 데이터에서 목적지의 어드레스를 하드웨어 라우터에서 직접 검출하여 해당 노드로 전송함으로써 중앙처리장치에 과부하를 주지 않게 한다. 그러므로 중앙처리장치의 동작이 향상되어 시스템의 처리속도가 향상되고, 멀티태스킹이 요구되는 시스템이나 정확하고 고속의 패킷 라우팅이 요구되는 시스템에 적용시켜 사용할 수 있다.

Claims

패킷 데이터 전송장치에 있어서, 상호간에 패킷 데이터를 송수신하는 다수의 노드와; 상기 각 노드가 송신하는 패킷 데이터를 저장하는 다수의송신버퍼와; 상기 다수의 노드의 사이에 개재되고, 각 노드가 송신할 패킷 데이터를 갖고 있는지를 순차적으로 검사하고, 그 송신버퍼에서 패킷 데이터를 읽어들여 목적노드의 어드레스를 검출하여 그 목적 노드로 상기 송신버퍼에 저장된 패킷 데이터를 전송하는 하드웨어 라우터와; 상기 하드웨어 라우터가 출력하는 패킷 데이터를 저장하는 수신버퍼로 구성되는 것을 특징으로 하는 패킷 데이터 전송장치.
제1항에 있어서, 상기 하드웨어 라우터는 상기 각 노드가 전송할 패킷을 갖고 있는지를 검사하는 패킷 데이터 검사부와; 상기 패킷 데이터 검사부가 검사한 패킷 데이터에 포함되어 있는 목적노드의 어드레스를 검출하는 어드레스 검출부와; 상기 어드레스 검출부가 검사란 목적노드 어드레스에 따라 패킷 데이터를 목적지로 전송하는 패킷 데이터 전송부로 구성되는 것을 특징으로 하는 패킷 데이터 전송창치.
패킷 데이터 전송방법에 있어서, 패킷 데이터 검사부는 검사할 노드의 번호를 0로 설정하고, 해당 노드에 준비검사신호를 출력하여 각 노드를 지정하여 패킷준비신호가 입력되는지를 판단하는 제1단계와; 패킷준비신호가 입력되지 않는 경우 노드번호를 1증가시켜 상기 단계를 반복하는 제2단계와; 패킷 준비신호가 입력된 경우 패킷 데이터 전송부로 전송요청신호를 출력하는 제3단계와; 상기 패킷 데이터 전송부에서 요청인지신호가 회신되었는지를 판단하는 제4단계와; 회신되지 않은 경우 상기 전송요청신호 출력단계를 반복하고, 회신된 경우 상기 패킷준비신호를 출력한 송신노드로 클리어신호를 출력하는 제5단계와; 상기 패킷 데이터 전송부가 데이터 전송을 완료했는지를 판단하여 완료하지 않은 경우 송신완료를 대기하고, 완료한 경우 상기 제2단계를 반복하는 제6단계와; 로 제어하고, 패킷 데이터 전송부는, 상기 패킷 데이터 검사부로부터 전송요청신호가 입력되었는지를 판단하는 제1단계와; 전송요청신호가 입력되지 않은 경우 상기 제1단계를 반복하고, 전송요청신호가 입력된 경우 해당 송신노드로 읽기가능신호를 출력하고 요청인지신호를 상기 패킷 데이터 검사부로 출력하는 제2단계와; 송신버퍼로부터 데이터를 읽어들여 어드레스 필드까지 어드레스 검출부로 출력할는 제3단계와; 상기 어드레스 검출부가 목적노드의 어드레수가 검출하였는지를 판단하는 제4단계와; 목적노드의 어드레스가 검출되지 않은 경우 상기 제3단계를 반복하고, 목적노드의 어드레스가 검출된 경우 목적노드의 수신버퍼로 어드레스 검출부에 저장된 어드레스 필드까지의 데이터를 전송하는 제5단계와; 송신버퍼에 남아 있는 나머지 데이터를 수신버퍼로 전송하는 제6단계;로 제어하는 것을 특징으로 하는 패킷 데이터 전송방법.
제1항에 있어서, 상기 각 노드는 마이크로프로세서와; 송신하고자 하는 패킷을 그 송신버퍼에 쓰기할 때 패킷의 첫 바이트와 마지막 바이트의 마지막 비트에 1을, 중간 바이트의 마지막 비트에는 0을 쓰기하는 라우터 정합부로 구성되는 것을 특징으로 하는 패킷 데이터 전송장치.
제1항에 있어서, 상기 송신버퍼는 9비트 폭을 갖는 것을 특징으로 하는 패킷 데이터 전송장치.
제2항에 있어서, 상기 패킷 데이터 검사부는 상기 다수의 노드로 준비검사 신호를 순차적으로 출력하고, 각 노드에서 패킷 준비신호가 입력된 경우, 상기 패킷 데이터 전송부로 전송요청신호를 출력하고, 상기 패킷 데이터 전송부로부터 요청인지신호가 회신되면 해당 송신노드의 패킷준비신호를 클리어하는 신호를 출력하는 것을 특징으로 하는 패킷 데이터 전송장치.
제2항에 있어서, 상기 패킷 데이터 전송부는 상기 패킷 데이터 검사부로부터 전송요청신호를 입력받으면 상기 송신노드의 송신버퍼를 읽어들여 패킷의 어드레스 필드가 검출될 때까지 어드레스 검출부로 출력하고, 목적노드의 어드레스가 검출되면, 그 목적노드의 수신버퍼로 상기 송신버퍼의 패킷 데이터를 전송하는 것을 특징으로 하는 패킷 데이터 전송장치.
제2항에 있어서, 상기 어드레스 검출부는 상기 송신버퍼에서 입력되는 데이터를 입력받아 시프트하여 수신버퍼로 출력하고, 서로 직렬로 연결되는 다수의 시프트 레지스터로 구성되는 시프트 레지스터부와; 상기 데이터에서 어드레스 데이터를 추출하여 출력하는 어드레스 레지스터와; 상기 어드레스 레지스터에서 어드레스 데이터를 입력받아 디코딩하여 그 어드레스에 해당하는 목적노드로 쓰기가능신호를 출력하는 어드레스 테이블로 구성되는 것을 특징으로 하는 패킷 데이터 전송장치.
제2항에 있어서, 상기 패킷 데이터 전송부는 각 바이트의 마지막 비트에 저장된 1을 검출하여 패킷의 첫 바이트와 마지막 바이트를 검출하는 것을 특징으로 하는 패킷 데이터 전송장치.
제8항에 있어서, 상기 시프트 레지스터부는 패킷의 시작부터 어드레스 필드까지 포함된 바이트의 수와 동일한 수의 시프트 레지스터를 구비하는 것을 특징으로 하는 패킷 데이터 전송장치.
제8항에 있어서, 상기 어드레스 레지스터는 상기 패킷 데이터 전송부에서 입력되는 어드레스클록에 의해 상기 패킷에서 어드레스 필드를 검출하는 것을 특징으로 하는 패킷 데이터 전송장치.
제8항에 있어서, 상기 어드레스 테이블은 상기 어드레스 레지스터에서 입력되는 어드레스 데이터를 디코딩하여 목적노드를 검출하여 해당 목적노드로 쓰기가능신호를 출력하는 것을 특징으로 하는 패킷 데이터 전송장치.
제8항에 있어서, 상기 어드레스 테이블은 상기 다수의 노드중에서 다수의 노드를 지정하는 어드레스 데이터를 디코딩하여 상기 다수의 노드로 쓰기가능신호를 출력하는 것을 특징으로 하는 패킷 데이터 전송장치.