KR0179228B1 - 교차코일용 아날로그 지시계기의 구동장치 - Google Patents

Abstract

본 발명은 교차코일용 아날로그 지시계기의 구동장치에 관한 것으로서, 특히 입력신호와 정전압 공급신호를 비교하여 입력신호에 상응하는 구형파를 발생하는 비교부와, 상기 비교부의 구형파 신호에 응답하여 DC 전압을 발생하는 DC 전압 발생부와, 상기 DC 전압 발생부의 출력전압을 평활하는 리플전압 제거부와, 상기 리플전압의 출력전압과 피드백된 출력전압을 연산하여 증폭하는 연산증폭부와, 상기 연산증폭부의 출력전압에 응답하여 함수전류파형을 발생하고, 그 함수전류파형에 응답하여 함수전압파형을 형성하는 제 1 함수 발생부와, 상기 연산증폭부의 출력전압에 응답하여 상기 제 1 함수파형 발생부의 함수파형보다 1/2주기만큼 딜레이된 함수 전류 파형을 발생하고, 이 함수전류파형에 응답하여 함수전압파형을 발생하는 제 2 함수 발생부와, 상기 제 1, 제 2 함수 발생부의 함수전압을 교차코일에 인가하는 제 1, 제 2 출력구동부와, 상기 전체 회로부에 전원 전압을 공급하는 정전압회로부로 구비되는 것을 특징으로 한다.

따라서, 본 발명은 입력신호에 대해 전압을 달리하여 단계적으로 함수전류파형을 구하고, 그에 따른 함수전압파형을 구해서 교차코일에 전류를 인가하므로서 소자수의 감소, 반도체 집적회로의 면적 축소, 소비전력의 감소를 실현할 수 있다는 효과가 있다.

Description

교차코일용 아날로그 지시계기의 구동장치

본 발명은 교차코일용 아날로그 지시계기의 구동장치에 관한 것으로서, 특히 입력신호에 상응하는 사인, 코사인 형태의 파형을 형성한 후 저항을 통해 소정의 함수 전압 파형을 발생시키도록 한 교차코일용 아날로그 지시계기의 구동장치에 관한 것이다.

도 1 은 종래의 아날로그 지시계기의 구동장치의 블록도로서, 도시한 바와 같이 자동차로부터 발생된 입력신호와 정전압단자의 입력신호와 비교하여 입력 주파수에 상응하는 구형파를 발생하는 비교부(1)와, 상기 비교부(1)에서 발생된 구형파에 응답하여 DC 전압을 발생하는 DC 전압 발생부(2)와, 상기 DC 전압 발생부(2)에서 발생된 DC 전압에 응답하여 톱니파 신호를 발생하는 제 1, 제 2 톱니파 발생부(3)(3´)와, 상기 제 1, 제 2 톱니파 발생부(3)(3´)에서 발생된 톱니파 신호에 응답하여 삼각파 신호를 발생하는 제 1, 제 2 삼각파 발생부(4)(4´)와, 상기 제 1, 제 2 삼각파 발생부(4)(4´)에서 발생된 삼각파 신호에 응답하여 함수전압을 형성하는 제 1, 제 2 함수 발생부(5)(5´)와, 상기 제 1, 제 2 함수 발생부(5)(5´)에서 발생된 함수전압에 의해 코일(8)에 전류를 인가시키는 제 1, 제 2 출력구동부(6)(6´)와, 상기 제 1, 제 2 톱니파 발생부(3)(3´)에서 형성된 톱니파 신호에 응답하여 선택적으로 출력구동부(6)(6´)를 구동시키는 출력방향전환부(7)와, 상기 전체 회로부에 전원전압을 공급하는 정전압부(8)로 구성된다.

상기와 같이 구성된 종래 교차코일용 아날로그 지시계의 구동장치의 동작은 다음과 같다.

도 1 은 종래 기술인 교차코일용 아날로그 지시계기의 구동장치를 설명하기 위한 블록도로서, 입력신호와 정전압 신호를 비교부(1)에서 비교하여 입력 주파수 신호에 상응하는 구형파를 발생시키고, 발생된 구형파는 DC 전압 발생부(2)로 입력되고, DC 전압 발생부(2)에 의해 입력신호에 상응한 구형파형은 전압형성저항(RB)와 평활콘덴서(CB)에 입력신호 상응하는 DC 전압이 발생된다. 한편 DC 전압 발생부(2)로부터 발생된 DC 전압은 도 2 에서 보는 바와같이 톱니파 발생부(3)(3´) 로 각각 입력되고, 도 4 의 13과 14와 같은 파형을 갖는 신호가 출력단자(II′)(II)로 출력된다. 이렇게하여 출력된 입력신호에 상응한 톱니파 파형은 도 3 에 도시한 삼각파 발생부(4)(4´)를 통하여 도 4 의 15, 16 파형을 갖는 신호를 출력한다. 이 신호는 도 3 에 도시한 함수 발생부(5)(5´)를 통하여 도 4 의 17, 18 과 같은 함수 전압을 형성하여 도 3 의 출력구동부(6)(6´)의 전압 전류 변환기(B)로 입력되고, 전압 전류 변환기(B)를 통한 출력은 각각 전류결정저항(Ref1)(Ref2)로 인가된다.

상기 전류 결정저항(Ref1)(Ref2)에 의해 출력된 전압은 출력구동부(6)(6´)로 입력되어 교차코일(8)에 전류를 인가한다.

이때, 도 2 의 톱니파 발생부(3)(3´)에서 발생된 톱니파 파형은 출력 방향 전환부(7)로 입력되고, 이 입력된 신호는 전압비교기(CC), 인버터(F), 노아게이트(D), 앤드게이트(E)등이 거쳐 각각의 출력단자(I)(I′)로 출력되며, 이 신호는 도 3 의 출력구동부(6)(6´)가 선택적으로 코일(8)에 전류를 인가하도록 제어한다.

그러나, 상기와 같은 교차코일용 아날로그 지시계의 구동장치는 입력신호에 따른 직류전압의 변환이 빨라야 하므로 평활콘덴서의 상용되는 크기가 무한정 커질 수 없으므로 일정 크기의 평활콘덴서를 사용하게 되는 데, 이로인한 입력신호의 저주파수 범위에서의 떨리는 현상이 발생되는 문제점이 있었다.

또한, 소정의 함수 전압을 형성시키기 위해 각각의 톱니파 발생부, 삼각파 발생부, 함수 발생부, 출력방향전환부 등의 다단계 블록과 회로를 구성함으로서 많은 소자의 구성이 필요하고, 이에 따른 반도체 집적회로의 면적이 커질 뿐만 아니라 소자의 배치 배선의 어려움은 물론 소자수의 증가로 인한 소비 전력이 증대된다는 문제점이 있었다.

본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 입력신호에 상응하는 사인, 코사인 형태의 파형을 형성한 후 저항을 통해 소정의 함수전압을 발생시키도록 한 교차코일용 아날로그 지시계기의 구동장치를 제공하는 데 있다.

상기 목적을 달성하기 위해 본 발명은 입력신호와 정전압 공급신호를 비교하여 입력신호에 상응하는 구형파를 발생하는 비교부와, 상기 비교부의 구형파 신호에 응답하여 DC 전압을 발생하는 DC 전압 발생부와, 상기 DC 전압 발생부의 출력전압을 평활하는 리플전압 제거부와, 상기 리플전압의 출력전압과 피드백된 출력전압을 연산하여 증폭하는 연산증폭부와, 상기 연산증폭부의 출력전압에 응답하여 함수전류를 발생하고, 그 함수전류에 응답하여 함수전압을 형성하는 제 1 함수 발생부와, 상기 연산증폭부의 출력전압에 응답하여 상기 제 1 함수 발생부의 함수전압보다 1/2주기만큼 딜레이된 함수전류를 발생하고, 이 함수전류에 응답하여 함수전압을 발생하는 제 2 함수 발생부와, 상기 제 1, 제 2 함수 발생부의 함수전압을 교차코일에 인가하는 제 1, 제 2 출력구동부와, 상기 전체 회로부에 전원 전압을 공급하는 정전압회로부로 구비되는 것을 그 특징으로 한다.

도 1 은 종래 기술인 교차코일용 아날로그 지시계기의 구동장치를 설명하기 위한 구성 블록도이다.

도 2 및 도 3 은 종래 기술인 교차코일용 아날로그 지시계기의 구동장치를 설명하기 위한 상세회로도이다.

도 4 는 종래 기술인 교차코일용 아날로그 지시계기의 각부 파형도.

도 5 는 본 발명에 의한 교차코일용 아날로그 지시계기의 구동장치를 설명하기 위한 구성 블록도이다.

도 6 는 도 5 에 있어서 함수파형 발생부의 상세회로도이다.

도 7 은 도 5 에 있어서 출력구동부의 상세회로도이다.

도 8 은 본 발명에 의한 교차코일용 아날로그 지시계기의 각부 파형도이다.

이하, 첨부 도면을 참조하여 좀더 상세하게 설명하면 다음과 같다.

도 5 는 본 발명인 교차코일용 아날로그 지시계기의 구동장치를 설명하기 위한 블록도로서, 도시한 바와 같이 입력신호와 정전압 공급신호를 비교하여 입력신호에 상응하는 구형파를 발생하는 비교부(10)와, 상기 비교부의 구형파 신호에 응답하여 DC 전압을 발생하는 DC 전압 발생부(20)와, 상기 DC 전압 발생부(20)의 출력전압을 평활하는 리플전압 제거부(30)와, 상기 리플전압의 출력전압과 피드백된 출력전압을 연산하여 증폭하는 연산증폭부(40)와, 상기 연산증폭부(40)의 출력전압에 응답하여 함수전류를 발생하고, 그 함수전류에 응답하여 함수전압을 형성하는 제 1 함수 발생부(50)와, 상기 연산증폭부(40)의 출력전압에 응답하여 상기 제 1 함수 발생부(50)의 함수전압보다 1/2주기만큼 딜레이된 함수전류를 발생하고, 이 함수전류에 응답하여 함수전압을 발생하는 제 2 함수 발생부(50′)와, 상기 제 1, 제 2 함수 발생부(50)50′)의 함수전압을 교차코일(70)에 인가하는 제 1 , 제 2 출력구동부(60)(60′)와, 상기 전체 회로부(80)에 전원 전압을 공급하는 정전압회로부로 구성된다.

상기 리플전압 제거부(30)는 입력신호에 상응하는 DC 전압을 형성하기 위한 전압형성저항(RB)과 평활콘덴서(CB)를 병렬로 연결 구성한다.

상기 연산증폭부(40)는 상기 리플전압 제거부(30)의 출력단에 저항(RA1)(RA2)을 직렬 연결 구성하고, 상기 저항(RA1)(RA2)사이에 콘덴서(CA2)의 일측단자를 연결하고, 다른측 단자는 연산증폭기(AA)의 출력단에 연결 구성하고, 상기 저항(RA2)의 일측단자는 연산증폭기(AA)의 비반전단자로 연결 구성하고, 상기 저항(RA2)과 연산증폭기(AA)의 사이에 일측이 접지에 연결된 콘덴서(CA1)를 연결 구성하고, 연산증폭기(AA)의 반전단자로는 연산증폭기(AA)의 출력을 피드백할 수 있도록 연결 구성한다.

상기 제 1, 제 2 함수 발생부(50)(50′)는 상기 정전압 공급부(80)의 전압을 분배하여 기준전압을 발생하는 기준전압 발생부(50a)(50′a)와, 상기 기준전압과 연산증폭부(40)의 출력전압을 비교전압으로하여 상호 비교하고, 그 비교값에 응답한 전류를 발생하는 제 1, 제 2 함수전류발생부(50b)(50′b)와, 상기 제 1, 제 2 함수전류발생부(50b)(50′b)의 전류를 미러전류로하여 상기 정전류와 상호 비교하고 , 그 비교에 응답한 전류를 저항에 인가받아 함수전압을 발생하는 제 1, 제 2 함수전압발생부(50c)(50′c)로 구성된다.

상기 출력구동부(60)(60′)는 정전압을 비반전단자로 입력받고, 상기 함수파형 발생부에서 출력된 전압을 반전단자로 입력받아 비교하고, 그 비교값에 따라 출력전압을 변환하는 전압비교부(CC)와, 상기 전압비교부(CC)의 출력값에 응답하여 선택적으로 교차코일에 전류를 인가하는 출력부(60a)(60′a)와, 상기 함수 발생부(50)(50′)의 출력전압에 의해 상기 출력부의 전류를 제어하는 출력전류 제어부(60b)(60′b)로 구성된다.

상기 기준전압 발생부(50a)(50′a)는 직렬연결된 제 1 저항(R131)∼제 8 저항(R138)에 의해 정전압 공급부(80)의 정전압을 분배한다.

상기 제 1 함수전류발생부(50b)는 베이스단이 접지된 제 1 트랜지스터(Q107)와 상기 기준전압을 베이스단으로 입력받는 제2, 제3, 제4 트랜지스터(Q119)(Q131)(Q143)와, 상기 연산증폭부(40)의 출력전압을 베이스단으로 입력받는 상기 제5, 제6, 제7, 제8 트랜지스터(Q112)(Q124)(Q136)(Q148)로 구성한다.

상기 제2 함수전류발생부(50′b)는 상기 기준전압을 베이스단으로 입력받는 제1, 제2, 제3, 제4 트랜지스터(Q302)(Q314)(Q326)(Q328)와, 상기 연산증폭부(40)의 출력전압을 베이스단으로 입력받는 상기 제5, 제6, 제7, 제8 트랜지스터(Q307)(Q319)(Q331)(Q343)로 구성한다.

상기 제1 함수전압발생부(50c)는 상기 함수전류발생부(50a)의 함수전류를 인가받기 위한 제9∼제20 트랜지스터(Q503∼Q510)(Q571∼Q574)와 전압형성저항(R111)으로 구성된다.

상기 제1 함수전압발생부(50′c)는 상기 함수전류발생부(50′a)의 함수전류를 인가받기 위한 제9∼제20 트랜지스터(Q603∼Q610)(Q601)(Q602)(Q611)(Q612)와 전압형성저항(R112)으로 구성된다.

상기와 같이 구성된 본 발명의 동작을 설명하면, 자동차로부터 발생된 주파수 신호의 입력신호가 도 5 의 비교부(10)의 입력단자(IN)를 통하여 입력되면 비교부(10)를 통해 구형파가 입력신호에 상응하여 발생하고, 도 8 의 19 파형과 같은 입력신호에 상응하여 발생된 구형파는 DC 전압 발생부(20)로 입력되고, DC 전압 발생부(20)를 통해서 입력신호에 상응하는 DC 전압이 형성되고, 이 DC 전압은 입력신호의 저주파수 영역에서의 리플전압을 제거하기 위해서 저항(RB), 콘덴서(CB)에 의해 평활하여 도 8 의 20 파형부분의 A1과 같이 입력신호의 저주파수 영역에서 리플전압을 제거하여 DC 전압을 발생한다. 상기 DC 전압은 연산증폭부(40)로 입력되어 저항(RA1)(RA2) 및 콘덴서(CA1)(CA2)와 연산증폭기(AA)가 상호작용하여 DC전압의 리플전압을 제거한 후 입력신호에 상응하는 DC 전압을 출력한다.

이렇게하여 상기 DC 전압은 제1, 제2 함수발생부(50)(50´)로 각각 입력된다. 도 6 에 도시된 제1, 제2 함수발생부(50)(50´)는 연산증폭부(40)의 출력단(O′)을 통해 출력되는 DC 전압을 제1 함수 발생부(50)의 트랜지스터(Q112)(Q124)(Q126)(Q148)와 제2 함수파형발생부(50′)의 트랜지스터(Q307)(Q319)(Q331)(Q343)으로 각각 입력한다. 이때 앞의 각 트랜지스터와 대칭되게 트랜지스터를 구성하는데, 이때 트랜지스터(Q107)의 베이스단은 접지하고, 트랜지스터(Q119)(Q131)(Q143)과 트랜지스터(Q302)(Q314)(Q326)(Q338)의 베이스단은 정전압(Vr′)을 저항(R131∼138)에 의해 분배된 일정의 전압을 입력하여 증폭하고 비교하며, 각각의 대칭인 회로의 출력전류(I1)(I2)(I3)(I4)와 출력전류(I11)(I22)(I33)(I44)가 각각 서로 방향이 반대가 되도록 구성한다.

상기 전류(I11)(I22)(I33)(I44)는 전류(I1)(I2)(I3)(I4)와 함께 연결되어 있고, 연산증폭기(AA)의 DC 전압의 변동과 정전압(Vr′)으로 분배되어 있는 일정한 DC 전압과 서로 비교하여 이에 상당한 전류가 정전류원인 트랜지스터(Q571)(Q574)(Q572)(Q573)에 흐르도록 한다. 상기 전류(I1)(I2)(I3)(I4)와 대칭적으로 흐르는 전류(I11)(I22)(I33)(I44)도 마찬가지로 정전류원인 트랜지스터(Q611)(Q601)(Q612)(Q602)에 전류가 흐르도록 한다.

상기 연산증폭기(AA)의 DC 전압의 변동(도 8 의 20 파형)에 따라 각각의 전류 파형은 도 8 의 21 파형 및 22 파형과 같이 직접적으로 함수전류가 발생된다. 이렇게하여 발생된 제1 함수전류(도 8 의 22 파형)은 트랜지스터(Q503)(Q504) (Q505)(Q506)(Q507)(Q508)(Q509)(Q510) 및 저항(R111)와 정전압단자(Vr/2)과 저항(R100), 트랜지스터(Q101)와 연동하여 전압형성저항(R111)에 인가되므로서 소정의 제1 함수전압(도 8 의 24파형)이 형성된다. 마찬가지로, 제2 함수전류(도 8 의 21 파형)은 정전류로 구성하고 있는 저항(R100)과 트랜지스터(Q101)과 함께 트랜지스터(Q603)(Q604)(Q605)(Q606)(Q607)(Q608)(Q609)(Q610)에 의해 상호 연동하여 저항(R112)에 인가되므로서 소정의 제2 함수전압(도 8 의 23 파형)을 형성한다.

상기 설명을 좀더 구체적으로 수식화하여 각각의 입력신호에 상응한 DC 전압(O′= 도 8 의 20 파형)을 비교전압으로 하고, 정전압 분배전압인 E1, E2, E3, E4을 기준전압일때의 각각의 함수전류(I7 = 도 8 의 22 파형, I8= 도8의 21 파형)를 구하면 다음과 같다.

[수식 1]

리플전압 억제부(30)의 출력단자(O′)로 출력되는 직류전압이 0전압일 때

[수식 2]

리플전압 억제부(30)의 출력단자(O′)로 출력되는 직류전압이 E1 전압일 때

[수식 3]

리플전압 억제부(30)의 출력단자(O′)로 출력되는 직류전압이 E2 전압일 때

[수식 4]

리플전압 억제부(30)의 출력단자(O′)로 출력되는 직류전압이 E3 전압일 때

[수식 5]

리플전압 억제부(30)의 출력단자(O′)로 출력되는 직류전압이 E4 전압일 때

[수식 6]

리플전압 억제부(30)의 출력단자(O′)로 출력되는 직류전압이 0 전압일 때

[수식 7]

리플전압 억제부(30)의 출력단자(O′)로 출력되는 직류전압이 E1 전압일 때

[수식 8]

리플전압 억제부(30)의 출력단자(O′)로 출력되는 직류전압이 E2 전압일 때

[수식 9]

리플전압 억제부(30)의 출력단자(O′)로 출력되는 직류전압이 E3 전압일 때

[수식 10]

리플전압 억제부(30)의 출력단자(O′)로 출력되는 직류전압이 E4 전압일 때

여기서, Vbe는 트랜지스터 베이스와 에미터와의 전압이다.

상기 10개의 수식에 의해 구한 값에 의해 도 8의 21, 22와 같은 파형을 구할 수 있다. 따라서, 상기 도 8의 21, 22 파형은 각각의 전압형성저항(R111)(R112)에 의해 도 8의 23, 24와 같은 함수전압파형을 구할 수 있다..

상기 함수전압을 출력구동부(60)(60′)는 전압비교기(CC)로 반전단자로 입력받고, 정전압을 비반전단자로 입력받아 비교하고, 그 비교값에 따라 출력전압을 변환하여 출력하면 출력부(60a)(60′a)에서는 그 출력값에 응답하여 선택적으로 교차코일에 전류를 인가한다. 이때, 전압전류변환기(B)와 전류결정저항(Ref1)(Ref2)로 이루어진 출력부(60b)(60′b)는 상기 함수 발생부(50)(50′)의 출력전압에 의해 상기 출력부(60a)(60′a)의 전류를 제어한다.

따라서, 상술한 바와같이 본 발명은 입력신호에 대해 전압을 달리하여 단계적으로 함수전류파형을 구하고, 그에 따른 함수전압파형을 구해서 교차코일을 구동되게하므로서 소자수의 감소, 반도체 집적회로의 면적 축소, 소비전력의 감소를 실현할 수 있다는 효과가 있다.

Claims (9)

1. 입력신호와 정전압 공급신호를 비교하여 입력신호에 상응하는 구형파를 발생하는 비교부와, 상기 비교부의 구형파 신호에 응답하여 DC 전압을 발생하는 DC 전압 발생부와, 상기 DC 전압 발생부의 출력전압을 평활하는 리플전압 제거부와, 상기 리플전압의 출력전압과 피드백된 출력전압을 연산하여 증폭하는 연산증폭부와, 상기 연산증폭부의 출력전압에 응답하여 함수전류파형을 발생하고, 그 함수전류파형에 응답하여 함수전압파형을 형성하는 제1 함수 발생부와, 상기 연산증폭부의 출력전압에 응답하여 상기 제1 함수 발생부의 함수전류보다 1/2주기만큼 딜레이된 함수전류를 발생하고, 이 함수전류에 응답하여 함수전압을 발생하는 제2 함수 발생부와, 상기 제1, 제2 함수 발생부의 함수전압을 교차코일에 인가하는 제1, 제2 출력구동부와, 상기 전체 회로부에 전원 전압을 공급하는 정전압회로부로 구비되는 것을 특징으로 하는 교차코일용 아날로그 지시계기의 구동장치.
2. 제 1 항에 있어서, 상기 리플전압 제거부는 입력신호에 상응하는 직류전압을 형성하기 위한 전압형성저항(RB)과 평활콘덴서(CB)를 병렬로 연결 구성하는 것을 특징으로 하는 교차코일용 아날로그 지시계기의 구동장치.
3. 제 1 항에 있어서, 상기 연산증폭부는 상기 리플전압 제거부의 출력단에 저항(RA1)(RA2)이 직렬 연결 구성하고, 상기 저항(RA1)(RA2)사이에 콘덴서(CA2)의 일측단자를 연결하고, 다른측 단자는 연산증폭기의 출력단에 연결 구성하고, 상기 저항(RA2)의 일측단자는 연산증폭기의 비반전단자로 연결 구성하고, 상기 저항(RA2)과 연산증폭기의 사이에 일측이 접지에 연결된 콘덴서(CA1)를 연결 구성하고, 연산증폭기의 반전단자로는 연산증폭기의 출력을 피드백할 수 있도록 연결 구성하는 것을 특징으로 하는 교차코일용 아날로그 지시계기의 구동장치.
4. 제 1 항에 있어서, 상기 제1, 제2 함수 발생부는 상기 정전압 공급부의 전압을 분배하여 기준전압을 발생하는 기준전압 발생부와, 상기 기준전압과 연산증폭부의 출력전압을 비교전압으로하여 상호 비교하고, 그 비교값에 응답한 전류를 발생하는 제1, 제2 함수전류발생부와, 상기 제1, 제2 함수전류발생부의 전류를 미러전류로하여 상기 정전류와 상호 비교하고 , 그 비교에 응답한 전류를 저항에 인가받아 함수전압을 발생하는 제1, 제2 함수전압발생부로 구성되는 것을 특징으로 하는 교차코일용 아날로그 지시계기의 구동장치.
5. 제 1 항에 있어서, 상기 출력구동부는 정전압을 비반전단자로 입력받고, 상기 함수파형 발생부에서 출력된 전압을 반전단자로 입력받아 비교하고, 그 비교값에 따라 출력전압을 변환하는 전압비교부와, 상기 전압비교부의 출력값에 응답하여 선택적으로 교차코일에 전류를 인가하는 출력부와, 상기 함수 발생부의 출력전압에 의해 상기 출력부의 전류를 제어하는 출력전류 제어부로 구성되는 것을 특징으로 하는 교차코일용 아날로그 지시계기의 구동장치.
6. 제 4 항에 있어서, 상기 기준전압 발생부는 직렬연결된 제1 저항∼제8 저항에 의해 정전압 공급부의 정전압을 분배하는 것을 특징으로 하는 교차코일용 아날로그 지시계기의 구동장치.
7. 제 4 항에 있어서, 상기 제1 함수전류발생부는 베이스단이 접지된 제1 트랜지스터와 상기 기준전압을 베이스단으로 입력받는 제2 트랜지스터∼제4 트랜지스터와, 상기 연산증폭부의 출력전압을 베이스단으로 입력받는 상기 제5 트랜지스터∼제8 트랜지스터로 구성하는 것을 특징으로 하는 교차코일용 아날로그 지시계기의 구동장치.
8. 제 4 항에 있어서, 상기 제2 함수전류발생부는 상기 기준전압을 베이스단으로 입력받는 제1 트랜지스터∼제4 트랜지스터와, 상기 연산증폭부의 출력전압을 베이스단으로 입력받는 상기 제5 트랜지스터∼제8 트랜지스터로 구성하는 것을 특징으로 하는 교차코일용 아날로그 지시계기의 구동장치.
9. 제 4 항에 있어서, 상2기 제1, 제2 함수전압발생부는 상기 제1 함수전류발생부의 함수전류를 인가받기 위한 제9 트랜지스터∼제20 트랜지스터와 전압형성저항으로 구성되는 것을 특징으로 하는 교차코일용 아날로그 지시계기의 구동장치.