KR0179015B1 - 반도체 장치의 패턴형성 공정 - Google Patents
반도체 장치의 패턴형성 공정 Download PDFInfo
- Publication number
- KR0179015B1 KR0179015B1 KR1019910014347A KR910014347A KR0179015B1 KR 0179015 B1 KR0179015 B1 KR 0179015B1 KR 1019910014347 A KR1019910014347 A KR 1019910014347A KR 910014347 A KR910014347 A KR 910014347A KR 0179015 B1 KR0179015 B1 KR 0179015B1
- Authority
- KR
- South Korea
- Prior art keywords
- epitaxial layer
- mask
- semiconductor device
- pattern
- present
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 12
- 238000000034 method Methods 0.000 title claims abstract description 10
- 238000004519 manufacturing process Methods 0.000 title description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 4
- 239000000758 substrate Substances 0.000 claims abstract description 4
- 230000007423 decrease Effects 0.000 claims 1
- 230000007261 regionalization Effects 0.000 abstract description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 239000002184 metal Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
서브미크론 패턴을 얻을 수 있도록한 반도체 장치의 패턴 형성공정에 관한 것으로, GaAs 기판(1)상에 제1에피택셜층(2)을 성장시킨후 액티브 영역의 제1에피택셜층(2)에 마스크(3)를 형성하는 공정과, 노출된 부분의 제1에피택셜층(2)상에 제2에피택셜층(4)을 마스크(3)의 양쪽 가장 자리에서부터 점점 가까워지게 하여 소정의 간격이 되도록 성장시키는 공정으로 이루어진다.
해상도가 1㎛정도의 포토장비로도 실시가능하며 에피택셜 공정을 이용하므로 핀치 오프 전압을 균일하게 할 수 있는 이점이 있다.
Description
제1도 (a)-(i)는 본 발명의 1실시예에 따른 반도체 장치의 제조공정도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : GaAs 기판 2 : 제1에피택셜층
3 : 마스크 4 : 제2에피택셜층
5 : 소오스 및 드레인 전극 6 : 포토레지스트
7 : 게이트 전극
본 발명은 반도체 장치에 관한 것으로, 특히 서브미크론(Submicron)패턴을 얻을 수 있도록한 반도체 장치의 패턴 형성 공정에 관한 것이다.
종래의 반도체 장치는 웨이퍼상에 패턴을 형성시키기 위하여 포토레지스트를 입히고 마스크를 겹쳐서 빛을 조사시켜 주어 빛을 받은 부분을 감광시키고 이것을 현상시켜서 만들었다.
미세패턴을 형성시키기 위해서는 사용되는 광원이 짧아야하며 이에 따른 짧은 파장에 감광되는 포토레지스트가 요구된다.
현재 짧은 파장을 위해서 전자빔이나 이온빔을 사용하거나 X-레이를 광원으로 사용하고 있는 추세이다.
웨이퍼에 마스크를 사용하여 패턴화시키는 것은 마스크상에 구멍을 만들어 그곳에 빛을 입사시키는 회절현상과 같다.
따라서, 마스크와 웨이퍼를 겹쳐서 형성시키는 경우는 해상도=3 λ(s+d/2) (여기서, λ는 광원파장, s는 마스크와 웨이퍼의 간격, d는 포토레지스트의 두께를 각각 나타낸다)이며, 마스크와 웨이퍼 사이에 렌즈를 이용하여 빛의 경로를 조절해주는 경우는 해상도 = Kλ / NA(여기서, K는 실험상수, NA는 개구수를 나타낸다)이다.
따라서, 현재 사용되고 있는 콘택장비와 프로젝션 장비로는 사용파장이 436nm , 365nm인 경우에 얻을 수 있는 패턴크기가 0.7㎛ 이상이 된다.
그러나, 그 이하의 패턴을 얻기 위해서는 물질파와 X-레이를 사용해야 하므로 장비가격이 매우 비싸며, 또한 그 광원에 작용하는 포토레지스트의 개발도 미흡한 상태이다.
본 발명은 이와같은 문제점을 해결하기 위한 것으로, 본 발명의 목적은 선택적 에피택셜 성장을 이용하여 서브미크론 패턴을 형성시키는 반도체 장치의 패턴 형성 공정을 제공하는 것이다.
본 발명의 다른 목적은 본발명의 서브미크론 패턴을 이용하여 그위에 게이트 메탈을 입혀 T자형 게이트의 고속 특성을 갖는 반도체 장치의 제조방법을 제공하는 것이다.
이하, 본 발명을 첨부도면에 의하여 상세히 설명한다.
제1도 (a)-(i)는 본 발명의 1실시예에 따른 제조공정도로서, 우선 제1도 (a)에 도시한 바와같이 GaAs 기판(1)상에 액티브층으로 사용되는 n형의 제1에피택셜층(2)을 원하는 두께만큼 성장시킨후, 제1도 (b)와 같이 게이트 영역의 제1에피택셜층(2)상에 마스크(3)를 형성한다.
그후, 제1도 (c)에 도시한 바와같이 노출된 부분의 제1에피택셜층(2)상에 n형과 n+형에 적층된 구조의 제2에피택셜층(4)을 성장시킨다.
이때, 성장되는 특성을 이용하여 마스크(3)의 양쪽 가장자리에 성장해오는 제2에피택셜층(4)이 점점 가까워지게 하여 소정의 간격(H)이 되도록 한다.
본 발명에서는 MOCVD(Metal Organic Chemical Vapour Deposition)장비를 사용하여 에피택셜 성장시켰으며, [100] GaAs 기판(1)에 [011]방향의 0˚~ 45˚각도로 성장시키면 마스크(3) 위로 역메사(Reverse-Mesa)형상의 구멍이 형성되며 그 구멍의 간격(H)는 다음과 같이 얻어질 수 있다.
H = D - 2T cosθ
여기서, D는 마스크(3)의 간격이며, θ는 마스크(3)와 제2에피택셜층(4)이 이루는 각도를 각각 나타내며, θ = 50˚일 경우에는 H = D - 1.286T가 된다.
또한, D를 1㎛로 하고 T를 0.5㎛로 할 때 H는 0.36㎛로 형성할 수 있게 된다.
그후, 제1도 (d)에 도시한 바와같이 소자 형성 영역으로 한정하여 패터닝한후, 제1도 (e)와 같이 소자 형성 영역의 양측면에서 제2에피택셜층(4)의 윗면의 각각의 일정 부분까지 연장된 소오스 및 드레인 전극(5)을 형성시킨다.
그다음, 제1도 (f)(g)에 도시한 바와 같이 간격(H)만큼의 마스크(3)를 식각하여 콘택을 형성하고 포토레지스트(6)를 이용하여 게이트 전극(7)을 형성한 다음, 포토레지스트(6)를 그대로 이용하여 게이트 전극(7)의 양측의 제2에피택셜층(4)을 일부 식각하고 포토레지스트(6) 및 그위에 남은 금속을 제거하면 본발명의 1실시예에 따른 T자형 게이트를 갖는 서브미크론 패턴의 MESFET(Metal-Semiconductor Field Effect Transistor)를 얻을 수 있게 된다.
이상 설명한 바와 같이, 본 발명에 따르면 기존의 서브미크론 패턴 형성이 고가의 전자빔장비나 X-선장비 및 스테퍼 장비의 사용으로 이루어지는 것에 비해 본 발명에서는 해상도가 1㎛ 정도의 포토장비로도 가능하게 된다.
또한, 에피택셜 공정을 이용하기 때문에 MESFET 소자의 중요한 특성이 핀치오프 전압을 균일하게 할수 있고, MESFET의 게이트에서 T자형 게이트를 한번의 포토공정으로 가능하게 할 수 있다.
Claims (3)
- GaAs 기판상에 제1에피택셜층을 성장시킨 후 액티브영역의 상기 제1에피택셜층 상에 마스크를 형성하는 공정과, 노출된 부분의 상기 제1에피택셜층에 제2에피택셜층을 상기 마스크의 양쪽 가장자리에서 부터 점점 가까워지게 하여 소정의 간격이 되도록 성장시키는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 패턴형성공정.
- 제1항에 있어서, 상기 소정의 간격이 H일때 상기 마스크의 간격을 D, 상기 마스크와 상기 제2에피택셜층이 이루는 각도를 θ라고 하면 H = D - 2T cosθ 가 되는 것을 특징으로 하는 반도체 장치의 패턴형성공정.
- 제1항에 있어서, 제2에피택셜층의 성장에 따라 소정의 간격이 작아질 때 그 위에 다시 PR작업을 하여 T형 게이트를 얻는 것을 특징으로 하는 반도체 장치의 패턴형성공정.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910014347A KR0179015B1 (ko) | 1991-08-20 | 1991-08-20 | 반도체 장치의 패턴형성 공정 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910014347A KR0179015B1 (ko) | 1991-08-20 | 1991-08-20 | 반도체 장치의 패턴형성 공정 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930005162A KR930005162A (ko) | 1993-03-23 |
| KR0179015B1 true KR0179015B1 (ko) | 1999-04-15 |
Family
ID=19318806
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910014347A KR0179015B1 (ko) | 1991-08-20 | 1991-08-20 | 반도체 장치의 패턴형성 공정 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0179015B1 (ko) |
-
1991
- 1991-08-20 KR KR1019910014347A patent/KR0179015B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR930005162A (ko) | 1993-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4599790A (en) | Process for forming a T-shaped gate structure | |
| US6042975A (en) | Alignment techniques for photolithography utilizing multiple photoresist layers | |
| US4637129A (en) | Selective area III-V growth and lift-off using tungsten patterning | |
| EP0101960B1 (en) | Method of manufacturing a semiconductor device having a self-aligned gate electrode | |
| US4536942A (en) | Fabrication of T-shaped metal lines for semiconductor devices | |
| US4569124A (en) | Method for forming thin conducting lines by ion implantation and preferential etching | |
| KR20050051650A (ko) | 자기 정렬되어 선택적으로 식각된 이중 리세스형 고 전자이동도 트랜지스터 형성 방법 | |
| JPH0136250B2 (ko) | ||
| US4897361A (en) | Patterning method in the manufacture of miniaturized devices | |
| US4324814A (en) | Method for forming a narrow thin film line | |
| US5652179A (en) | Method of fabricating sub-micron gate electrode by angle and direct evaporation | |
| US5693548A (en) | Method for making T-gate of field effect transistor | |
| KR0179015B1 (ko) | 반도체 장치의 패턴형성 공정 | |
| EP0392120B1 (en) | Semiconductor device with a gate having asymmetric sidewalls, and a production method thereof | |
| US4935377A (en) | Method of fabricating microwave FET having gate with submicron length | |
| RU2421848C1 (ru) | Способ изготовления полупроводникового прибора с т-образным управляющим электродом | |
| JP2610402B2 (ja) | 二重露光によるｔ形のゲートの製造方法 | |
| JPS622709B2 (ko) | ||
| KR100303767B1 (ko) | 미세한 레지스트 패턴의 형성 방법 및 게이트 전극의 형성 방법 | |
| US6048668A (en) | Method for patterning film and method for exposing resist film | |
| JPS6341078A (ja) | 半導体装置の製造方法 | |
| JPH022175A (ja) | 薄膜トランジスタ及びその製造方法 | |
| US5897366A (en) | Method of resistless gate metal etch for fets | |
| KR100304869B1 (ko) | 전계효과트랜지스터의제조방법 | |
| JPS5921193B2 (ja) | 電界効果トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070918 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |