KR0178251B1 - Data transmission method using fifo buffer - Google Patents
Data transmission method using fifo buffer Download PDFInfo
- Publication number
- KR0178251B1 KR0178251B1 KR1019960015393A KR19960015393A KR0178251B1 KR 0178251 B1 KR0178251 B1 KR 0178251B1 KR 1019960015393 A KR1019960015393 A KR 1019960015393A KR 19960015393 A KR19960015393 A KR 19960015393A KR 0178251 B1 KR0178251 B1 KR 0178251B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- fifo
- error
- address
- error detection
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
Abstract
본 발명은 FIFO(First In First Out)에 저장되는 데이터가 에러 발생시, 발생된 에러 데이터를 제거하여, 에러가 발생하지 않은 데이터를 전송하는 FIFO를 이용한 데이터 전송 장치에 관한 것으로서, 입력되는 데이터를 저장하고, 저장한 상기 데이터를 저장한 순서에 의하여 출력하는 FIFO(12)를 이용하여 데이터를 전송하는 장치에 있어서, 데이터를 생성하여 제공하는 데이터 생성부(10); 데이터 생성부(10)에서 제공하는 데이터의 에러를 검출하고, 검출한 데이터 에러 신호를 인가하는 에러 검출부(14); 데이터 생성부(10)에서 제공하는 데이터를 FIFO(12)에 저장할 수 있도록 하는 데이터 저장 제어 신호를 출력하는 FIFO 제어부(11); 저장 제어 신호가 인가되면 에러 검출부(14)로부터 데이터 에러 검출 신호가 인가되는지의 유무를 판단하여 데이터의 어드레스를 선택적으로 증가시키는 어드레스 제어부(20); FIFO(12)에 저장된 데이터를 독출하여 전송하는 데이터 전송부(13)를 포함한다.The present invention relates to a data transmission apparatus using a FIFO that transmits data in which an error does not occur by removing the generated error data when data stored in a FIFO (First In First Out) occurs, and stores input data. An apparatus for transmitting data by using the FIFO 12 outputting the stored data in the order of storing the data, the apparatus comprising: a data generating unit for generating and providing data; An error detection unit 14 for detecting an error of data provided by the data generation unit 10 and applying the detected data error signal; A FIFO controller 11 for outputting a data storage control signal for storing data provided by the data generator 10 in the FIFO 12; An address control unit 20 for determining whether the data error detection signal is applied from the error detection unit 14 and selectively increasing the address of the data when the storage control signal is applied; And a data transmitter 13 for reading and transmitting data stored in the FIFO 12.
Description
제1도는 종래 기술에 따른 FIFO를 이용한 데이터 전송 장치의 블럭도.1 is a block diagram of a data transmission apparatus using a FIFO according to the prior art.
제2도는 본 발명에 따른 FIFO를 이용한 데이터 전송 장치의 블럭도.2 is a block diagram of a data transmission apparatus using a FIFO according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10 : 데이터 생성부 11 : FIFO 제어부10: data generation unit 11: FIFO control unit
12 : FIFO 13 : 데이터 전송부12: FIFO 13: data transmission unit
14 : 에러 검출부 20 : 어드레스 제어부14: error detection unit 20: address control unit
본 발명은 FIFO(First In First Out)를 이용한 데이터 전송 장치에 관한 것으로서, 특히, FIFO에 저장되는 데이터가 에러 발생시, 발생된 에러 데이터를 제거하여, 에러가 발생하지 않은 데이터를 전송하는 FIFO를 이용한 데이터 전송 장치에 관한 것이다.The present invention relates to a data transmission apparatus using a first in first out (FIFO), and more particularly, when a data stored in the FIFO is an error, by using the FIFO to remove the error data generated by transmitting the error-free data A data transmission apparatus.
잘 알려진 바와 같이, FIFO는 가상 기억 장치하에서 페이지 대치 알고리즘으로 적재된 후, 시간이 가장 오래 된 것을 선정해서 내보내는 선입선출 방식의 기억 장치이다.As is well known, a FIFO is a first-in first-out memory device that is loaded with a page replacement algorithm under virtual memory, and then selects and exports the oldest one.
제1도는 종래 기술에 따른 FIFO를 이용한 데이터 전송 장치의 블럭도로서, 데이터를 생성하고, 생성된 데이터를 제공하는 데이터 생성부(10), 데이터 생성부(10)에서 데이터 생성시 발생한 에러 데이터를 검출하는 에러 검출부(14), 데이터 생성부(10)로부터 생성된 데이터를 기록하기 위한 WR 신호가 입력되면 데이터 생성부(10)의 생성 데이터를 저장하도록 제어하는 FIFO 제어부(11), FIFO 제어부(11)의 제어에 따라 데이터 생성부(10)에서 제공되는 데이터를 순차적으로 저장하고 저장 순서에 따라 순차적으로 출력하는 FIFO(12), FIFO(12)에 저장된 데이터를 독출하여 다른 구성 요소에 전송하는 데이터 전송부(13)를 포함한다.FIG. 1 is a block diagram of a data transmission apparatus using a FIFO according to the prior art. When the WR signal for recording the data generated by the error detecting unit 14 and the data generating unit 10 is detected, the FIFO control unit 11 and the FIFO control unit control to store the generated data of the data generating unit 10. 11) to sequentially store the data provided by the data generator 10 and output the data stored in the FIFO 12 and the FIFO 12 sequentially according to the storage order, and transmit the data to other components. And a data transmission unit 13.
이때, FIFO(12)에서 FIFO 제어부(11)로 출력되는 FF(Full FIFO) 신호는 FIFO 제어부(11)로부터 WR 신호가 입력된 경우, 데이터를 저장할 어드레스가 없는 경우 FIFO(12)가 발생하는 신호이며, FIFO(12)에서 데이터 전송부(13)로 출력되는 EF(Empty FIFO) 신호는 FIFO 제어부(11)에서 RD 신호가 입력된 경우, 어드레스에 저장된 데이터가 없는 경우 FIFO(12)가 발생하는 신호를 말한다.In this case, the FF (Full FIFO) signal output from the FIFO 12 to the FIFO control unit 11 is a signal generated by the FIFO 12 when the WR signal is input from the FIFO control unit 11 and there is no address to store data. The FIFO 12 outputs from the FIFO 12 to the data transmission unit 13 when the RD signal is input from the FIFO control unit 11 and the FIFO 12 is generated when there is no data stored in the address. Say a signal.
상술한 바와 같이, 종래의 FIFO를 이용한 데이터 전송 장치는, 에러 검출부(14)에서 데이터 생성부(10)의 에러 데이터를 검출하는 바, 기 저장된 데이터가 에러가 발생하는 경우, 에러가 발생한 데이터를 FIFO(12)로부터 제거할 수 없는 문제점이 있었다.As described above, the data transmission apparatus using the conventional FIFO detects the error data of the data generator 10 in the error detector 14, and when the previously stored data generates an error, the data is transmitted. There was a problem that could not be removed from the FIFO 12.
따라서, 본 발명은 상술한 바를 해결하기 위하여 안출된 것으로서, 본 발명의 목적은, FIFO에 기 저장된 데이터의 에러가 발생하면 에러가 발생한 데이터의 어드레스를 증가시키지 않으므로써, 에러가 발생한 데이터를 소멸시켜 제거하기 위한 FIFO를 이용한 데이터 전송 장치를 제공하는 데 있다.Accordingly, the present invention has been made to solve the above-described problem, and an object of the present invention is to eliminate data in which an error occurs by not increasing the address of the data in which an error occurs when an error of data previously stored in the FIFO occurs. The present invention provides a data transmission apparatus using a FIFO for removing.
상술한 목적을 달성하기 위한 본 발명에 따른 FIFO를 이용한 데이터 전송 장치의 특징은, 입력되는 데이터를 저장하고, 저장한 상기 데이터를 저장한 순서에 의하여 출력하는 FIFO를 이용하여 데이터를 전송하는 장치에 있어서, 데이터를 생성하여 제공하는 데이터 생성부; 상기 데이터 생성부에서 제공하는 데이터의 에러를 검출하고, 검출한 데이터 에러 신호를 인가하는 에러 검출부; 상기 데이터 생성부에서 제공하는 데이터를 상기 FIFO에 저장할 수 있도록 하는 데이터 저장 제어 신호를 출력하는 FIFO 제어부; 상기 저장 제어 신호가 인가되면 상기 에러 검출부로부터 데이터 에러 검출 신호가 인가되는지의 유무를 판단하여 데이터의 어드레스를 선택적으로 증가시키는 어드레스 제어부; 상기 FIFO에 저장된 데이터를 독출하여 전송하는 데이터 전송부를 포함한다.A feature of a data transmission apparatus using a FIFO according to the present invention for achieving the above object is to store the input data, and to transmit the data using the FIFO output in the order of storing the stored data A data generating unit for generating and providing data; An error detector which detects an error of data provided by the data generator and applies the detected data error signal; A FIFO controller for outputting a data storage control signal for storing data provided by the data generator in the FIFO; An address control unit for determining whether a data error detection signal is applied from the error detection unit when the storage control signal is applied and selectively increasing an address of the data; And a data transmitter for reading and transmitting data stored in the FIFO.
본 발명의 기타 목적과 여러 가지 장점은 이 기술 분야에 종사하는 자들에 의해 첨부 도면을 참조하여 하기에 기술되는 본 발명의 바람직한 실시예로부터 더욱 명확하게 될 것이다.Other objects and various advantages of the present invention will become more apparent from the preferred embodiments of the present invention described below by reference to the accompanying drawings by those skilled in the art.
이하, 첨부 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세하게 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
제2도는 본 발명에 따른 FIFO를 이용한 데이터 전송 장치의 블록도로서, 데이터 생성부(10), FIFO 제어부(11), FIFO(12), 데이터 전송부(13), 에러 검출부(14), 어드레스 제어부(20)를 포함한다.2 is a block diagram of a data transmission apparatus using a FIFO according to the present invention, which includes a data generator 10, a FIFO controller 11, a FIFO 12, a data transmitter 13, an error detector 14, and an address. And a control unit 20.
데이터 생성부(10)는 생성되는 데이터를 도면에 도시된 바와 같이 FIFO(12)와 에러 검출부(14)로 제공한다.The data generator 10 provides the generated data to the FIFO 12 and the error detector 14 as shown in the figure.
이때, 에러 검출부(14)는 데이터 생성부(10)에서 제공하는 데이터로부터 에러가 발생되는지를 검출한 데이터 에러 검출 신호를 어드레스 제어부(20)로 출력한다.At this time, the error detector 14 outputs a data error detection signal that detects whether an error is generated from data provided by the data generator 10 to the address controller 20.
FIFO 제어부(11)는 데이터 생성부(10)로부터 생성한 데이터를 저장하기 위한 신호가 입력되면 데이터 생성부(10)에서 생성하는 데이터를 FIFO(12)에 저장할 수 있도록 하는 저장 제어 신호 즉, FW 신호를 어드레스 제어부(20)로 인가한다.The FIFO control unit 11, when a signal for storing the data generated from the data generation unit 10 is input, a storage control signal that allows the data generation unit 10 to store the data generated in the FIFO 12, that is, FW The signal is applied to the address control unit 20.
이때, 어드레스 제어부(20)는 상술한 바와 같이 FIFO 제어부(11)로부터 데이터 생성부(10)에서 생성한 데이터를 FIFO(12)에 저장할 수 있도록 하는 저장 제어 신호가 입력되면 에러 검출부(14)에서 데이터 에러 검출 신호가 인가되는지의 유무를 판단한다.At this time, the address control unit 20 receives the storage control signal for storing the data generated by the data generation unit 10 from the FIFO control unit 11 to the FIFO 12 as described above. It is determined whether or not a data error detection signal is applied.
즉, 어드레스 제어부(20)는 에러 검출부(14)에서 데이터 에러 검출 신호가 인가되지 않으면 정상적인 데이터이므로 데이터 어드레스(FADDR)를 증가시켜 FIFO(12)가 데이터 생성부(10)에서 제공하는 데이터를 저장하도록 데이터 어드레스를 제어하고, 에러 검출부(14)에서 데이터 에러 검출 신호가 인가되면 인가된 데이터 에러 검출 신호에 해당하는 데이터 어드레스(FADDR)를 증가시키지 않도록 FIFO(12) 어드레스를 제어하므로써, 에러 데이터는 소멸시키고, 에러가 발생하지 않는 데이터의 어드레스를 증가시키므로써 데이터를 보존하게 된다.That is, since the address control unit 20 is normal data when the data error detection signal is not applied by the error detection unit 14, the address control unit 20 increases the data address FADDR to store data provided by the data generation unit 10 by the FIFO 12. By controlling the data address so that the data error detection signal is applied by the error detection unit 14 and controlling the FIFO 12 address so as not to increase the data address FADDR corresponding to the applied data error detection signal, the error data The data is stored by extinguishing and increasing the address of the data in which no error occurs.
따라서, 데이터 전송부(13)는 상술한 바와 같은 과정에 의하여 FIFO(12)에 저장된 데이터를 리드하여 다른 기능을 갖는 블록으로 전송한다.Accordingly, the data transmitter 13 reads the data stored in the FIFO 12 and transmits the data stored in the FIFO 12 to a block having a different function.
이상에서 설명한 바와 같이, 본 발명에 따른 FIFO를 이용한 데이터 전송 장치는, FIFO에 기 저장된 데이터의 에러가 발생하면 에러가 발생한 데이터의 어드레스를 증가시키지 않으므로써, 에러가 발생한 데이터를 소멸시키고, 에러가 발생하지 않는 데이터의 어드레스를 증가시키므로써, 에러가 발생한 데이터를 전송하지 않는 효과가 있다.As described above, the data transmission apparatus using the FIFO according to the present invention, when an error of the data previously stored in the FIFO does not increase the address of the data in which the error occurs, thereby destroying the data in which the error occurs, By increasing the address of data that does not occur, there is an effect of not transmitting data in which an error occurs.
본 발명은 특정한 바람직한 실시예들에 대하여 도시되고 설명되었지만, 당업자라면 다음의 청구범위에 기재된 본 발명의 사상 및 범주를 벗어나지 않고도 다양한 수정 및 변화가 발생할 수 있음을 알 수 있을 것이다.While the invention has been shown and described with respect to certain preferred embodiments, those skilled in the art will recognize that various modifications and changes can occur without departing from the spirit and scope of the invention as set forth in the claims below.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960015393A KR0178251B1 (en) | 1996-05-10 | 1996-05-10 | Data transmission method using fifo buffer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960015393A KR0178251B1 (en) | 1996-05-10 | 1996-05-10 | Data transmission method using fifo buffer |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970076292A KR970076292A (en) | 1997-12-12 |
KR0178251B1 true KR0178251B1 (en) | 1999-05-15 |
Family
ID=19458271
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960015393A KR0178251B1 (en) | 1996-05-10 | 1996-05-10 | Data transmission method using fifo buffer |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0178251B1 (en) |
-
1996
- 1996-05-10 KR KR1019960015393A patent/KR0178251B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR970076292A (en) | 1997-12-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW353259B (en) | Printer system and method of controlling operation of the same | |
KR970062934A (en) | Data processing method and data processing device | |
KR0178251B1 (en) | Data transmission method using fifo buffer | |
US6055248A (en) | Transmission frame format converter circuit | |
JP2746284B2 (en) | OAM cell insertion device | |
JP3156750B2 (en) | Alarm issuing device | |
JP2723038B2 (en) | Method of storing data in storage device | |
JP2757904B2 (en) | ATM cell format converter | |
JP2814980B2 (en) | Cell buffer control method | |
KR950010482A (en) | Facsimile Data Receiving Method and Apparatus | |
JPH06202715A (en) | State change detecting and recording circuit | |
KR100221298B1 (en) | An improved fifo buffer | |
KR100290677B1 (en) | Automatic restart apparatus of fifo(first input first output) device | |
JPH09102773A (en) | Atm-stm conversion device | |
KR970016983A (en) | Global bus matching device using buffer | |
JP3015414B2 (en) | First-in-first-out memory error clearing device | |
KR100268494B1 (en) | Apparatus for generating flag in first input first output memory | |
JPH05252183A (en) | Cell deleting system | |
JPH05241985A (en) | Input/output controller | |
KR950015143A (en) | Data Acquisition Storage Device of Bus Status Analyzer | |
JPH06188938A (en) | Storage circuit for communication data processing | |
JPH0981421A (en) | Fault information sampling system | |
KR900015516A (en) | Method and apparatus for sending a fax | |
KR970013938A (en) | APPARATUS FOR REMOVING CELL OF AAL-1 LAYER | |
KR970032240A (en) | Code data detection method of remote control signal |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20011116 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |