KR0177941B1 - 광폭티브이용 화면두배주사 및 화면종횡비 변환장치 - Google Patents

광폭티브이용 화면두배주사 및 화면종횡비 변환장치 Download PDF

Info

Publication number
KR0177941B1
KR0177941B1 KR1019950001745A KR19950001745A KR0177941B1 KR 0177941 B1 KR0177941 B1 KR 0177941B1 KR 1019950001745 A KR1019950001745 A KR 1019950001745A KR 19950001745 A KR19950001745 A KR 19950001745A KR 0177941 B1 KR0177941 B1 KR 0177941B1
Authority
KR
South Korea
Prior art keywords
signal
output
clock
screen
address
Prior art date
Application number
KR1019950001745A
Other languages
English (en)
Other versions
KR960030681A (ko
Inventor
강경진
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1019950001745A priority Critical patent/KR0177941B1/ko
Publication of KR960030681A publication Critical patent/KR960030681A/ko
Application granted granted Critical
Publication of KR0177941B1 publication Critical patent/KR0177941B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0105—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level using a storage device with different write and read speed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/08—Separation of synchronising signals from picture signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0135—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Television Systems (AREA)

Abstract

본 발명은 화면두배주사와 화면종횡비변환 기능을 모두 다갖는 티브이에 있어서, 라인메모리(Line Memory)를 공유하여 화면의 두배주사및 종횡비변환을 실현하도록 하여 불필요하게 라인메모리를 소모하지 않도록 한 광폭티브이용 화면두배주사및 화면종횡비 변환장치에 관한 것이다.
종래에는 화면두배주사일 경우와 화면종횡비 변환할경우 모두 같은 2개의 라인메모리를 별도로 사용하게 되므로, 2개의 기능을 모두 가지고 있는 티브이일경우 라인메모리를 4개를 사용하게 되며, 이와같은 과정을 색신호(R,G,B)나 휘도및 색차신호에 대하여 적용하게 되면, 단색신호의 3배의 라인메모리가 필요하게 되므로, 줄일수 있는 메모리를 불필요하게 많이 사용하게 되는 문제점이 있었다.
본 발명은 이와같은 종래의 문제점을 해결하기 위하여 화면두배주사 장치와 화면종횡비변환장치의 라인메모리를 공유하도록 하여 각각의 기능을 수행 할 수 있도록 하므로서, 전체시스템의 부담을 줄이게 될뿐만 아니라 기기의 생산성을 향상시킬 수 있도록 한 것이다.

Description

광폭티브이용 화면두배주사및 화면종횡비 변환장치
본 발명은 화면두배주사와 화면종횡비변환 기능을 함께 가지는 티브이(TV)에 있어서, 라인메모리(Line Memory)를 공유하여 화면의 두배주사및 종횡비변환을 실현하도록 하여 불필요하게 라인메모리를 소모하지 않도록 한 광폭티브이용 화면두배주사및 화면종횡비 변환장치에 관한 것이다.
종래에는 화면두배주사및 화면종횡비 변환장치는 각각 장치에 구성되어 있는 라인메모리를 사용하여 각각의 기능을 실현하였는바, 이러한 두기능을 모두 가지고 있는 광폭티브이의 경우 이러한 기능들을 실현하기 위하여 불필요하게 라인메모리를 구성하여야 한다.
먼저, 종래의 화면두배주사 변환장치에 대하여 제1도를 참조하여 구성 및 동작을 설명하면 다음과 같다.
제1도에 도시된 바와같이, 영상신호(V)를 입력받아 디지탈신호로 변환시키는 A/D변환부(1)와, 영상신호(V)를 입력받아 수평동기신호를 분리하여 출력하는 동기분리부(2)와, 상기 동기분리부(2)에서 출력된 수평동기신호를 입력받아 라인메모리부(7, 7')의 리드/라이트(R/D)제어신호를 출력하는 T F-F부(3)와, 상기 동기분리부(2)에서 출력되는 수평동기신호를 입력받아 라인메모리부(7,7')의 라이트클럭(WR-C)을 발생시키는 클럭발생부(4)와, 상기 클럭발생부(4)에서 발생된 클럭주파수를 두배로 늘여 라인메모리부(7, 7')의 리드클럭(RD-C)를 출력하는 주파수체배부(5)와, 상기 A/D 변환부(1)에서 변환출력된 디지탈신호를 스위칭하여 라인메모리부(7,7')에 선택적으로 출력하는 제1스위치부(6)와, 상기 제1스위치부(6)의 스위칭에 의하여 출력된 신호를 입력받아 매 수평주사선마다 번갈아 가면서 리드및 라이트하는 라인메모리부(7.7')와, 상기 라인메모리부(7.7')에서 출력되는 신호를 스위칭하여 선택적으로 출력하는 제2스위치부(8)와, 제2스위치부(8)에서 출력된 신호를 아날로그신호로 변환하여 두배주사변환된 영상신호(2V)를 출력하는 D/A 변환부(9)로 구성된다.
미 설명부호 10은 인버터이다.
이와같이 구성되는 화면두배주사 변환장치는 영상신호(V)가 입력되면 A/D 변환부(1)에서 디지탈신호로 변환하고, 상기 A/D 변환부(1)에서 변환출력된 디지탈신호를 제1스위치부(6)에 의하여 스위칭되어 라인메모리부(7,7')에 매 수평주기마다 라이트 된다.
이대, 동기분리부(2)에서는 입력된 영상신호(V)에서 수평동기신호를 분리하여 T F-F부(3)와 클럭발생부(4)로 출력하게 되면, T F-F부(3)에서는 제1스위치부(6)의 스위칭을 제어하는 신호를 출력 및 라인메모리부(7,7')의 라이트/리드를 제어하기 위한 제어신호를 출력하게 된다.
또한, 클럭발생부(4)에서는 수평동기신호를 입력받아 라인메모리부(7,7')의 라이트클럭(WR-C)을 발생시키게 되어 상기에서와 같이 디지탈 영상신호가 라인메모리부(7,7')에 라이트 되는 것이다.
그리고 상기 클럭발생부(4)에서 출력된 클럭주파수는 주파수체배부(5)를 거쳐 두배로 늘려 라인메모리부(7,7')의 리드클럭(RD-C)을 출력하게 된다.
이 리드 클럭에 의해서, 라인메모리부(7,7')에서는 매 수평주기마다 번갈아 가면서 두배로 영상신호를 출력하여 제2스위치부(8)를 통해 D/A 변환부(9)에서 아날로그신호로 변환된, 두배주사변환된 영상신호(2V)가 출력된다.
한편, 도면 제2도는 화면종횡비 변환장치의 블럭구성도로서, 상기 제2도를 참조하여 라인메모리를 사용하여 화면의 종횡비를 변환하게 되는 장치의 구성및 동작을 설명하면 다음과 같다.
화면종횡비 변환장치는 입력되는 화면 종횡비가 4:3인 영상신호(V)를 디지탈 신호로 변환시키는 A/D 변환부(11)와, 영상신호(V)를 입력받아 수직동기신호(Vsync)와 수평동기신호(Hsync)를 분리하여 출력하는 동기분리부(12)와, 상기 동기분리부(12)에서 분리출력되는 수평동기신호(Hsync)를 입력받아 제1스위치부(14)및 제2스위치부(15)의 스위칭절환 제어신호를 출력하는 T F-F(13)와, T F-F부(13)의 제어신호를 입력받아 스위칭하여 라인메모리부(18,18')의 입력및 출력을 선택하는 제1스위치부(14)및 제2스위치부(15)와, 상기 동기분리부(12)에서 출력되는 수평동기신호(Hsync)를 입력받아 라인메모리부(18,18')의 라이트클럭(WR-C)을 출력하는 클럭발생부(16)와, 클럭발생부(16)에서 출력되는 클럭주파수를 4/3배 주파수 체배하여 라인메모리부(18, 18')의 리드클럭(RD-C)을 출력하는 주파수체배부(17)와, 상기 제1스위치부(14)를 통하여 입력된 신호를 매 수평주사선마다 번갈아 가면서 리드/라이트 하는 라인메모리부(18,18')와, 상기 동기분리부(12)에서 분리출력된 수직동기신호(Vsync)와 수평동기신호(Hsync)를 입력받아 라인메모리부(18,18')의 리드/라이트 제어신호를 출력하는 R/W 제어부(19)와, 메모리의 라이트시작시점 데이타(ad1)를 입력받아 라이트어드레스(WR-ad)를 발생시키는 라이트어드레스발생부(20)와, 리드어드레스(RD-ad)를 발생시키는 리드어드레스발생부(21)와, 상기 라이트어드레스발생부(20)및 리드어드레스발생부(21)에서 발생되는 라이트어드레스(WR-ad)및 리드어드레스(RD-ad)를 R/W 제어부(19)의 제어를 받아 라인메모리부(18,18')로 출력하는 멀티플렉스부(22,22')와, 상기 제2스위치부(15)를 통하여 출력된 신호를 아날로그신호로 변환하여 16:9의 화면 종횡비를 변환시킨 영상신호(V')를 출력하는 D/A 변환부(23)로 구성된다.
미 설명부호 24는 인버터이다.
이와같이 구성되어 화면 종횡비가 4:3인 영상신호(V)를 16:9의 화면 종횡비를 갖는 영상신호(V')로 변환시키는 화면종횡비 변환장치는 입력되는 영상신호(V)를 A/D 변환부(11)에서 디지탈신호로 변환하여 출력하고, 제1스위치부(14)에서 T F-F부(13)로 부터 스위칭절환신호를 입력받아 스위칭하여 라인메모리부(18,18')로 선택출력하게 된다.
이때, 입력되는 영상신호(V)에서 동기분리부(12)가 수직동기신호(Vsync)와 수평동기신호(Hsync)를 분리하여 출력하게 된다.
상기 동기분리부(12)에서 분리되어 출력된 수평동기신호(Hsync)를 T F-F부(13)에서 입력받아 제1스위치부(14)의 스위칭절환 제어신호를 출력하게 된다.
그리고 수평동기신호(Hsync)는 클럭발생부(16)로 인가되어 라인메모리부(18,18')의 라이트클럭(WR-C)을 출력하게 되며, 상기 클럭발생부(16)에서 출력되는 클럭의 주파수는 주파수체배부(17)에서 4/3배로 주파수 체배하여 라인메모리부(18,18')의 리드클럭(RD-C)을 출력하게 된다.
여기서, 클럭주파수를 4/3배로 주파수체배하는 이유는 라인메모리부(18,18')는 16:9 티브이의 1H 메모리로서 1수평라인당 910*4/3 샘플 데이타(Samples Data)로 이루어지기 때문이다.
또한, 상기 동기분리부(12)에서 분리출력된 수직동기신호(Vsync)와 수평동기신호(Hsync)의 R/W 제어부(19)로 입력되어 R/W 제어부(19)에서 라인메모리부(18,18')의 리드/라이트 수행을 위한 제어신호를 출력하게 된다.
한편, 라이트어드레스발생부(20)에서 라이트어드레스(WR-ad)를 멀티플렉스부(22,22')로 출력하게 되고, 리드어드레스발생부(20)에서는 리드어드레스(RD-ad_를 멀티플렉스부(22,22')로 출력하게 된다.
이때, 제5도에 도시된 바와같이, 라인메모리부(18,18')의 리드구간(A+B+W)은 라이트구간(W)의 3/4배 이므로 화면의 종횡비를 변환하게 될때의 라인메모리부(18,18')에 영상신호의 데이타가 라이트되어지는 구간(W)은 4/3만큼의 구간을 차지하게 된다.
그러므로 라인메모리부(18,18')에 데이타를 라이트할때의 라이트어드레스(WR-ad)는 전구간을 사용하는 것이 아니라 가운데 3/4부분만은 사용하게 되므로, 라이트어드레스발생부(20)에서는 메모리의 라이트구간 시작어드레스(ad1)에 대한 데이타를 입력받아 상기에서와 같이 라이트어드레스(WR-ad)를 발생시키게 된다.
이후, 멀티플렉스부(22,22')에서는 R/W 제어부(19)에서 출력되는 리드/라이트 제어신호에 따라 라이트어드레스발생부(20)와 리드어드레스발생부(21)에서 출력되는 라이트어드레스(WR-ad)와 리드어드레스(RD-ad)를 라인메모리부(18,18')로 출력하게 된다.
그러면 라인메모리부(18,18')에서는 상기에서와 같은 동작에 의하여 매 수평주기마다 번갈아 가면서 리드/라이트를 수행하게 된다.
멀티플렉스부(22)에서 라이트어드레스(WR-ad)를 라인메모리부(18)에 출력하게 되면, 라인메모리부(18)는 라이트를 수행하고, 이때의 멀티플렉스부(22')에서는 리드어드레스(RD-ad)를 라인메모리부(18')에 출력하여 라인메모리부(18')에서는 리드를 수행하게 된다.
즉, 한쪽 라인메모리부(18)가 라이트를 수행하게 되면, 다른한쪽 라인메모리부(18')는 리드를 수행하게 되고, 라인메모리부(18)가 리드를 수행하게 되면, 라인메모리부(18')는 라이트를 수행하게 되는 것이다.
상기에서와 같이 리드/라이트가 진행되고, 제2스위치부(15)에서는 T F-F부(13)에서 출력되는 스위칭선택절환 제어신호를 입력받아 라인메모리부(18,18')에서 리드되어 출력되는 신호를 선택하여 출력하게 된다.
이와같이 출력된 신호를 D/A 변환부(23)에서 아날로그신호로 변환하여 출력하게 되면 화면 종횡비가 4:3에서 16:9변환 된 영상신호(V')가 출력되는 것이다.
이상에서 설명한 바와같이, 종래에는 화면두배주사일 경우와 화면종횡비 변환할경우 모두 같은 2개의 라인메모리를 별도로 사용하게 되므로, 2개의 기능을 모두 가지고 있는 티브이일경우 라인메모리를 4개를 사용하게 되며, 이와같은 과정을 색신호(R,G,B)가 휘도및 색차신호에 대하여 적용하게 되면, 단색신호의 3배의 라인메모리가 필요하게 되므로, 줄일수 있는 메모리를 불필요하게 많이 사용하게 되는 문제점이 있었다.
본 발명은 이와같은 종래의 문제점을 해결하기 위하여 화면두배주사 장치와 화면종횡비 변환장치의 라인메모리를 공유하도록 하여 각각의 기능을 수행 할 수 있도록 하므로서, 전체시스템의 부담을 줄이게 될뿐만 아니라 기기의 생산성을 향상시킬 수 있도록 한 것이다.
제1도는 종래 화면두배주사 변환장치의 블럭구성도.
제2도는 종래 화면종횡비 변환장치의 블럭구성도.
제3도는 본 발명 광폭티브이용 화면두배주사및 화면종횡비 변환장치 제1실시예의 블럭구성도.
제4도는 본 발명 광폭티브이용 화면두배주사및 화면종횡비 변환장치 제2실시예의 블럭구성도.
제5도는 화면종횡비 변환을 위한 메모리의 라이트구간과 리드구간을 보인 도면.
제6도는 본 발명 광폭티브이용 화면두배주사및 화면종횡비 변환장치의 해당모드별 클럭 선택신호의 관계도표.
본 발명 광폭티브이용 화면두배주사및 화면종횡비 변환장치를 도면 제3도에 도시된 본 발명의 제1실시예를 참조하여 구성및 동작을 설명하면 다음과 같다.
영상신호(V)를 입력받아 디지탈신호로 변환시키는 A/D 변환부(24)와, 상기 A/D 변환부(24)에서 출력되는 신호를 선택스위칭하여 출력하는 제1스위치부(25)와, 입력되는 영상신호(V)를 수직동기신호(Vsync)와 수평동기신호(Hsync)로 분리하는 동기분리부(26)와, 동기분리부(26)에서 분리출력되는 수평동기신호(Hsync)를 입력받아 제1스위치부(25) 및 제2스위치부(38)의 스위칭선택절환 제어신호를 출력하는 T F-F부(27)와, 상기 동기분리부(26)에서 출력되는 수직동기신호(Vsync)와 수평동기신호(Hsync)를 입력받아 라인메모리부(31,31')의 리드/라이트에 필요한 제어신호를 출력하는 R/W 제어부(28)와, 상기 동기분리부(26)에서 출력되는 수평동기신호(Hsync)를 입력받아 라인메모리부(31,31')의 리드/라이트에 필요한 클럭을 발생시키는 클럭발생부(29)와, 상기 클럭발생부(29)에서 발생된 클럭중에 2배주사에 필요한 제2리드클럭(RD-C2)의 주파수를 카운트하여 두배주사로드신호(L2)를 출력하는 카운터부(30)와, 상기 제1스위치부(25)를 통하여 출력되는 신호를 매 수평주기마다 번갈아 가면서 리드/라이트하는 라인메모리부(31,31')와, 입력되는 종횡비변환모드신호(MA)및 두배주사모드신호(MI)에 의하여 해당모드에 해당하는 리드클럭(RD-C)및 라이트클럭(WR-C)을 선택하는 클럭선택부(32)와, 메모리의 라이트시작시점 데이타(ad1)를 입력받아 라이트어드레스(WR-ad)를 발생시키는 라이트어드레스발생부(33)와, 두배주사모드신호(MI)를 입력받아 정상주사로드신호(L1)와 두배주사로드신호(L2)를 선택스위칭하는 제3스위치부(34)와, 종횡비변환모드신호(MA)가 입력되면 메모리의 라이트 시작시점 데이타(ad1)를 선택스위칭하여 리드어드레스발생부(36)로 출력하는 제4스위치부(35)와, 입력되는 해당모드신호에 다라 리드어드레스(RD-ad)를 발생시키는 리드어드레스발생부(36)와, 상기 라이트어드레스발생부(33)및 리드어드레스발생부(36)에서 발생되는 라이트어드레스(WR-ad)및 리드어드레스(Rd-ad)를 R/W 제어부(28)의 제어를 받아 라인메모리부(31,31')로 출력하는 멀티플렉스부(37,37')와, 상기 라인메모리부(31,31')에서 출력되는 신호를 선택스위칭하는 제2스위치부(38)와, 제2스위치부(38)를 통하여 출력된 신호를 아날로그신호로 변환하여 영상신호(V')를 출력하는 D/A 변환부(39)로 구성된다.
그리고 상기 클럭발생부(29)는 동기분리부(26)에서 출력되는 수평동기신호(Hsync)를 입력받아 라이트클럭(WR-C)을 출력하는 클럭발생기(40)와, 클럭발생기(40)에서 출력되는 라이트클럭(WR-C)의 주파수를 4/3배 주파수 체재하여 제1리드클럭(RD-C1)을 출력하는 제1주파수페배부(41)와, 제1주파수체배부(41)에서 출력되는 제1리드클럭(RD-C1)의 주파수를 두배로 체배하여 제3리드클럭(RD-C3)을 출력하는 제2주파수체배부(42)와, 상기 클럭발생기(40)에서 출력되는 라이트클럽(WR-C)의 주파수를 두배로 체비하여 제2리드클럭(RD-C2)을 출력하는 제3주파수체배부(43)로 구성된다.
미 설명부호 44a, 44b, 44c는 인버터, 45는 OR게이트이다.
이와같이 구성되는 본 발명 광폭티브이용 화면두배주사및 화면종횡비 변환장치의 제1실시예는 영상신호(V)가 입력되는 A/D변환부(24)에서 디지탈신호로 변환하여 제1스위치부(25)로 출력하게 되고, 제1스위치부(25)에서는 선택스위칭 제어신호를 입력받아 라인메모리부(31,31')로 디지탈신호로 변환된 신호를 출력하게 되어 라인메모리부(31.31')에서 매 수평주기마다 번갈아 가면서 라이트된다.
여기서, 라인 메모리부(31,31')의 리드/라이트는 리드/라이트 제어부(28)가 수평 및 수직 동기신호를 기준으로 수행하며, 인버터(44b)로 반전된 신호를 라인 메모리부(31)에 제어신호로 공급함으로써 두개의 라인 메모리(31,31')가 서로 리드/라이트를 번갈아 가며 수행하도록 하였다.
이때, 입력된 영상신호(V)에서 동기분리부(26)가 수직동기신호(Vsync)와 수평동기신호(Hsync)를 분리하여 출력하게 되고, 동기분리부(26)에서 분리출력된 수평동기신호(Hsync)를 T F-F부(27)에서 입력받아 제1스위치부(25)를 제어하게 된다.
한편, T F-F부(27)의 출력은 제1스위치부(25)에도 입력되고 또, 인버터(44c)로 반전되어 제2스위치부(38)의 선택을 제어함으로써, 라인 메모리부(31,31')가 번갈아 가면서 영상신호의 리드/라이트를 수행하는 것에 대응하는 영상 신호 입력과 출력의 선택이 이루어지게 된다.
또한, 상기 동기분리부(26)에서 분리출력된 수평동기신호(Hsync)는 클럭발생부(29)로 인가되어 라인메모리부(31,31')의 리드/라이트에 필요한 리드클럭(RD-C)및 라이트클럭(WR-C)을 출력하게 된다.
즉, 상기 클럭발생부(29)에서 라이트클럭(WR-C)은 라인메모리부(31,31')의 라이트구간(W) 3/4에서 사용하게 될 것이므로 항상 910fH의 주파수로 동작하도록 발생시키고, 리드클럭(RD-C)은 제6도에 도시된 바와같이, 4가지 모드에 있어서, 각기 다르게 사용되어야 하므로 각 모드에 맞도록 출력하게 된다.
그리고, 상기 동기분리부(26)에서 분리출력된 수직동기신호(Vsync)와 수평동기신호(Hsync)를 입력받아 R/W 제어부(28)에서는 화면의 종횡비 변환시 수평귀선구간이나 수직귀선구간에는 라이트를 하지 않도록 제어신호를 출력하게 된다.
이와같이 하게 되는 이유는 화면의 종횡비 변환은 실제의 영상구간을 변환하여야 하는 데 수평이나 수직동기는 그대로 유지하여야 하기 때문이다.
즉, 수직동기와 수평동기는 메모리에서 변환시키지 않고 그대로 출력측에 전달하여 지연시간만 맞춰주도록 해야한다.
상기 클럭발생부(29)의 클럭발생기(40)에서는 라이트클럭(WR-C)을 출력하게 되고, 상기 클럭발생기(40)에서 출력되는 라이트클럭(WR-C)을 제1주파수체배부(41)에서 입력받아 라이트클럭(WR-C)의 주파수를 4/3배 체배하여 화면 종횡비 변환에 필요한 제1리드클럭(RD-C1)을 출력하게 된다.
이후, 상기 제1주파수체배부(41)에서 출력되는 제1리드클럭(RD-C1)을 제2주파수체배부(42)에서 입력받아 제1리드클럭(RD-C1)의 주파수를 2배로 체배하여 화면 종횡비변환및 두배주사변환 모두 수행시 필요한 제3리드클럭(RD-C3)을 출력하게 된다.
그리고 상기 클럭발생기(40)에서 출력된 라이트클럭(WR-C)을 제3주파수체배부(43)에서 입력받아 라이트클럭(WR-C)의 주파수를 2배로 체비하여 두배주사변환에 필요한 제2리드클럭(RD-C2)을 출력하게 된다.
이와같이 클럭발생부(29)에서 발생된 리드/라이트에 필요한 클럭들을 각 모드에 맞도록 클럭선택부(32)에서 입력되는 종횡비변환모드신호(MA)및 두배주사모드신호(MI)에 의하여 선택스위칭하여 라인메모리부(31,31')에 출력하고, 라이트어드레스발생부(33)에서 발생된 라이트어드레스(WR-ad)와 리드어드레스발생부(36)에서 발생된 리드어드레스(RD-ad)를 R/W 제어부(28)의 제어를 받아 멀티플렉스부(37,37')에서 라인메모리부(31,31')로 출력시켜 라인메모리부(31,31')에서 라이트/리드하게 된다.
이후, 라인메모리부(31,31')에서 출력된 신호를 T F-F부(27)의 제어를 받아 제2스위치부(38)에서 선택스위칭하여 D/A 변환부(39)에 인가하면, D/A 변환부(39)에서는 아날로그신호로 변환하여 두배주사및 화면종횡비가 변환된 영상신호(V')를 출력하게 된다.
이와같이 동작하게 되는 본 발명 광폭티브이용 화면두배주사및 화면종횡비변환장치는 각 모드별로 라이트클럭(WR-C)은 고정되고, 리드클럭(RD-C)에 따라 다르게 동작하게 되므로, 제6도에 나타난 모드별로 차례대로 설명하면 다음과 같다.
먼저, 두배주사모드신호(MI)가 디스에이블(Disable)이고, 종횡비변환모드신호(MA)가 인에이블(Inable)일경우, 다시말해 화면종횡비변환만 하게 될경우에는 클럭선택부(32)에서는 제1주파수체배부(41)에서 출력되는 제1리드클럭(RD-C1)을 선택스위칭하여 라인메모리부(31,31')로 출력하게 된다.
그리고 동기분리부(26)에서 출력되는 수평동기신호(Hsync)와, 수평동기신호(Hsync)를 인버터(44a)를 거펴 OR게이트(45)를 통하여 만들어진 정상주사로드신호(L1)를 제3스위치부(34)에서 리드어드레스발생부(36)로 선택하여 출력하게 된다.
또한, 종횡비변환모드신호(MA)가 입력됨으로 인하여 제4스위치부(35)에서는 메모리의 라이트구간(W)의 시작시점 어드레스데이타(ad1)를 리드어드레스발생부(36)로 인가하게 되어 리드어드레스발생부(36)에서는 상기에서와 같이 입력된 신호에 의하여 리드어드레스(RD-ad)를 출력하게 된다.
다음으로 두배주사모드신호(MI)가 인에이블이고, 종횡비변환모드신호(MA)가 디스에이블일경우 즉, 두배주사변환모드만 실행하게 될경우에는 제3주파수체배부(43)에서 출력되는 제2리드클럭(RD-C2)을 클럭선택부(32)에서 라인메모리부(31,31')로 출력하게 된다.
그리고 제3주파수체배부(43)에서 출력되는 제2리드클럭(RD-C2)을 카운터부(30)에서 910카운트하여 만들어진 두배주사로드신호(L2)를 제3스위치부(34)에서 선택출력하여, 리드어드레스발생부(36)에서 리드어드레스(Rd-ad)를 출력하게 된다.
이때, 제4스위치부(35)는 종횡비변환모드신호(MA)가 디스에이블이므로 접지되어 오프된다.
마지막으로 종횡비변환모드신호(MA)와 두배주사모드신호(MI)가 모두 인에이블일경우에는 제3스위치부(34)가 두배주사로드신호(L2)를 선택하게 되고, 제4스위치부(35)가 온되어 메모리의 시작시점 어드레스데이타(ad1)를 리드어드레스발생부(36)로 인가하여 리드어드레스발생부(36)에서 리드어드레스(RD-ad)를 출력시키게 된다.
상기에서 설명한 바와같이 리드어드레스발생부(36)는 해당모드에 따라서 각기 다른 어드레스범위를 발생하도록 되어 있다.
즉, 리드어드레스발생부(36)는 화면종횡비변환의 수행여부에 따라 제5도에서 라이트시작시점(ad1)부터 리드하느냐 맨처음부터 읽느냐가 결정되고, 상기의 리드 데이타를 로드하는 주기는 두배주사의 수행여부에 따라 수평주기마다 한번씩 하느냐 수평주기마다 두번씩 하느냐가 결정된다.
즉, 두배주사를 수행하지 않을때는 정상주사로드신호(L1)를 리드어드레스발생부(36)의 로드신호로서 사용하고, 두배주사를 수행하게 될경우에는 두배주사로드신호(L2)를 리드어드레스발생부(36)의 로드신호로서 사용한다.
상기의 정상주사로드신호(L1)는 동기분리부(26)에서 출력되는 수평동기신호(Hsync)를 인버터(44a)로 반전시켜 지연된 신호를 OR게이트(45)를 통과시켜 수평동기신호(Hsync)가 들어오면 순간적으로 로우상태가 되면서 액티브 로우(Active Low)로 로드동작을 하도록 하며, 두배주사로드신호(L2)는 910카운트하여 캐리가 발생할 때마다 로우가 되면서 액티브 로우로 로드동작을 하도록 한다.
상기에서와 같이 각 모드에 맞도록 라인메모리부(31,31')에 라이트된 신호를 리드하여 두배주사및 화면종횡비가 변환된 영상신호(V')를 얻을수 있게 되는 것이다.
한편, 도면 제4도는 본 발명 광폭티브이용 화면두배주사및 화면종횡비 변환 장치에서 라인메모리의 좌우 사용하지 않는 구간(A,B)을 제외한 910 Words로만 된 라인메모리를 사용할때의 실시예로서, 제4도를 참조하여 본 발명 제2실시예의 구성 및 작용효과를 설명하면 다음과 같다.
본 발명 광폭티브이용 화면두배주사및 화면종횡비 변환장치 제2실시예의 구성은 영상신호(V)를 입력받아 디지탈신호로 변환시키는 A/D변환부(46)와, A/D 변환부(46)에서 출력되는 디지탈신호를 선택스위칭하여 라인메모리부(61,61')로 출력하는 제1스위치부(47)와, 입력되는 영상신호(V)를 수직동기신호(Vsync)와 수평동기신호(Hsync)로 분리출력시키는 동기분리부(48)와, 동기분리부(48)에서 분리출력된 수직동기신호(Vsync)와 수평동기신호(Hsync)를 입력받아 리드/라이트 선택절환 제어신호(R/W)를 출력하는 R/W 제어부(49)와, 상기 동기분리부(48)에서 분리출력된 수평동기신호(Hsync)를 입력받아 제1스위치부(47)와 제2스위치부(62)를 제어하는 T F-F부(50)와, 상기 동기분리부(48)에서 분리출력된 수평동기신호(Hsync)를 입력받아 라인메모리부(61,61')의 리드/라이트에 필요한 클럭을 발생시키는 클럭발생부(51)와, 클럭발생부(51)에서 발생된 클럭을 해당모드에 맞도록 클럭을 선택하는 클럭선택부(52)와, 상기 라인 메모리부(61,61')의 라이트어드레스(WR-ad)를 발생시키는 라이트어드레스발생부(53)및 리드어드레스(RD-ad)를 발생시키는 리드어드레스발생부(54)와, 리드어드레스발생부(54)에서 출력된 리드어드레스(RD-ad)에서 영상블랭크구간(A)만큼을 뺀 리드어드레스(RD-ad)를 출력시키는 오프셋조정부(Offset)(55)와, 종횡비변환모드신호(MA)에 의하여 상기 리드 어드레스 발생부(54)또는 오프셋조정부(55)의 출력을 선택하는 제3스위치부(56)와, 제3스위치부(56)에서 선택스위칭되어 출력된 신호를 입력받아 제4스위치부(58)및 제5스위치부(59)의 스위칭제어신호를 출력하는 리드어드레스비교부(57)와, 리드어드레스비교부(57)에서 출력된 스위칭제어신호에 의하여 스위칭하여 라인메모리부(61,61')의 출력신호를 선택출력하는 제4스위치부(58)및 제5스위치부(59)와, 상기 R/W 제어부(49)의 제어신호(R/W)를 입력받아 라인메모리부(61,61')로 리드어드레스(RD-ad)및 라이트어드레스(WR-ad)를 선택출력시키는 제6스위치부(60)와, 상기 제1스위치부(47)를 통하여 입력되는 신호를 매 수평주기마다 번갈아 가면서 리드/라이트하는 라인메모리부(61,61')와, 상기 제4스위치부(58) 및 제5스위치부(59)를 통하여 출력되는 신호를 인버터(67)로 반전된 T F-F부(50)의 출력신호에 따라 스위칭하여 선택출력시키는 제2스위치부(62)와, 제2스위치부(62)를 통하여 입력되는 신호를 아날로그신호로 변환시켜 두배주사및 화면 종횡비가 변환된 영상신호(V')를 출력시키는 D/A 변환부(63)로 구성된다.
그리고 상기 리드어드레스비교구(57)는 제3스위치부(56)를 통하여 입력된 어드레스를 제1비교기(64)에서 '0'어드레스와 비교하고, 제2비교기(65)에서 '910'어드레스와 비교한 값은 OR게이트(66)를 통하여 스위칭제어신호를 출력하도록 구성된다.
이와같이 구성되는 본 발명 광폭티브이용 화면두배주사및 화면종횡비 변환장치 제2실시예의 동작설명을 상기에서 설명한 제1실시예를 참조하여 설명하면 다음과 같다.
제5도에서와 같이 메모리의 사용하지 않는 블랭크영상구간(A,B)을 제외한 910 Words만으로된 라이메모리부(61,61')를 사용하게 된다.
상기와 같은 라인메모리부(61,61')를 사용하여 화면종횡비변환의 수행여부와 상관없이 리드어드레스발생부(54)에서 발생하는 리드어드레스(RD-ad)가 항상 '0'부터 발생하도록 수평동기신호(Hsync)가 입력될때마다 클리어신호(CLE)를 리드어드레스발생부(54)에 입력시켜 클리어(Clear)시키고, 정상주사및 두배주사변환을 수행하게 된다.
그리고 제4스위치부(58)및 제5스위치부(59)의스위칭절환신호는 리드어드레스비교부(57)의 제1비교기(64)에서 '0'어드레스와 비교하고, 제2비교기(65)에서 '910'어드레스와 비교하여 상기 제1비교기(64)에서 비교된값과 제2비교기(65)에서 비교된 어드레스값을 OR게이트(66)를 통하여 얻게 된다.
즉, 제5도의 'A'구간에서는 제1비교기(64)에서 제4스위치부(58)및 제5스위치부(59)가 오프되도록 하여 라인메모리부(61,61')에서 출력되는 신호가 출력되지 못하도록 하고, 'B'구간에 도달하게 되면 제2비교기(65)에서 제4스위치부(58)및 제5스위치부(59)가 오프되도록 하게 된다.
즉, 리드어드레스가 '0'이하이거나 '910'이상일 경우 제4스위치부(58)및 제5스위치부(589)가 접지되어 라인메모리부(61,61')에서 리드된 영상신호가 출력되지 못하도록 한 것이다.
한편, 종횡비변환모드신호(MA)가 입력되면 제3스위치부(56)가 오프셋조정부(55)를 선택하여 리드어드레스발생부(54)에서 발생되는 리드어드레스(RD-ad)에서 오프셋 블랭크영상구간(A)만큼 뺀다음'-A'어드레스 부터 시작하도록 하여 화면 종횡비변환을 수행하게 된다.
상기에서 910 Words로 된 라인메모리부(61,61')및 제2비교기(65)는 NTSC신호에서 적용되는 경우이며, PAL이나 SECAM신호일때는 해당신호에 적당한 값으로 바꾸어 주면 된다.
이상에서 설명한 바와같이 두배주사와 화면종횡비변환을 라인메모리를 공유하여 동작할 수 있도록 하여 두기능을 동시에 수행할 수 있도록 하므로서, 전체시스템의 구성이 간단히 지게 될 뿐만 아니라 생산성을 향상시키게 되는 효과가 있다.

Claims (5)

  1. 입력 영산신호로부터 동기신호를 분리하여 리드/라이트 제어 및 영상 입출력 제어에 사용하고, 입력 영상신호를 한쌍의 라인 메모리를 이용해서 번갈아가며 리드/라이트함으로써, 입력 영상신호에 대하여 화면 두배주사모드와 화면 종횡비 변환모드에 대응하여 영상 메모리의 리드/라이트 제어를 수행하고 주사선의 보간을 함게 수행하는 광폭티브이에 있어서, 영상신호의 수평 1라인에 대응하는 디지탈 영상신호를 화면종횡비 변환과 2배주사모드의 수행시에 공유메모리로써 번갈아가며 저장 및 출력하는 라인 메모리수단과, 상기 라인 메모리수단의 리드 어드레스 및 라이트 어드레스를 각각 출력하는 리드 어드레스 발생수단 및 라이트 어드레스 발생수단과, 상기 라인 메모리수단을 번갈아가며 리드/라이트 제어하는 리드/라이트 제어수단과, 상기 라인 메모리수단에 대하여 고정된 하나의 라이트 클럭과 화면 종횡비 변환을 위한 소정 주파수의 제1리드클럭과 화면 2배주사를 위한 소정 주파수의 제2리드클럭과 화면의 종횡비 변환 및 2배주사를 위한 제3리드클럭을 생성하는 클럭발생수단과, 화면 종횡비 변환모드 및 2배주사모드에 따라 상기 클럭발생수단의 제1 내지 제3리드클럭중의어느하나를 선택하여 상기 라인 메모리수단에 2배주사모드/종횡비변환모드/2배주사 및 종횡비변환 모드에 대응하는 클럭으로 공급하는 클럭선택수단과, 2배주사모드/종횡비변환모드에 대응하는 로드신호를 각 모드에 따라 상기 리드 어드레스발생수단에 공급하여 리드어드레스 발생수단이 각 모드에 대응하는 리드어드레스를 생성하도록 제어하는 리드어드레스 제어수단을 포함하여 구성됨을 특징으로 하는 광폭티브이용 화면두배주사및 화면종횡비 변환장치.
  2. 제1항에 있어서, 상기 리드 어드레스 제어수단은; 상기 클럭발생수단에서 발생된 클럭중에 2배주사에 필요한 제2리드클럭의 주파수를 카운트하여 2배주사로드신호(L2)를 출력하는 카운터부와, 상기 동기신호로부터 생성한 정상주사로드신호(L1)와 2배주사로드신호(L2)를 2배주사모드신호(MI)를 입력받아 선택하여 상기 리드어드레스 발생수단에 입력하는 제3스위치부와, 종횡비변환모드신호(MA)가 입력되면 상기 라인 메모리수단의 라이트 시작시점 데이타(ad1)를 선택하여 리드어드레스발생수단에 공급하는 제4스위치부를 포함하여 구성됨을 특징으로 하는 광폭티브이용 화면두배주사및 화면종횡비 변환장치.
  3. 제1항 또는 제2항에 있어서, 상기 클럭발생수단은; 동기분리된 수평동기신호(Hsync)를 입력받아 라이트클럭(WR-C)을 출력하는 클럭발생기와, 클럭발생기에서 출력되는 라이트클럭(WR-C)의 주파수를 4/3배 주파수 체배하여 종횡비 변환용 제1리드클럭(RD-C1)을 출력하는 제1주파수체배부와, 제1주파수체배부에서 출력되는 제1리드클럭(RD-C1)의 주파수를 두배로 체배하여 종횡비 변환 및 2배주사용 제3리드클럭(RD-C3)을 출력하는 제2주파수체배부와, 상기 클럭발생기에서 출력되는 라이트클럭(WR-C)의 주파수를 두배로 체배하여 2배 주사용 제2리드클럭(Rd-C2)을 출력하는 제3주파수체배부로 구성된 것을 특징으로 하는 광폭티브이용 화면두배주사및 화면종횡비 변환장치.
  4. 제1항에 있어서, 상기 리드어드레스 제어수단은; 리드어드레스발생수단에서 출력된 리드어드레스(WR-ad)에서 영상블랭크구간(A)만큼을 뺀 리드어드레스(WR-ad)를 출력시키는 오프셋조정부와, 종횡비변환모드신호(MA)에 따라 상기 리드어드레스 발생수단의 출력 또는 오프셋 조정부의 출력을 선택하는 스위치부와, 이 스위치부에서 선택되어 출력된 신호를 입력받아 상기 라인메모리수단의 출력을 제어하기 위한 리드어드레스 비교부와, 상기 리드어드레스 비교부에서 출력된 제어신호에 따라 라인메모리수단의 영상신호를 출력 또는 차단제어하는 스위치부를 포함하여 구성됨을 특징으로 하는 광폭티브이용 화면두배주사및 화면종횡비 변환장치.
  5. 제4항에 있어서, 상기 리드어드레스비교부는; 리드어드레스 발생수단의 출력 또는 오프셋 조정부의 출력중의 어느 하나를 입력받아 그 어드레스를 '0'어드레스와 비교하는 제1비교기와, 리드어드레스 발생수단의 출력 또는 오프셋 조정부의 출력중의 어느하나를 입력받아 그 어드레스를 '910'어드레스와 비교하는 제2비교기와, 상기 제1비교기의 출력 및 제2비교기의 출력을 논리합(OR)하여 상기 라인메모리수단의 출력/차단 제어신호로 공급하는 OR게이트로 구성된 것을 특징으로 하는 광폭티브이용 화면두배주사및 화면종횡비 변환장치.
KR1019950001745A 1995-01-28 1995-01-28 광폭티브이용 화면두배주사 및 화면종횡비 변환장치 KR0177941B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950001745A KR0177941B1 (ko) 1995-01-28 1995-01-28 광폭티브이용 화면두배주사 및 화면종횡비 변환장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950001745A KR0177941B1 (ko) 1995-01-28 1995-01-28 광폭티브이용 화면두배주사 및 화면종횡비 변환장치

Publications (2)

Publication Number Publication Date
KR960030681A KR960030681A (ko) 1996-08-17
KR0177941B1 true KR0177941B1 (ko) 1999-05-01

Family

ID=19407536

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950001745A KR0177941B1 (ko) 1995-01-28 1995-01-28 광폭티브이용 화면두배주사 및 화면종횡비 변환장치

Country Status (1)

Country Link
KR (1) KR0177941B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100606055B1 (ko) * 1999-04-23 2006-07-31 삼성전자주식회사 메모리 제어장치

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000051177A (ko) * 1999-01-19 2000-08-16 윤종용 하나의 라인 메모리를 이용한 리어 미러 구현 회로 및 그 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100606055B1 (ko) * 1999-04-23 2006-07-31 삼성전자주식회사 메모리 제어장치

Also Published As

Publication number Publication date
KR960030681A (ko) 1996-08-17

Similar Documents

Publication Publication Date Title
JP2607020B2 (ja) テレビモードの自動変換装置
US5045939A (en) Apparatus utilizing motion detector for converting a maximum motion portion of a wide screen tv signal to a normal screen tv signal
US5568204A (en) Digital video switching apparatus
KR0177941B1 (ko) 광폭티브이용 화면두배주사 및 화면종횡비 변환장치
US5896178A (en) Method and system for converting VGA signals to television signals including horizontally averaging and thinning scanning lines before vertically averaging the scanning lines
JPH07236117A (ja) 画像処理装置
US6529176B1 (en) Image display and horizontal speed modulator
KR920002048B1 (ko) 텔리비젼이나 비디오테이프레코오더의 자화면 확대 및 축소회로와 방법
KR100403805B1 (ko) 입체영상신호처리장치및방법
JPS6051091A (ja) テレビジヨン信号変換装置
KR0138576B1 (ko) 화면 크기 변환장치
KR900007430B1 (ko) 다수의 필드메모리를 이용한 tv 명멸현상방지회로
JPH029277A (ja) 映像記憶装置
JPH07295533A (ja) 映像信号処理装置
JPH09265282A (ja) 画像表示システム
JPH0738806A (ja) 信号切換装置
JPH06327035A (ja) Ｍｕｓｅ／ｎｔｓｃコンバータ
JPH04274684A (ja) 多方式対応液晶テレビジョン受像機
JPH07162892A (ja) ピクチャーインピクチャー合成回路
JPH01115291A (ja) Ｒｇｂマルチ端子入力対応型順次走査変換テレビジョン受像機
JPH05328245A (ja) ２画面表示テレビ受信機
JPH0767128A (ja) コム・フィルタ用垂直相関器
JPH04280589A (ja) 走査線数変換装置
KR980010738A (ko) 다중화면 분할장치
JPS6327180A (ja) フイ−ルドメモリ装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090929

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee