KR0177194B1 - 가변길이 복호화 장치 - Google Patents
가변길이 복호화 장치 Download PDFInfo
- Publication number
- KR0177194B1 KR0177194B1 KR1019940030173A KR19940030173A KR0177194B1 KR 0177194 B1 KR0177194 B1 KR 0177194B1 KR 1019940030173 A KR1019940030173 A KR 1019940030173A KR 19940030173 A KR19940030173 A KR 19940030173A KR 0177194 B1 KR0177194 B1 KR 0177194B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- variable length
- signal
- shifter
- length decoding
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/40—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code
- H03M7/42—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code using table look-up for the coding or decoding process, e.g. using read-only memory
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/48—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using compressed domain processing techniques other than decoding, e.g. modification of transform coefficients, variable length coding [VLC] data or run-length data
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
본 발명의 가변길이복호화장치는 테이블특성상 동작속도가 빠른 테이블과 느린 테이블이 있는 특징을 이용하여, 응답속도가 빠른 테이블 동작속도를 기준으로 클럭속도를 결정하여, 높은 클럭시프드로 동작함으로서, 전체동작속도를 향상시킬 수 있는데, 일정한 속도로 입력되는 가변길이복호화할 데이타를 기록하는 버퍼(10)와, 제어신호에 따라서 버퍼(10)로 데이타요구신호를 발생시켜 일정한 데이타 비트로 상기 비퍼(10)로 부터 데이타를 제공받는 시프터(20)와, 동작시간이 상이한 다수의 테이블그룹을 가지며, 상기 테이블그룹의 동작시간에 따라 동작하고, 상기 시프터로 부터 제공되는 데이타를 가지고, 이에 해당되는 가변길이복호화 데이타값을 찾는 테이블(30)과, 복호화된 데이타길이와 복호화된 데이타 및 가변길이복호화유효신호를 입력받아 다음 가변길이복호화를 수행할 데이타를 결정하는 제어부(50)와, 제어부(50)의 제어신호에 따라 상기 테이블(30)로 부터 인력되는 데이타를 선택적으로 출력하는 멀티플렉서(40)와, 멀티플렉서(40)의 출력신호와 시프터(20)의 출력신호를 입력으로 하여 상기 가변길이복호화유효신호를 발생시키는 SD신호발생부(7)를 포함한다.
Description
제1도는 종래의 가변길이복호화장치 동작을 도식적으로 설명하기 위한 블럭도.
제2도는 제1도의 가변길이복호화장치 동작을 에시적으로 설명하기 위한 타이밍도.
제3도는 본 발명에 따른 가변길이복호화장치의 동작을 도식적으로 설명하기 위한 블럭도.
제4도는 제3도에 도시된 가변길이복호화장치의 동작을 예시적으로 설명하기 위한 타이밍도.
* 도면의 주요부분에 대한 부호의 설명
1, 10 : 버퍼 2, 20 : VLD시프터
3, 30 : 테이블 4, 40 : 멀티플렉서(MUX)
5, 50 : 제어부 7, 70 : SD신호 발생부
본 발명은 가변길이복호화(Variable Length Decoding : VLD) 장치에 관한 것이다.
종래의 가변길이복호화장치의 블럭도가 제1도에 도시되어 있는데, 버퍼(1) 가변길이복호기(VLD) 시프터(2), 테이블(3), 멀티플렉서(4), 제어부(5) 및 SD신호발생부(7)로 구성되어 있다.
전송부(도시안됨)로 부터 전송된 가변길이복호화장치의 입력 데이타는 라인(L101)을 통해 버퍼(1)로 일정한 속도로 저장된다. 버퍼 (1)에 저장된 데이타는 VLD시프터(2)로 라인(L103)을 통해 제공되는 데이타요구신호에 의해 일정한 데이타 비트로 라인(L102)을 통해 VLD시프터(2)로 제공된다.
VLD시프터(2)는, 라인(L105)을 통해 제공되는 제어부(5)의 제어신호에 따라 버퍼(1)로부터 입력된 데이타를 시프트하여 입력된 순서대로 이를 라인(L104)을 통해 테이블(3)로 출력한다.
제어부(5)는 라인(L107)을 통해 입력되는 복호화된 데이타의 길이와 복호화된 데이타 및 SD신호발생부(7)로 부터의 데이타를 입력받아, 다음 가변길이 복호화를 수행할 데이타를 결정하여 이를 라인(L108)을 통해 멀티플렉서(MUX)(4)로 제공하고, 또한 이를 라인(L105)을 통해 VLD 시프터(2)로 제공한다.
테이블(3)에서는 라인(L104)을 통해 입력되는 데이타를 가지고 이에 해당되는 가변길이 복호화값을 찾아서 라인(L106)을 통해 멀티플렉서(4)로 제공한다.
멀티플렉서(4)는 라인(L108)을 통해 입력디는 제어부(5)의 제어신호에 따라서 테이블(3)로부터 입력되는 데이타를 선택하여 이를 라인(L107)을 통해 출력한다. 라인(L107)을 통해 출력된 신호는 역양자화기(도시안됨)로 제공되고, 이와 동시에 피드백되어 제어부(5)로 제공된다.
SD신호발생부(7)는 라인(L107)으로 부터의 신호와 라인(L104)으로 부터의 신호를 입력으로 하여 복호화가 완료되었음을 알려주는 신호, 즉 라인(L106)을 통해 제공되는 테이블(3)의 출력값이 유효하다는 신호를 발생하여 이를 라인(L109)을 통해 제어부(5)로 제공한다. 이 신호가 제공되면 제어부(5)에서는 곧바로 테이블(3)의 출력값을 래치하여 다음의 복호화를 위한 동작을 수행한다.
제2도는 제1도에 도시한 종래의 가변길이복호화기의 동작을 예시적으로 설명하기 위한 타이밍도로서, 제2도의 (a)는 제1도에 도시되진 않았지만 제1도에 도시된 각 구성요소들로 제공되는 것으로, 가변길이복호화장치를 구성하는 요소들을 일정하게 동작시키기 위한 클록신호이다. 제2도의 (b)는 제2도의 (a)에 도시된 클록신호의 상승모서리(rising edge)일대 제어부(5)로부터 발생되는 것으로, 복호화 준비를 위하여 만든 입력신호이다.
제2도의 (c)는 테이블(3)의 출력값이 유효한 경우를 알려주는 SD신호이다. 이 신호에 따라서 제어부(5)는 데이블(3)로부터 멀티플렉서(4)을 통해 출력되는 데이타를 래치하여 복호화된 출력신호(제2도의 (d))를 출력한다. 제어부(5)는 이때 부터 동작을 하여 다음 입력신호를 만들 수 있도록 VLD시프터(2)에 제어명령을 제공하여, 다음 클록이 상승모서리일때 테이블(3)로 데이타가 공급되도록 한다. 이렇게 함으로써 클록신호의 주기를 줄일 수 있다. 그러므로 전체 가변길이복호화장치의 동작 시간을 높일 수 있다.
그러나, 제1도에 도시된 종래의 가변길이복호화장치에는 테이블의 특성상 동작속도가 빠른 것이 있고 동작속도가 느린 테이블이 있으나, 모든 테이블에 입력되는 클럭의 주파수는 동일하게 작동하기 때문에 가변길이 복호와 장치의 복호화 효율이 떨어지는 문제점이 있었다.
따라서, 본 발명의 목적은 상기한 문제점을 해결하기 위한 것으로, 테이블의 특성상 동작속도가 빠른 것이 있고 동작속도가 느린 테이블이 있는 특징을 이용하여 응답속도가 빠른 테이블의 속도를 기준으로 클럭속도를 결정하여 높은 클럭 스피드로 동작가능한 가변길이복호화장치를 제공하는 데 있다.
상술한 바와 같은 목적을 달성하기 위해, 본 발명의 가변길이복호화기는, 일정한 속도로 입력되는 가변길이복호화할 데이타를 일시 저장하는 버퍼와; 소정의 제어신호에 따라 상기 버퍼로 데이타요구신호를 발생하여, 일정한 데이타 비트로 상기버퍼로 부터 데이타를 제공받고 이를 시프트하여 입력된 순서대로 출력하는 시프터와; 동작시간이 상이한 다수의 테이블 그룹을 가지며, 상기 테이블 그룹의 동작시간에 따라 구별되어 동작하고, 상기 시프터로부터 제공되는 데이타에 따라 이에 해당되는 가변길이 복호와 데이타를 찾아 출력하는 테이블과; 복호화된 데이타의 길이와 복화화된 데이타 및 가변결이복화화유효신호를 입력받아 다음 가변길이 복호화를 수행할 데이타를 결정하고, 상기 시프터로 상기 소정의 제어신호를 발생하연 상기 시프터가 상기 데이타 요구신호를 발생하도록 하며, 상기 테이블로부터 출력되는 가변길이 복호화값을 선택하기 위한 선택 제어신호를 발생하는 제어부와; 상기 제어부의 선택 제어신호에 따라 상기 테이블로부터 입력되는 가변길이 복호화 데이타를 선택적으로 출력하는 멀티플렉서와; 상기 멀티플렉서의 출력신호 및 상기 시프터의 출력신호를 입력으로 하여, 복호화가 완료되었음을 알려주는 상기 가변길이복호화유효신호를 상기 제어부로 제공하는 가변길이복호화유효신호 발생수단을 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다.
제3도는 본 발명에 따른 가변길이복호화장치의 동작을 설명하기 위한 블록도로서, 버퍼(10), 가변길이복호기(VLD) 시프터(20), 지연속도가 상이한 다수의 테이블(30), 멀티플렉서(40), 제어부(50) 및 SD신호발생부(70)로 구성되어 있다.
전송부(도시안됨)로 부터 전송된 가변길이복호화장치의 입력 데이타는 라인 L101을 통해 버퍼(10)로 일정한 속도로 저장된다. 버퍼(10)에 저장된 데이타는 VLD시프터(20)로부터 라인(L103)을 통해 제공되는 데이타요구신호에 의해 일정한 데이타 비트로 라인(L102)을 통해 VLD시프터(20)로 제공된다.
VLD시프터(20)는, 라인(L105)을 통해 제공되는 제어부(50)의 제어신호에 따라 버퍼(10)로부터 입력된 데이타를 시프트하여 입력된 순서대로 이를 라인(L104)을 통해 동작속도가 상이한 다수의 테이블(30) 및 SD신호발생부(70)로 출력한다.
동작속도가 상이한 다수의 테이블(30)은 테이블들의 동작 시간에 따라 구별된 테이블들로서, 각각의 테이블 그룹은 테이블#1, 테이블#2 및 테이블#3이다. 각각의 테이블 그룹에서는 라인(L104)을 통해 입력되는 데이타를 가지고 이에 해당되는 가변길이 복호화값을 찾아서, 각각의 라인(L106), 라인(L116), 라인(L126)을 통해 멀티플렉서(40)로 제공한다.
제어부(50)는 라인(L107)을 통해 입력되는 복호화된 데이타의 길이와 복호화된 데이타 및 SD신호발생부(70)로 부터의 데이타를 입력받아, 다음 가변길이 복호화를 수행할 데이타를 결정하여 이를 라인(L108)을 통해 멀티플렉서(MUX)(40)로 제공하고, 또한 이를 라인(L105)을 통해 VLD시프터(20)로 제공한다.
멀티플렉서(40)는 라인(L108)을 통해 입력되는 제어부(50)의 제어신호에 따라서 테이블(30)로 부터 입력되는 데이타를 선택하여 이를 라인(L107)을 통해 출력한다. 라인(L107)을 통해 출력된 신호는 역양자화기(도시안됨)로 입력되면서 동시에 피드백되어 제어부(50)로 제공된다.
SD신호발생부(70)는 가변길이복호화유효신호를 발생하는 수단으로서, 라인(L107)으로 부터의 신호와 라인(L104)으로 부터의 신호를 입력으로 하여, 복호화가 완료되었음을 알려주는 신호 즉, 테이블(30)의 출력값이 유효하다는 신호를 발생하여 이를 라인 L109를 통해 제어부(50)로 제공한다. 이신호가 발생하면 제어부(50)에서는 곧바로 멀티플렉서(40)를 통하여 제공되는 테이블(30)의 출력값을 래치하여 다음의 복호화를 위한 동작을 수행한다.
제4도는 제3도에 도시된 본 발명에 따른 가변길이 복호화 장치의 동작을 예시적으로 설명하기 위한 타이밍도이다.
제4도의 (a)는 제3도에 도시되진 않았지만 제3도에 도시된 각 블록으로 제공되는 것으로, 가변길이복호화장치를 일정하게 동작시키기 위해 발생된 클럭신호이다.
클럭신호는 응답속도가 빠른 테이블의 동작 속도를 기준으로 정해진다. 그리고 응답속도가 느린 테이블 그룹의 복호화는 2개 혹은 3개의 클럭을 사용하여 동작시킨다. 제4도의 (b)는 제4도의 (a)에 도시된 클럭신호가 상승 모서리일때 제어부(50)에서 발생되는 것으로 복호화준비를 하여 만든 입력신호 이다.
제4도의 (c)는 테이블(30)의 출력값이 유효한 경우를 알려주는 SD신호이다. 이 신호에 따라서 제어부(50)는 테이블(30)로 부터 멀티플렉서(40)를 통해 출력되는 데이타를 래치하여 복호화된 신호(제4도의 (d))를 출력한다.
제어부(50)는 이때부터 동작을 하여, 다음 입력신호를 만들 수 있도록 VLD시프터(20)에 제어명령을 제공하여 다음 클럭이 상승 모서리일 때 테이블(30)로 데이타가 공급되도록 한다.
제2도에 도시된 바와같이, SD신호가 빠른 테이블들의 동작시간을 기준으로 클럭을 결정하여 높은 클럭을 적용할 경우, SD신호가 상대적으로 느린 테이블들의 동작은 2 내지 3 클록사이클을 이용하여 복호화할 수 있다.
상술한 바와 같은 과정에 의해, 본 발명의 가변길이복호화 장치는 전체 동작 속도가 매우 향상될 수 있다는 커다란 잇점이 있다.
Claims (1)
- 일정한 속도로 입력된 가변길이복호화할 데이타를 일시 저장하는 버퍼(10)와; 소정의 제어신호에 따라 상기 버퍼(10)로 데이타요구신호를 발생하여, 일정한 데이타 비트로 상기 버퍼(10)로 부터 데이타를 제공받고 이를 시프트하여 입력된 순서대로 출력하는 시프터(20)와; 동작시간이 상이한 다수의 테이블 그룹을 가지며, 상기 테이블 그룹의 동작 시간에 따라 구별되어 동작하고, 상기 시프터(20)로부터 제공되는 데이타에 따라 이에 해당되는 가변길이 복호와 데이타를 찾아 출력하는 테이블(30)과; 복호화된 데이타의 길이와 복호화된 데이타 및 가변길이복호화유효신호를 입력받아 다음 가변길이 복호화를 수행할 데이타를 결정하고, 상기 시프터(20)로 상기 소정의 제어신호를 발생하여 상기 시프터(20)가 상기 데이타 요구신호를 발생하도록 하며, 상기 테이블(30)로부터 출력되는 가변길이 복호화값을 선택하기 위한 선택 제어신호를 발생하는 제어부(50)와; 상기 제어부(50)의 선택 제어신호에 따라 상기 테이블(30)로부터 입력되는 가변길이 복호화 데이타를 선택적으로 출력하는 멀티플렉서(40)와; 상기 멀티플렉서(40)의 출력신호 및 상기 시프터(30)의 출력신호를 입력으로 하여, 복호화가 완료되었음을 알려주는 상기 가변길이복호화유효신호를 상기 제어부(50)로 제공하는 가변길이복호화유효신호 발생수단(70)을 포함하는 가변길이 복호화장치.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940030173A KR0177194B1 (ko) | 1994-11-17 | 1994-11-17 | 가변길이 복호화 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940030173A KR0177194B1 (ko) | 1994-11-17 | 1994-11-17 | 가변길이 복호화 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR960020019A KR960020019A (ko) | 1996-06-17 |
KR0177194B1 true KR0177194B1 (ko) | 1999-04-01 |
Family
ID=19398156
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019940030173A KR0177194B1 (ko) | 1994-11-17 | 1994-11-17 | 가변길이 복호화 장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0177194B1 (ko) |
-
1994
- 1994-11-17 KR KR1019940030173A patent/KR0177194B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR960020019A (ko) | 1996-06-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100663361B1 (ko) | 지연 회로 및 이를 구비한 반도체 장치 | |
US6163545A (en) | System and method for data transfer across multiple clock domains | |
JPH0595366A (ja) | セル送信回路 | |
KR0177194B1 (ko) | 가변길이 복호화 장치 | |
US3781822A (en) | Data rate-changing and reordering circuits | |
KR980006870A (ko) | 가변 부호화율 펀츄러 | |
US5144571A (en) | Direct digital synthesizer with feedback shift register | |
KR960020018A (ko) | 가변길이복호화장치 | |
JP3148445B2 (ja) | マルチプレクサ回路 | |
CA2212099C (en) | Apparatus and method for removing error data decoding delay in a dtv | |
KR100206473B1 (ko) | 전자교환기의 톤 발생장치 | |
US5602548A (en) | Data output apparatus for variable length decoder | |
JPH06237246A (ja) | 自動入力位相調整回路 | |
KR100271714B1 (ko) | 컬럼 어드레스 내부 카운터 장치 | |
KR100195003B1 (ko) | 다중비를 가지는 직교 진폭변조방식 전송시스템의 공통데이터 클럭발생회로 | |
KR0155718B1 (ko) | 동기 데이타 발생장치 | |
JPH08221151A (ja) | クロック供給装置 | |
EP0486851A2 (en) | Direct digital synthesizer with feedback shift register | |
KR100252763B1 (ko) | 볼륨 제어가 가능한 오디오 신호 처리 장치 | |
KR100280433B1 (ko) | 플레이백 장치 | |
JPS61255120A (ja) | 位相調整回路 | |
JPH07235877A (ja) | 可変長符号パッキング装置 | |
KR20010037447A (ko) | 교환시스템의 망 동기 클럭신호 선택장치 | |
KR19990024595A (ko) | 디에스피 칩에서 연속된 데이터 처리방법 | |
KR19990049329A (ko) | 무선로컬변조기(wll)의 데이터천공장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application | ||
J2X1 | Appeal (before the patent court) |
Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL |
|
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20111101 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20121101 Year of fee payment: 15 |
|
LAPS | Lapse due to unpaid annual fee |