KR0175596B1 - 멀티채널 오디오 데이터의 고속 입출력 시스템 - Google Patents

멀티채널 오디오 데이터의 고속 입출력 시스템 Download PDF

Info

Publication number
KR0175596B1
KR0175596B1 KR1019960064944A KR19960064944A KR0175596B1 KR 0175596 B1 KR0175596 B1 KR 0175596B1 KR 1019960064944 A KR1019960064944 A KR 1019960064944A KR 19960064944 A KR19960064944 A KR 19960064944A KR 0175596 B1 KR0175596 B1 KR 0175596B1
Authority
KR
South Korea
Prior art keywords
data
parallel
serial
control signal
channel
Prior art date
Application number
KR1019960064944A
Other languages
English (en)
Other versions
KR19980046584A (ko
Inventor
홍진우
장대영
Original Assignee
한국전기통신공사
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전기통신공사, 한국전자통신연구원 filed Critical 한국전기통신공사
Priority to KR1019960064944A priority Critical patent/KR0175596B1/ko
Publication of KR19980046584A publication Critical patent/KR19980046584A/ko
Application granted granted Critical
Publication of KR0175596B1 publication Critical patent/KR0175596B1/ko

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00Networks using digital techniques
    • H03H17/02Frequency selective networks
    • H03H17/0211Frequency selective networks using specific transformation algorithms, e.g. WALSH functions, Fermat transforms, Mersenne transforms, polynomial transforms, Hilbert transforms
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00Networks using digital techniques
    • H03H17/02Frequency selective networks
    • H03H17/0223Computation saving measures; Accelerating measures
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00Networks using digital techniques
    • H03H17/02Frequency selective networks
    • H03H17/0223Computation saving measures; Accelerating measures
    • H03H2017/0244Measures to reduce settling time

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Stereophonic System (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
멀티 채널 오디오 데이터의 고속 입출력 시스템
2. 발명이 해결하고자 하는 기술적 과제
멀티채널 아날로그 신호의 입출력 기술은 채널별로 데이터를 입력받거나 출력시키고, 인터럽트 방식에 의해 디지털 신호처리 프로세서로 디지털 데이터를 입력하고, 출력함으로써 디지털 신호처리 프로세서의 처리 부담을 가중시킴으로써 복잡한 디지털 신호처리 알고리즘의 실시간 처리가 불가능하거나 이를 위해 별도의 하드웨어를 부가해야 했다.
3. 발명의 해결 방법의 요지
디지털 신호처리 프로세서가 다른 작업을 수행하는 동안에 디지털 데이터의 입출력이 병행하므로 실시간 동작이 어려운 디지털 신호처리 시스템의 실시간 처리를 가능하게 한다.
4. 발명의 중요한 용도
디지털 신호처리 시스템

Description

멀티채널 오디오 데이터의 고속 입출력 시스템
본 발명은 멀티채널 오디오 신호를 처리하기 위한 입출력 데이터 처리를 고속으로 수행함으로써 복잡한 디지털 신호 처리 시스템의 고속 동작 및 알고리즘의 실시간 처리를 가능하게 하는 멀티채널 오디오의 고속 입출력 시스템에 관한 것이다.
종래의 멀티채널 아날로그 신호의 입출력 기술은 채널별로 데이터를 입력받거나 출력시키고, 인터럽트 방식에 의해 디지털 신호처리 프로세서로 디지털 데이터를 입력하고, 출력함으로써 디지털 신호처리 프로세서의 처리 부담을 가중시킴으로써 복잡한 디지털 신호처리 알고리즘의 실시간 처리가 불가능하거나 이를 위해 별도의 하드웨어를 부가해야하는 문제점이 있었다.
그리고, 멀티채널 오디오 코덱의 알고리즘인 MPEG-2(Moving Picture Experts Group-2) 오디오의 경우 5.1채널의 오디오 신호를 처리하기 위해서 한 프레임(48kHz 표본화, 16비트 부호화의 경우)을 24msec이내에 처리하여야 하지만 압축 알고리즘의 복잡도 때문에 디지털 신호처리 프로세서가 이를 실시간으로 처리하기가 쉽지 않다. 이러한 알고리즘을 이용하여 코덱 시스템을 구성하는 경우 데이터의 입출력 기능이 부가되야 하기 때문에(약 40% 이상의 부담이 가중됨) 디지털 신호처리 프로세서의 수행능력은 더욱 떨어지고, 이 때문에 실시간 동작은 거의 불가능하게 된다. 이를 해결하기 위하여 멀티채널 오디오 신호의 입출력을 전문적으로 제어하는 보드를 추가로 설치하거나 전용 프로세서를 두어 시스템의 효율이나 경제성을 떨어뜨리는 등의 문제점이 있다.
상기 종래 기술의 제반 문제점을 해결하기 위하여 멀티채널 오디오 신호를 채널별로 입력받아 하나의 프레임 데이터로 다중화한 후 FIFO를 통하여 디지털 신호처리 프로세서의 메모리에 DMA로 전달하고, 디지털 신호처리 프로세서에서 처리된 결과 데이터를 DMA로 FIFO에 출력시키고, 이를 역다중화하여 다시 아날로그의 멀티채널 오디오 신호로 변환하여 줌으로서, 디지털 신호처리 프로세서가 다른 작업을 수행하는 동안에 디지털 데이터의 입출력이 병행하므로 실시간 동작이 어려운 디지털 신호처리 시스템의 실시간 처리를 가능하게 하는 멀티채널 오디오 데이터의 고속 입출력 시스템을 제공하는 데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은 다채널의 아날로그 오디오 신호를 디지털 데이터로 변환하여 출력하는 다수의 스테레오 A/D 변환수단; 상기 스테레오 A/D 변환수단으로부터 입력되는 직렬 데이터를 병렬 데이터로 변환하여 출력하는 직렬/병렬 변환수단; 상기 직렬/병렬 변환수단으로부터의 다채널 병렬 데이터를 채널별 동기화 시켜 분리 전송하는 데이터 다중화수단; 상기 데이터 다중화수단으로부터의 입력 데이터를 일정한 프레임 데이터로 생성한 후 순차적으로 미설명된 프로세서의 DMA(Direct Memory Access)에 전송하는 입력측 선입선출수단; 상기 입력측 선입선출수단으로부터의 데이터를 DMA를 통하여 입력 받아 메모리에 저장하고, 결과 데이터를 DMA로 출력시키는 디지털 신호처리 프로세서; 상기 디지털 신호처리 프로세서에 접속되어 상기 직렬/병렬 변환수단, 데이터 다중화수단, 입력측 선입선출수단, 및 스테레오 A/D 변환수단에서 필요로 하는 클럭과 제어신호를 생성하여 제공하는 입력 제어 신호 발생수단; 상기 디지털 신호처리 프로세서에 연결되어 데이터 클럭과 제어신호를 제공하는 출력제어신호 발생수단; 상기 출력제어신호발생수단에 연결되어 출력 데이터를 상기 프로세서의 DMA로부터 고속으로 받아 저속으로 순차적으로 출력시키는 출력측 선입선출수단; 상기 출력제어신호발생수단에 연결되어 하나의 프레임 데이터를 채널별로 분리시켜 주는 데이터 역다중화수단; 상기 출력제어신호발생수단 및 데이터 역 다중화수단에 연결되어 병렬 데이터를 직렬 데이터로 변환하여 주는 병렬/직렬 데이터 변환수단; 및 상기 병렬/직렬 변환수단에 연결되어 2채널씩 쌍을 이루는 디지털 채널 데이터를 아날로그 신호로 변환하여 주는 스테레오 D/A 변환수단을 포함하는 것을 특징으로 한다.
도1은 본 발명이 적용되는 시스템의 전체 구성도
도2는 입력 제어 신호 발생부의 내부 구성도
도3은 직렬/병렬 변환부 및 데이터 다중화부의 내부 구성도
도4는 출력 제어 신호부의 내부 구성도
도5는 데이터 역다중화부 및 병렬/직렬 변환부의 내부 구성도
* 도면의 주요 부분에 대한 부호의 설명 *
1 내지 3 : 스테레오 A/D 변환기4: 직렬/병렬 변환부
5: 데이터 다중화부6: 입력 FIFO
7: 입력 제어 신호 발생부8: 디지털 신호처리 프로세서
9: 메모리(저장장치)10: 출력 제어 신호 발생부
11: 출력 FIFO12: 데이터 역다중화부
13: 병렬/직렬 변환부14. 스테레오 D/A 변환부
본 발명은 최대 6개의 아날로그 오디오 신호를 입력받아 채널별로 디지털 데이터로 변환한 후 하나의 프레임 데이터로 구성하여 메모리에 저장하고, 역으로 메모리에 저장된 디지털 데이터를 최대 6개의 아날로그 데이터를 출력시키는 기능을 가지고 있으며, 입력 제어 클럭의 가변으로 ADC(Analog-to-Digital Conversion)시의 표본화율에 따라 데이터 입력 속도를 가변할 수 있으며, 디지털 데이터의 입력과 출력부에 FIFO(First Input First Output)를 두고, 프로세서와 DMA(Direct Memory Access) 처리를 수행함으로써 프로세서의 처리 부담을 최소한 줄이고, 고속으로 데이터를 처리할 수 있는 특징이 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명한다.
제1도는 본 발명에 따른 시스템의 전체 구성도로서, 도면에서 1 내지 3은 스테레요 아날로그/디지탈(A/D) 변환기, 4는 직렬/병렬 변화부, 5는 데이터 다중화부, 6은 입력 FIFO, 7은 입력제어 신호발생부, 8은 디지탈 신호처리 프로세서, 9는 메모리, 10은 출력제어신호발생부, 11은 출력 FIFO, 12는 데이터 역 다중화부, 13은 병렬/직렬 변환부, 14는 스테레오 D/A 변환부를 각각 나타낸다.
도면에 도시한 바와 같이 스테레오 A/D 변환기(1 내지 3)는 각각 후술할 입력 제어 신호 발생부(7)에서 입력되는 신호에 따라 2개의 아날로그 채널 신호를 직렬 디지털 데이터(좌측 채널과 우측 채널로 구분됨)로 변환하여 주는 기능을 가지며, 직렬/병렬 변환부(4)는 입력 제어 신호 발생부(7)의 제어 신호에 따라 상기 스테레오 A/D 변환기(1 내지 3)로부터 직렬로 입력되는 디지털 데이터를 채널별로 16비트의 병렬 데이터로 바꾸어 주는 기능을 갖는다.
데이터 다중화부(5)는 상기 직렬/병렬 변환부(4)와 입력 FIFO(6)과 입력 제어 신호 발생부(7)에 접속되어 16비트의 병렬 데이터를 각각의 채널별로 구분하여 순차적으로 입력 FIFO(6)에 전달하는 기능을 가지며, 입력 FIFO(6)는 데이터 다중화부(5)로부터 입력되는 다중화된 병렬 데이터를 순차적으로 입력받고, 출력시키는 기능을 갖는다. 입력 FIFO(6)에 입력되는 병렬 데이터는 스테레오 A/D 변환부의 표본화율에 동기된 클럭의 속도에 따라 입력되며, 출력되는 데이터는 디지털 신호처리 프로세서(8)의 DMA 처리 속도에 따라 출력된다. 따라서, 비동기적인 입출력 기능을 갖기 때문에 인터럽트의 발생빈도를 낮출 수 있고, 이 때문에 디지털 신호처리 프로세서(8)의 데이터 입출력 처리 부담을 많이 감소시키게 된다.
그리고, 상기 입력 제어 신호 발생부(7)는 디지털 신호처리 프로세서( 8)에 접속되어 직렬/병렬 변환부(4), 데이터 다중화부(5), 입력 FIFO(6), 그리고 스테레오 A/D 변환기(1 내지 3)에서 필요로 하는 클럭과 제어신호를 생성하여 제공하여 주는 기능을 갖는다. 디지털 신호처리 프로세서(8)는 입력 FIFO(6)와 출력 FIFO(11)와 데이터 저장용 메모리(9)에 접속되어 입력 FIFO(6)로부터 순차적으로 입력되는 데이터를 DMA로 받아서 메모리(9)에 저장하고, 처리된 후 메모리(9)에 저장되어 있는 디지털 데이터를 출력 FIFO(11)에 DMA로 내보내는 기능을 갖는다. 입력 FIFO(6)와 출력 FIFO(11)의 크기는 6개 채널의 한 프레임을 모두 수용할 수 있도록 함으로써 프로세서의 빈번한 액세스를 가능한 한 줄이는 것이 좋다. 디지털 신호처리 프로세서에 접속된 메모리(9)는 디지털 데이터를 저장하는 기능을 한다.
출력 제어 신호 발생부(10)는 디지털 신호처리 프로세서(8)에 연결되어 출력 FIFO(11)와 데이터 역다중화부(12)와 병렬/직렬 변환부(13)에서 필요로 하는 데이터 클럭과 제어신호를 만들어 주는 기능을 가지며, 출력 FIFO(11)는 디지털 신호처리 프로세서(8)에서 출력된 디지털 데이터를 입력받아 순차적으로 기록한 후 데이터 역다중화부(12)로 출력시키는 기능을 갖는다. 이때의 출력 클럭 및 제어신호는 출력 제어 신호 발생부(10)로부터 받는다.
데이터 역다중화부(12)는 출력 FIFO(11)로부터 입력된 6개의 채널 데이터가 한 프레임 데이터로 다중화된 것을 각각의 채널로 분리시키는 기능을 갖는다. 이 과정에서 분리된 각 채널의 병렬 디지털 데이터는 병렬/직렬 변환부(13)로 보내지고, 병렬/직렬 변환부(13)는 이들 병렬 데이터를 직렬 데이터로 변환하여 주는 기능을 갖는다.
병렬/직렬 변환부(13)에 접속된 스테레오 D/A 변환부(14)는 직렬로 변환된 각 채널의 디지털 데이터를 아날로그 오디오 신호로 변환하여 주는 기능을 한다. 스테레오 D/A 변환부(14)는 3개의 스테레오 D/A 변환기로 구성되어 최대 6개의 채널을 출력시킨다.
제2도는 상기 입력 제어 신호 발생부의 내부 구성도이다.
직렬/병렬 변환기 제어 신호 발생기(21)는 도1의 상기 스테레오 A/D 변환기(1 내지 3)로부터 받은 채널 동기 신호와 채널 분리 신호, 표본화율 클럭 등을 받아 좌측 재널 동기 신호, 우측 채널 동기 신호, 표본화율 클럭을 직렬/병렬 변환부(4)로 보내주는 기능을 가지며, 데이터 다중화기 제어 신호 발생기(22)는 상기 스테레오 A/D 변환기(1 내지 3)로부터 받은 표본화율 클럭과 직렬/병렬 변환기 제어 신호 발생기(21)로부터 받은 우측 채널 동기 신호를 받아 6개의 채널을 선택할 수 있는 신호를 만들고, 이 결과를 도1의 데이터 다중화부(5)에 전달하는 기능을 갖는다.
FIFO 제어 신호 발생기(23)는 스테레오 A/D 변환기(1 내지 3)로부터 받은 표본화율 클럭과 직렬/병렬 변환기 제어 신호 발생기(21)로부터 받은 우측 채널 동기 신호와 디지털 신호처리 프로세서(8)로 부터 받은 시스템 클럭, 어드레스 버스, 메모리 제어신호를 받아 쓰기 허용 신호, 쓰기 클럭, 읽기 클럭, 읽기 허용 클럭, 출력 허용 클럭등을 입력 FIFO(6)에 전달하는 기능을 갖는다.
제3도는 직렬/병렬 변환부 및 데이터 다중화부의 내부 구성도를 나타낸다.
S/P 처리부(31)는 도1의 상기 스테레오 A/D 변환기(1)에서 입력되는 직렬 오디오 디지털 신호를 받아 도1의 상기 입력 제어 신호 발생부(7)에서 발생하는 좌측 채널 및 우측 채널 동기신호와 샘플링 클럭에 따라 병렬 데이터로 변환한 후 다중화기(34)로 전달하는 기능을 갖는다.
S/P 처리부(32)는 스테레오 A/D 변환기 2(2)에서 입력되는 직렬 데이터 신호를 S/P 처리부(31)과 같이 처리하며, S/P 처리부 3(33)는 스테레오 A/D 변환기(3)에서 입력되는 직렬 데이터 신호를 S/P 처리부 1(31)과 같이 처리한다.
다중화기(34)는 S/P 처리부(31)과 S/P 처리부(32)와 S/P 처리부(33)의 결과로 나오는 6개의 병렬 디지털 데이터를 입력 제어 신호 발생부(7)로부터 발생하는 채널 선택 신호에 따라 다중화하여 하나의 프레임 데이터로 만들어 입력 FIFO(6)에 전달하여 주는 기능을 한다.
제4도는 출력 제어 신호 발생기의 내부 구성도를 나타낸다.
병렬/직렬 변환기 제어 신호 발생기(43)는 12.288MHz 클럭을 받아 384kHz의 라인 클럭과 좌측 및 우측 채널의 동기 신호를 만들어 병렬/직렬 변환부(13)로 전달하고, 표본화율 클럭, 채널 동기 신호, 채널 분리 신호를 만들어 스테레오 D/A변환기(14)로 전달하는 기능을 갖는다. 데이터 역다중화기 제어 신호 발생기(42)는 병렬/직렬 변환기 제어 신호 발생기(43)로부터 384kHz의 클럭을 받아 6개의 채널 선택 신호를 만들어 데이터 역다중화부(12)로 전달하고, FIFO 제어 신호 발생기(41)는 디지털 신호처리 프로세서(8)로부터 시스템 클럭 및 어드레스 버스를 받아 쓰기 허용 신호, 쓰기 클럭, 읽기 클럭, 읽기 허용 신호, 그리고 출력 허용 신호를 만들어 출력 FIFO(11)로 전달하는 기능을 갖는다.
제5도는 데이터 역다중화부 및 병렬/직렬 변환부의 내부 구성도를 나타낸다.
역다중화기(51)는 출력 FIFO(11)로부터 출력되는 프레임 데이터를 출력 제어 신호 발생부(10)에서 나오는 채널 선택 신호에 따라서 6개의 16비트 채널 데이터를 출력하고, P/S 처리기(52)는 역다중화기(51)로부터 입력되는 좌측 및 우측 채널 데이터를 받아 직렬 디지털 오디오 데이터로 만들어 스테레오 D/A 변환기로 전달해주는 기능을 갖는다. P/S 처리기(53)와 P/S 처리기(54)는 P/S 처리기(52)과 동일한 기능을 수행하고, 단지 제어되는 채널만 다를 뿐이다.
상기와 같은 본 발명에 의한 멀티채널 오디오 데이터의 고속 입출력 방식으로 복잡하고, 계산량이 많은 디지털 신호처리 기술을 이용한 시스템의 프로세서에 대한 수행 부담을 줄여줄 수 있고, 실시간 동작이 효율적으로 수행될 수 있게 된다. 또한, 고속의 입출력 데이터 기능을 필요로 하는 다양한 응용 시스템에 적용할 수 있으며, 특히 입력 및 출력의 표본화율 클럭이 변하더라도 프로세서에서 메모리에 저장되는 데이터의 처리 속도는 전혀 영향을 받지 않는 구조로 설계되었고, 프로세서의 실행 클럭에 종속되는 데이터의 읽기 및 쓰기 방식을 적용하였기 때문에 프로세서의 수행 능력에 무관하게 적용할 수 있다. 그리고, 본 발명의 적용분야는 오디오 뿐만 아니라 비디오 신호처리, 데이터 처리 등 멀티미디어 분야의 고속 데이터 입출력 방식에 적용할 수 있으며, 6채널을 확장한 멀티채널 오디오 입출력 시스템에도 적용 가능함은 당연하다.

Claims (7)

  1. 멀티채널 오디오 데이터의 고속 입출력 시스템에 있어서,
    다채널의 아날로그 오디오 신호를 디지털 데이터로 변환하여 출력하는 다수의 스테레오 A/D 변환수단;
    상기 스테레오 A/D 변환수단으로부터 입력되는 직렬 데이터를 병렬 데이터로 변환하여 출력하는 직렬/병렬 변환수단;
    상기 직렬/병렬 변환수단으로부터의 다채널 병렬 데이터를 채널별 동기화 시켜 분리 전송하는 데이터 다중화수단;
    상기 데이터 다중화수단으로부터의 입력 데이터를 일정한 프레임 데이터로 생성한 후 순차적으로 미설명된 프로세서의 DMA(Direct Memory Access)에 전송하는 입력측 선입선출수단;
    상기 입력측 선입선출수단으로부터의 데이터를 DMA를 통하여 입력 받아 메모리에 저장하고, 결과 데이터를 DMA로 출력시키는 디지털 신호처리 프로세서;
    상기 디지털 신호처리 프로세서에 접속되어 상기 직렬/병렬 변환수단, 데이터 다중화수단, 입력측 선입선출수단, 및 스테레오 A/D 변환수단에서 필요로 하는 클럭과 제어신호를 생성하여 제공하는 입력 제어 신호 발생수단;
    상기 디지털 신호처리 프로세서에 연결되어 데이터 클럭과 제어신호를 제공하는 출력제어신호 발생수단;
    상기 출력제어신호발생수단에 연결되어 출력 데이터를 상기 프로세서의 DMA로부터 고속으로 받아 저속으로 순차적으로 출력시키는 출력측 선입선출수단;
    상기 출력제어신호발생수단에 연결되어 하나의 프레임 데이터를 채널별로 분리시켜 주는 데이터 역다중화수단;
    상기 출력제어신호발생수단 및 데이터 역 다중화수단에 연결되어 병렬 데이터를 직렬 데이터로 변환하여 주는 병렬/직렬 데이터 변환수단; 및
    상기 병렬/직렬 변환수단에 연결되어 2채널씩 쌍을 이루는 디지털 채널 데이터를 아날로그 신호로 변환하여 주는 스테레오 D/A 변환수단을 포함하는 것을 특징으로 하는 멀티채널 오디오 데이터의 고속 입출력 시스템.
  2. 제1항에 있어서,
    상기 입력제어신호발생수단은,
    상기 스테레오 A/D 변환수단으로부터 받은 신호를 이용하여 상기 직렬/병렬 변환수단으로 제어신호를 전달하는 직렬/병렬 변환기 제어신호발생기;
    상기 스테레오 A/D 변환수단으로부터 받은 표본화율 클럭과 상기 직렬/병렬 변환기 제어 신호 발생기로부터 받은 우측 채널 동기 신호를 받아 6개의 채널을 선택할 수 있는 신호를 만들어 상기 데이터 다중화수단으로 전달하는 데이터 다중화 제어신호 발생기; 및
    상기 스테레오 A/D 변환수단으로부터 받은 표본화율 클럭과 상기 직렬/병렬 변환기 제어 신호 발생기로부터 받은 우측 채널 동기 신호와 상기 디지털 신호처리 프로세서로부터 받은 시스템 클럭, 어드레스 버스, 메모리 제어신호를 받아 쓰기 허용 신호, 쓰기 클럭, 읽기 클럭, 읽기 허용 클럭, 출력 허용 클럭등을 상기 입력측 선입선출수단으로 전달하는 선입선출 제어신호발생기를 구비하고 있는 것을 특징으로 하는 멀티채널 오디오 데이터의 고속 입출력 시스템.
  3. 제1항에 있어서,
    상기 직렬/병렬변환수단은,
    상기 스테레오 A/D 변환수단에서 입력되는 직렬 오디오 디지털 신호/직렬 데이터 신호를 입력받아 상기 입력 제어 신호 발생수단에서 발생하는 좌측 채널 및 우측 채널 동기신호와 샘플링 클럭에 따라 병렬 데이터로 변환한 후 상기 다중화수단으로 전달하되, 제어채널에 따라 각각의 직렬/병렬 처리기를 구비하고 있는 것을 특징으로 하는 멀티채널 오디오 데이터의 고속 입출력 시스템.
  4. 제1항 또는 제3항에 있어서,
    상기 다중화수단은,
    상기 각각의 직렬/병렬처리기부로부터의 다수의 병렬 디지털 데이터를 상기 입력 제어 신호 발생수단으로부터 발생하는 채널 선택 신호에 따라 다중화하여 하나의 프레임 데이터로 만들어 상기 입력측 선입선출수단으로 전달하는 다중화기를 구비하고 있는 것을 특징으로 하는 멀티 채널 오디오 데이터의 고속 입출력 시스템.
  5. 제1항에 있어서,
    상기 출력제어신호 발생수단은,
    내장된 클럭 발생기로부터 클럭을 받아 소정의 라인 클럭과 좌측 및 우측 채널의 동기 신호를 만들어 상기 병렬/직렬 변환수단으로 전달하고, 표본화율 클럭, 채널 동기 신호, 채널 분리 신호를 만들어 상기 스테레오 D/A변환수단으로 전달하는 병렬/직렬 변환기 제어신호발생기;
    상기 병렬/직렬 변환기 제어 신호 발생기로부터소정의 라인 클럭을 받아 다채널 선택 신호를 만들어 상기 데이터 역다중화수단으로로 전달하는 데이터 역다중화기 제어 신호 발생기;
    상기 디지털 신호처리 프로세서로부터 시스템 클럭 및 어드레스 버스를 받아 쓰기 허용 신호, 쓰기 클럭, 읽기 클럭, 읽기 허용 신호, 그리고 출력 허용 신호를 만들어 출력측 선입선출수단으로 전달하는 선입선출 제어신호 발생기를 구비하고 있는 것을 특징으로 하는 멀티채널 오디오 데이터의 고속 입출력 시스템.
  6. 제1항에 있어서,
    상기 역다중화수단은,
    상기 출력측 선입선출수단으로부터 출력되는 프레임 데이터를 상기 출력 제어 신호 발생수단으로부터의 채널 선택 신호에 따라서 다수의 채널 데이터를 출력하는 역다중화기인 것을 특징으로 하는 멀티채널 오디오 고속 입출력 시스템.
  7. 제1항 또는 제6항에 있어서,
    상기 병렬/직렬 변환수단은,
    상기 역다중화기로부터 입력되는 좌측 및 우측 채널 데이터를 받아 직렬 디지털 오디오 데이터로 만들어 상기 스테레오 D/A 변환수단으로 전달해주되, 제어채널에 따라 각각의 병렬/직렬 처리기를 구비하고 있는 것을 특징으로 하는 멀티채널 오디오 고속 입출력 시스템.
KR1019960064944A 1996-12-12 1996-12-12 멀티채널 오디오 데이터의 고속 입출력 시스템 KR0175596B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960064944A KR0175596B1 (ko) 1996-12-12 1996-12-12 멀티채널 오디오 데이터의 고속 입출력 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960064944A KR0175596B1 (ko) 1996-12-12 1996-12-12 멀티채널 오디오 데이터의 고속 입출력 시스템

Publications (2)

Publication Number Publication Date
KR19980046584A KR19980046584A (ko) 1998-09-15
KR0175596B1 true KR0175596B1 (ko) 1999-04-01

Family

ID=19487522

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960064944A KR0175596B1 (ko) 1996-12-12 1996-12-12 멀티채널 오디오 데이터의 고속 입출력 시스템

Country Status (1)

Country Link
KR (1) KR0175596B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100448089B1 (ko) * 1997-09-03 2004-11-16 삼성전자주식회사 디지탈 오디오 인터페이스 장치
KR20000046596A (ko) * 1998-12-31 2000-07-25 권상문 우선순위 채널을 이용한 아날로그 다중 입력신호 처리장치

Also Published As

Publication number Publication date
KR19980046584A (ko) 1998-09-15

Similar Documents

Publication Publication Date Title
JPH05167551A (ja) 同期通信システムにおけるポインターの付け替え方式
JPH03179830A (ja) フレーム位相同期方式
JPH0243836A (ja) 同期多重方式
CA2582680C (en) Audio/video router
KR0175596B1 (ko) 멀티채널 오디오 데이터의 고속 입출력 시스템
US4845752A (en) Multi-signal processor synchronized system
CA2186918C (en) Method and apparatus for reducing data delay within a multi-channel shared-circuit data processing environment
US5822326A (en) Synchronizing digital audio signals
JP2003274216A (ja) データ同期化装置
KR100280983B1 (ko) 다채널 비디오 신호의 디지털 변환 장치
JPH0622287A (ja) 映像信号多重伝送装置
Zölzer et al. FDDI-based digital audio interfaces
JPH06120925A (ja) 時分割多重分離装置
KR0157156B1 (ko) 병렬 디지탈 신호처리기를 이용한 오디오 부호화기
JP2921477B2 (ja) 映像・音声多重装置
JP3186556B2 (ja) 映像信号多重伝送装置
JPH0993214A (ja) 多チャネルデコーダデータの多重同期処理方式
JPH06338865A (ja) デジタル信号伝送方式
JP2000151532A (ja) 多重分離方式
JPH05167995A (ja) ディジタル信号の伝送装置
JPH0685937A (ja) テレビ会議用多地点制御装置
JPH05260001A (ja) 多重処理ディジタル分岐回路
JPH0813021B2 (ja) 時分割多重伝送システム
JPH0583224A (ja) スタツフ多重化装置
JPH057190A (ja) 回線アダプタ装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101101

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee