KR0173962B1 - Transmission line status monitoring device - Google Patents

Transmission line status monitoring device Download PDF

Info

Publication number
KR0173962B1
KR0173962B1 KR1019960004075A KR19960004075A KR0173962B1 KR 0173962 B1 KR0173962 B1 KR 0173962B1 KR 1019960004075 A KR1019960004075 A KR 1019960004075A KR 19960004075 A KR19960004075 A KR 19960004075A KR 0173962 B1 KR0173962 B1 KR 0173962B1
Authority
KR
South Korea
Prior art keywords
signal
transmission line
output
state
flop
Prior art date
Application number
KR1019960004075A
Other languages
Korean (ko)
Other versions
KR970063985A (en
Inventor
유병현
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019960004075A priority Critical patent/KR0173962B1/en
Publication of KR970063985A publication Critical patent/KR970063985A/en
Application granted granted Critical
Publication of KR0173962B1 publication Critical patent/KR0173962B1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B3/00Line transmission systems
    • H04B3/02Details
    • H04B3/46Monitoring; Testing

Abstract

본 발명은 양극성 신호가 전송되는 전송선로의 상태를 감시하는 전송선로상태감시장치에 관한 것으로, 전송선로를 통하여 전송되는 신호(VIN)가 소정 전압레벨의 기준신호(VREF)를 교차하는 시점을 표시하는 제로크로싱 검출부(10)의 제로크로싱신호(ZC)를 분석하여 전송선로가 정상상태에 있는지 또는 단선, 개방 등으로 인한 이상상태에 있을 경우 경보신호(ALR)를 발생한다. 이로써, 선로의 단락, 개방 등의 이유로 인해 감쇄 또는 소멸되는 경우 이를 전송선로의 사용자 또는 관리자가 실시간적으로 알 수 있도록 한다.The present invention relates to a transmission line state monitoring apparatus for monitoring a state of a transmission line through which a bipolar signal is transmitted, and a point in time at which a signal V IN transmitted through a transmission line crosses a reference signal V REF of a predetermined voltage level. Analyzing the zero crossing signal ZC of the zero crossing detection unit 10 indicating that the alarm signal ARR is generated when the transmission line is in a normal state or in an abnormal state due to disconnection or opening. As a result, when attenuation or disappearance occurs due to a short circuit or an opening of a line, the user or an administrator of the transmission line may know in real time.

Description

전송 선로 상태 감시 장치Transmission line status monitoring device

제1도는 본 발명에 따른 전송선로상태 감시장치의 바람직한 실시예를 보여주는 블록도.1 is a block diagram showing a preferred embodiment of a transmission line state monitoring apparatus according to the present invention.

제2도는 제1도의 상세회로도.2 is a detailed circuit diagram of FIG.

제3도는 제2도의 동작원리를 설명하기 위한 파형도.3 is a waveform diagram for explaining the operation principle of FIG.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10 : 제로크로싱검출부 12 : 선로상태판별부10: zero crossing detection unit 12: line status determination unit

14 : 경보신호발생부 16 : 경보부14: alarm signal generating unit 16: alarm unit

18 : 정상상태판별부 20 : 이상상태판별부18: normal state discrimination unit 20: abnormal state discrimination unit

본 발명은 정현파신호, AMI(Alternate Mark Inversion)신호 등과 같은 양극성 신호(biopolar signal)가 전송되는 전송선로의 상태를 감시하는 전송선로상태감시장치에 관한 것이다.The present invention relates to a transmission line state monitoring apparatus for monitoring a state of a transmission line in which a bipolar signal such as a sine wave signal and an Alternate Mark Inversion (AMI) signal is transmitted.

전송선로를 통한 신호의 송수신시, 어떤 장애로 인해 신호의 송수신에 실패하는 경우가 자주 발생한다. 이때, 그 원인이 송수신시기의 결함에 의한 것인 지 또는 그 밖의 이유들로 인한 것인 지를 그즉시 찾아내는 것은 쉽지 않다.When a signal is transmitted or received through a transmission line, a failure often causes a signal transmission and reception to fail. At this time, it is not easy to immediately find out whether the cause is due to a defect in the transmission / reception timing or for other reasons.

본 발명은 목적은, 양극성 신호가 전송되는 전송선로에서, 선로의 단락, 개방 등의 이유로 인해 감쇄 또는 소멸되는 경우 이를 감지하여 실시간적으로 판별하는 전송선로상태감시장치를 제공하는 것이다.It is an object of the present invention to provide a transmission line state monitoring value for detecting and real-time discrimination when attenuating or extinguished due to a short circuit or opening of a line in a transmission line through which a bipolar signal is transmitted.

이와 같은 목적을 달성하기 위한 본 발명의 장치는, 양극성의 전송신호와 소정 전압레벨의 기준신호가 교차되는 시점(timing)을 표시하는 제로크로싱신호를 발생하는 제로크로싱검출부(zerocossing detector)와, 외부로부터 제공되는 소정의 인에이블신호에 의해 작동되고, 상기 제로크로싱신호를 이용하여 상기 전송선로의 정상/이상상태를 판별하며, 상기 정상상태를 표시하는 제1상태판별신호와 상기 이상상태를 표시하는 제2상태판별신호를 출력하는 선로상태판별부를 포함하는 데 그 특징이 있다.The apparatus of the present invention for achieving the above object includes a zerocossing detector for generating a zero crossing signal indicating a timing at which a bipolar transmission signal intersects a reference signal of a predetermined voltage level, and an external device. A normal state or abnormal state of the transmission line is determined using the zero crossing signal, and a first state discrimination signal indicating the normal state and the abnormal state are displayed. And a line state discrimination unit for outputting a second state discrimination signal.

이 장치는, 상기 선로상태판별부가 상기 전송선로의 상기 이상상태를 나타낼 때 소정의 경보신호를 발생하는 경보신호발생부를 부가적으로 포함할 수도 있다.The apparatus may additionally include an alarm signal generator that generates a predetermined alarm signal when the line status discriminator indicates the abnormal state of the transmission line.

이 장치는, 상기 경보신호에 의해 구동되어 상기 전송선로의 상기 이상상태를 경보하는 경보부를 부가적으로 포함할 수도 있다.The apparatus may further include an alarm unit driven by the alarm signal to alert the abnormal state of the transmission line.

이 장치에 있어서, 상기 제로크로싱 검출부는; 상기 전송신호와 상기 기준신호를 입력받고, 상기 전송신호가 상기 기준신호보다 작을 때 제1레벨로 되고 상기 전송신호가 상기 기준신호보다 클 때 제2레벨로 되는 비교신호를 출력하는 비교기와; 소정의 클럭에 동기되어 상기 비교신호를 입력받고, 상기비교신호의 각 에지(edge)들에 대응되는 펄스들을 갖는 상기 제로크로싱신호를 출력하는 에지검출부를 가진다.In this apparatus, the zero crossing detection unit; A comparator for receiving the transmission signal and the reference signal and outputting a comparison signal of a first level when the transmission signal is smaller than the reference signal and of a second level when the transmission signal is larger than the reference signal; The edge detection unit receives the comparison signal in synchronization with a predetermined clock and outputs the zero crossing signal having pulses corresponding to respective edges of the comparison signal.

이 장치에 있어서, 상기 선로상태판별부는, 상기 에지검출부로부터의 상기 제로크로싱신호가 연속적인 펄스열을 가질 때, 상기 전송선로가 상기 정상상태인 것으로 판정하여, 상기 제1상태판별신호를 출력하는 정상상태 판별부와, 상기 제로크로싱신호가 소정의 시간동안 상기 연속적인 펄스열을 갖지 않을 때, 상기 전송선로가 상기 이상상태인 것으로 판정하여, 상기 제2상태판별신호를 출력하는 이상상태판별부를 가진다.In this apparatus, when the zero crossing signal from the edge detection unit has a continuous pulse train, the line state discriminating unit determines that the transmission line is in the normal state and outputs the first state discriminating signal. And a status discriminating section and an abnormal status discriminating section for determining that the transmission line is in the abnormal state when the zero crossing signal does not have the continuous pulse train for a predetermined time and outputting the second status discriminating signal.

이와 같은 구성을 갖는 본 발명의 장치는 전송신호를 이용하여 전송선로의 이상유무를 판단한다. 이로써, 선로의 사용자 또는 관리자는 전송선로의 이상유무를 실시간적으로 알 수 있게 된다.The apparatus of the present invention having such a configuration judges the abnormality of the transmission line by using the transmission signal. Thus, the user or the manager of the line can know in real time whether there is an abnormality in the transmission line.

이제부터는 첨부된 도면들에 의거하여 본 발명에 대해 상세히 설명하겠다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

[실시예]EXAMPLE

제1도는 본 발명의 바람직한 실시예에 따른 전송선로상태감시장치를 보여주는 블록도이다. 제1도를 참조하면, 이 실시예의 장치는, 제로크로싱검출부(10)와, 선로상태판별부(12), 경보신호발생부(14) 및 경보부(16)로 구성된다.1 is a block diagram showing a transmission line state monitoring value according to a preferred embodiment of the present invention. Referring to FIG. 1, the apparatus of this embodiment includes a zero crossing detecting unit 10, a line state discriminating unit 12, an alarm signal generating unit 14, and an alarm unit 16. As shown in FIG.

제로크로싱검출부(10)는 전송선로를 통하여 전송되는 신호(VIN)가 소정 전압레벨의 기준신호(VREF)를 교차하는 시점을 표시하는 제로크로싱신호(ZC)를 발생한다. 선로상태판별부(12)는 소정의 인에이블신호(EN)에 의해 인에이블되어서 제로크로싱검출부(10)로부터 제공되는 제로크로싱신호(ZC)를 분석하여 전송선로가 정상상태에 있는지 또는 단선, 개방 등으로 인한 이상상태에 있느 지를 판별한다.The zero crossing detection unit 10 generates a zero crossing signal ZC indicating a time point at which the signal V IN transmitted through the transmission line crosses the reference signal V REF of a predetermined voltage level. The line state discrimination unit 12 is enabled by a predetermined enable signal EN to analyze the zero crossing signal ZC provided from the zero crossing detection unit 10 to determine whether the transmission line is in a normal state, or disconnection or opening. Determine if it is in abnormal state due to

경보신호발생부(14)는 선로상태판별부(12)가 전송선로의 상기 이상상태를 나타낼 때 소정의 경보신호(ALR)를 발생한다.The alarm signal generation unit 14 generates a predetermined alarm signal ARR when the line state discriminating unit 12 indicates the abnormal state of the transmission line.

경보부(16)는 경보신호발생부(14)로부터 제공되는 경보신호에 의해 구동되어 전송선로의 이상상태를 경보한다. 이로써, 경보신호발생부(14)는 경보부(16)를 구동하기 위한 경보신호(ALR)를 발생시킨다. 그 결과, 선로의 사용자 또는 관리자는 선로의 이상을 즉시 발견할 수 있게 된다.The alarm unit 16 is driven by an alarm signal provided from the alarm signal generator 14 to alarm an abnormal state of the transmission line. As a result, the alarm signal generator 14 generates an alarm signal ARR for driving the alarm unit 16. As a result, the track user or manager can immediately detect the track abnormality.

제2도는 이 실시예의 상세회로도를 보여주고 있다. 제2도를 참조하면, 먼저, 제로크로싱검출부(10)는, 입력신호(VIN)가 소정의 기준신호(VREF)보다 큰지 또는 작은 지를 비교하는 비교기(22)와, 이 비교기(22)의 출력(이하, '비교신호'라 함)(CO)의 각 에지들에 대응되는 펄스들을 갖는 제로크로싱신호(ZC)를 발생하는 에지검출회로(23∼28)를 구비하고 있다.2 shows a detailed circuit diagram of this embodiment. Referring to FIG. 2, first, the zero crossing detection unit 10 includes a comparator 22 for comparing whether the input signal V IN is larger or smaller than the predetermined reference signal V REF , and the comparator 22. The edge detection circuits 23 to 28 are provided to generate a zero crossing signal ZC having pulses corresponding to the respective edges of the output CO (hereinafter referred to as a "comparative signal") CO.

상기 에지검출회로는, 제2도에 도시된 바와 같이, 2개의 D-플립플롭(23, 24)과 인버터(25)로 이루어지는 매스터-스레이브(master-slave) 플립플롭과, 2개의 낸드게이트(26, 27), 앤드게이트(28)로 구성된다. 참조번호 23으로 표시된 D-플립플롭(이하, '제1 D-플립플롭'이라 함)의 입력단자는 비교기(22)의 출력단자와 연결되고, 다른 하나의 D-플립플롭(24)(이하, '제2 D-플립플롭'이라 함)의 입력단자는 상기 제1 D-플립플롭(23)의 정출력단자(Q)에 연결된다. 상기 제1 D-플립플롭(23)의 클럭단자(CK)로는 소정의 클럭(CLK)이 제공되고, 상기 제2 D-플립플롭(24)의 클럭다자(CK)로는 상기 클럭(CLK)을 반전시키는 인버터(25)의 출력이 제공된다. 한 낸드게이트(26)의 두 입력단자들은 제1 D-플립플롭(23)의 부출력단자(/Q)와 제2 D-플립플롭(24)의 정출력단자(Q)에 각각 연결되고, 다른 하나의 낸드게이트(27)의 두 입력단자들은 제1 D-플립플롭(23)의 정출력단자(Q)와 제2 D-플립플롭(24)의 부출력단자(/Q)에 각각 연결된다. 상기 낸드게이트들(26, 27)의 출력단자들의 앤드게이트(28)의 입력단자들과 각각 연결된다. 앤드게이트(28)은 자신의 출력단자를 통하여 입력신호(VIN)가 기준신호(VREF)와 교차하는 시점을 나타내는 펄스열의 제로크로싱신호(ZC)를 출력한다.The edge detection circuit includes a master-slave flip-flop composed of two D-flip flops 23 and 24 and an inverter 25, as shown in FIG. 2, and two NAND gates. (26, 27) and the end gate (28). The input terminal of the D-flip flop (hereinafter referred to as 'first D-flip flop') denoted by reference numeral 23 is connected to the output terminal of the comparator 22 and the other D-flip flop 24 (hereinafter The input terminal of the second D flip-flop is connected to the positive output terminal Q of the first D flip-flop 23. A clock CLK is provided to the clock terminal CK of the first D-flop flop 23, and the clock CLK is provided to the clock terminal CK of the second D-flop flop 24. The output of the inverter 25 to invert is provided. Two input terminals of one NAND gate 26 are connected to the negative output terminal / Q of the first D-flip flop 23 and the constant output terminal Q of the second D-flip flop 24, respectively. The two input terminals of the other NAND gate 27 are connected to the positive output terminal Q of the first D-flip flop 23 and the negative output terminal / Q of the second D-flip flop 24, respectively. do. The input terminals of the AND gate 28 of the output terminals of the NAND gates 26 and 27 are respectively connected. The AND gate 28 outputs a zero crossing signal ZC of a pulse string indicating a time point at which the input signal V IN crosses the reference signal V REF through its output terminal.

선로상태판별부(12)는 정상상태판별부(18)와 이상상태판별부(20)로 구성된다. 상기 정상상태판별부(18)는, 제로크로싱검출부(10)로부터 제공되는 제로크로싱신호(ZC)를 반전시키는 인버터(29)와, 이 인버터(29)의 출력과 외부로부터 제공되는 소정의 인에이블신호(EN)를 두 입력신호로서 받아들이고 정상상태판별신호(SB)를 출력하는 앤드게이트(30)로 구성된다. 이 정상상태판별부(18)는, 제로크로싱검출부(10)로부터 제공되는 제로크로싱신호(ZC)가 연속적인 펄스열을 가질 때, 전송선로가 상기 정상상태인 것으로 판정하여, 상기 정보신호(ALR)가 발생되는 것을 방지한다.The track state discrimination unit 12 is composed of a steady state discrimination unit 18 and an abnormal state discrimination unit 20. The steady state discrimination unit 18 includes an inverter 29 for inverting the zero crossing signal ZC provided from the zero crossing detection unit 10, an output of the inverter 29, and a predetermined enable provided from the outside. It consists of an AND gate 30 which accepts the signal EN as two input signals and outputs a steady state discrimination signal SB. The steady state discriminating unit 18 determines that the transmission line is in the steady state when the zero crossing signal ZC provided from the zero crossing detecting unit 10 has a continuous pulse sequence, and thus the information signal ARL. To prevent it from happening.

상기 이상상태판별부(20)는, 2개의 앤드게이트(31, 36)와, 2개의 RS-플립플롭(32, 34), 인버터(33), 익스클루시브오어게이트(35)로 이루어진다. 참조번호 31로 표시된 앤드게이트는 인에이블신호(EN)와 제로크로싱검출부(10)의 출력(ZC)을 두 입력으로서 받아들인다. 이 앤드게이트(31)의 출력단자는 출력단자는 참조번호 32 및 34로 각각 표시된 2개의 RS-플립플롭의 칩인에이블단자들(C)에 각각 연결된다. 상기 RS-플립플롭(32, 34)의 클럭단자들(CK)로는 클럭(CLK)을 반전시키는 인버터(33)의 출력이 각각 제공되고, 그들(32, 34)의 리셋입력단자들(R)로는 정상상태판별부(18)의 출력이 각각 제공된다. 익스클루시브오어게이트(35)의 두 입력단자들은 상기 RS-플립플롭(32, 34)의 정출력단자들과 각각 연결된다. 이 게이트(35)의 출력단자는 RS-플립플롭(34)의 셋입력단가(S)와 연결된다. 다른 하나의 앤드게이트(36)의 두 입력단자들은 첫 번째 RS-플립플롭(32)의 부출력단자(/Q)와 두 번째 RS-플립플롭(34)의 정출력단자(Q)에 각각 연결된다. 이 앤드게이트(36)는 이상상태판별신호(SI)를 출력한다. 이와 같은 구성을 갖는 이상상태판별부(20)는, 제로크로싱검출회로(10)로부터 제공되는 제로크로싱신호(ZC)가 소정의 시간(예를 들면, 다수개의 펄스 구간)동안 상기 연속적인 펄스열을 갖지 않을 때, 상기 전송선로가 상기 이상상태인 것으로 판정하여, 상기 경보신호(ALR)가 발생되는 것을 허용한다. 이 검출부(20)에서, 2개의 플립플롭(32, 34)과 익스클루시브오어게이트(35) 및 앤드게이트(36)는 연속적인 펄스열의 발생이 없는 시점으로부터 소정의 시간이 경과하였을 때 경보신호발생부(14)를 인에이블시키는 타이머(timer)로서 동작한다. 경보신호발생(14)는 RS-플리플롭(37)으로 구성된다. 이 플립플롭(37)의 클럭단자(CK)로는 인버터(33)의 출력이 제공되고, 그것의 셋입력단자(S)에는 하이레벨의 신호(VDD)가 제공된다. 또한, 이 플립플롭(37)의 칩인에이블단자(CE)로는 이상상태판별신호(SI)가 제공되고, 그것(37)의 리셋입력단자(R)로는 정상상태판별신호(SB)가 제공되며, 그것의 출력단자(Q)는 경보부(16)의 구동단자(도시되지 않음)와 연결된다.The abnormal state discrimination unit 20 includes two end gates 31 and 36, two RS-flip flops 32 and 34, an inverter 33, and an exclusive or gate 35. The AND gate, denoted by reference numeral 31, accepts the enable signal EN and the output ZC of the zero crossing detection unit 10 as two inputs. The output terminal of this AND gate 31 is connected to the chip enable terminals C of two RS-flip flops, respectively, indicated by reference numerals 32 and 34, respectively. The clock terminals CK of the RS-flip flops 32 and 34 are provided with an output of the inverter 33 for inverting the clock CLK, respectively, and the reset input terminals R of them 32 and 34 are provided. The furnace is provided with the output of the steady state discriminating unit 18, respectively. The two input terminals of the exclusive or gate 35 are connected to the positive output terminals of the RS-flip flops 32 and 34, respectively. The output terminal of the gate 35 is connected to the set input unit S of the RS flip-flop 34. The two input terminals of the other end gate 36 are connected to the negative output terminal (/ Q) of the first RS flip-flop 32 and the positive output terminal Q of the second RS flip-flop 34, respectively. do. The AND gate 36 outputs the abnormal state discrimination signal SI. The abnormal state discrimination unit 20 having such a configuration is configured to generate the continuous pulse train for a predetermined time (for example, a plurality of pulse periods) from the zero crossing signal ZC provided from the zero crossing detection circuit 10. If not, it is determined that the transmission line is in the abnormal state, allowing the alarm signal ARR to be generated. In the detection unit 20, the two flip-flops 32 and 34, the exclusive or gate 35 and the end gate 36 are alarm signals when a predetermined time elapses from the time when no continuous pulse train is generated. It operates as a timer which enables the generator 14. The alarm signal generation 14 is composed of an RS-flop 37. The output of the inverter 33 is provided to the clock terminal CK of the flip-flop 37, and its set input terminal S is provided with a high level signal V DD . In addition, an abnormal state discrimination signal SI is provided to the chip enable terminal CE of the flip-flop 37, and a steady state discrimination signal SB is provided to the reset input terminal R thereof. Its output terminal Q is connected to a drive terminal (not shown) of the alarm unit 16.

전송선로의 이상유무를 사용자나 관리자에게 경보하는 경보부(16)는 발광다이오드(LED)나 압전부저(piezoelectric bezzer)등으로 구성된다.The alarm unit 16, which alerts the user or administrator of the abnormality of the transmission line, is composed of a light emitting diode (LED), a piezoelectric buzzer, or the like.

제3도는 제2도의 주요부분에서의 파형을 보여주고 있다. 제2도 및 제3도를 참조하면서, 본 실시예의 동작원리를 설명하면 다음과 같다.3 shows the waveforms in the main part of FIG. Referring to FIGS. 2 and 3, the operation principle of this embodiment will be described.

전송신호(VIN)가 기준신호(VREF)보다 높은 구간에서 비교기(22)는 로우 레벨의 비교신호(CO)를 출력하고, 낮은 구간에서 하이레벨의 비교신호(CO)를 출력한다.In a section in which the transmission signal V IN is higher than the reference signal V REF , the comparator 22 outputs a low level comparison signal CO, and outputs a high level comparison signal CO in a low section.

먼저, 전송선로를 통하여 신호(VIN)가 정상적으로 전송되는 경우를 살펴보자, 이때에는 전송신호(VIN)와 기준신호(VREF)가 주기적으로 교차하게 된다. 전송신호(VIN)와 기준신호(VREF)가 교차되는 시점에서, 비교기(22)는 전송신호(VIN)의 주기와 동일한 주기의 방형파신호(CO)를 출력한다. 따라서, 에지검출부(23∼28)의 출력신호(ZC)는 비교신호(CO)의 각 에지들에 대응되는 연속된 펄스열을 가지게 된다. 이 펄스열 신호는, 자신과 동일한 주파수를 갖지만 반도의 위상을 갖는 펄스열신호(EN)와 함께, 선로상태판별부(12)로 제공된다. 이때, 정상상태판별부(18)는 연속된 펄스열을 갖는 정상상태판별신호(SB)를 출력하고, 이상상태판별부(20)는 로우레벨의 이상상태판별신호(SI)를 출력한다. 이로써, 경보신호발생부(14)의 RS-플립플롭(37)은 리셋상태되어 로우레벨의 경보신호(ALR)를 출력한다. 따라서, 이때에는 경보부(16)가 구동되지 않는다. 결국, 사용자 또는 관리자는 전송선로가 정상상태에 있음을 알 수 있게 된다.First, a case in which the signal V IN is normally transmitted through the transmission line will be described. In this case, the transmission signal V IN and the reference signal V REF periodically cross each other. When the transmission signal V IN and the reference signal V REF intersect, the comparator 22 outputs the square wave signal CO having the same period as that of the transmission signal V IN . Therefore, the output signals ZC of the edge detectors 23 to 28 have a continuous pulse string corresponding to the respective edges of the comparison signal CO. This pulse train signal is provided to the line state discriminating unit 12 together with the pulse train signal EN having the same frequency as the self but having the phase of the peninsula. At this time, the steady state discrimination unit 18 outputs a steady state discrimination signal SB having a continuous pulse train, and the abnormal state discrimination unit 20 outputs a low level abnormal state discrimination signal SI. As a result, the RS-flip flop 37 of the alarm signal generator 14 is reset and outputs a low level alarm signal ARR. Therefore, the alarm unit 16 is not driven at this time. As a result, the user or administrator can know that the transmission line is in a normal state.

다음, 전송선로가 단락되거나 개방된 경우를 살펴보자, 이때에는, 전송신호(VIN)는 감쇄되거나 소멸되게 되므로 선로상의 전송신호(VIN)의 전압레벨은 기준신호(VREF)의 전압레벨보다 낮아지게 된다. 따라서, 비교기(22)의 출력(CO)는 하이레벨을 유지하게 된다. 이때, 에지검출부(23∼28)는 하일벨의 제로크로싱신호(ZC)를 지속적으로 출력한다. 이 신호(ZC)는 펄스열신호(EN)와 함게 선로상태판별부(12)로 제공된다. 이때, 정상상태판별부(18)는 로우레벨의 정상상태판별신호(SB)를 출력하고, 이상상태판별부(20)는 펄스를 갖는 이상상태판별신호(SI)를 발생한다. 하지만, 이때, 이상상태판별부(20)는, 선로상태판별의 정확성을 얻기 위해 제로크로싱검출부(12)의 출력이 지속적인 하이레벨의 신호로 천이된 때로부터 펄스열신호(EN)에서 적어도 2개의 이상의 펄스구간(2L) 이후에, 즉, 일정시간이 경과한 후에 이상상태판별신호(SI)로서 펄스신호를 출력한다. 이와같은 시간의 측정은 2개의 플립플롭(32, 34)과 익스클루시브오어게이트(35) 및 앤드게이트(36)로 이루어지는 타이머에 의해 수행된다. 상술한 바와 같이, 이상상태판별부(20)가 펄스신호를 발생하면 경보신호발생부(14)의 RS-플립플롭(37)가 인에이블되어 하이레벨(VDD)의 경보신호(ALR)를 출력한다. 따라서, 이때에는 경보부(16)가 구동된다. 결국, 사용자 또는 관리자는 전송선로가 이상상태에 있음을 알 수 있게 된다.Next, a case in which the transmission line is shorted or opened will be described. In this case, since the transmission signal V IN is attenuated or destroyed, the voltage level of the transmission signal V IN on the line is the voltage level of the reference signal V REF . Will be lower. Therefore, the output CO of the comparator 22 maintains a high level. At this time, the edge detectors 23 to 28 continuously output the high crossing zero crossing signal ZC. This signal ZC is provided to the line state discriminating unit 12 together with the pulse train signal EN. At this time, the steady state discrimination unit 18 outputs a low level steady state discrimination signal SB, and the abnormal state discrimination unit 20 generates an abnormal state discrimination signal SI having a pulse. However, at this time, the abnormal state discrimination unit 20 is at least two or more in the pulse train signal (EN) from when the output of the zero crossing detection unit 12 transitions to a continuous high level signal in order to obtain the accuracy of the line state discrimination The pulse signal is output as the abnormal state discrimination signal SI after the pulse section 2L, that is, after a predetermined time has elapsed. This measurement of time is performed by a timer consisting of two flip-flops 32 and 34 and an exclusive or gate 35 and an end gate 36. As described above, when the abnormal state discriminating unit 20 generates a pulse signal, the RS-flip flop 37 of the alarm signal generating unit 14 is enabled to generate the high level V DD alarm signal ARL. Output Accordingly, the alarm unit 16 is driven at this time. As a result, the user or administrator can know that the transmission line is in an abnormal state.

이상에서 상세히 설명된 본 발명에 따르면, 양극성 신호가 전송되는 전송선로에서, 선로의 단락, 개방 등의 이유로 인해 감쇄 또는 소멸되는 경우 이를 실시간적으로 식별할 수 있게 되다. 또, 경보수단을 구비하는 경우, 전송선로의 사용자 또는 관리자가 전송선로의 상태를 실시간적으로 알 수 있게 되므로 선로의 이상유무를 용이하게 판단할 수 있다.According to the present invention described in detail above, in the transmission line through which the bipolar signal is transmitted, it can be identified in real time when attenuated or extinguished due to a short circuit or an opening of the line. In addition, when the alarm means is provided, the user or the manager of the transmission line can know the status of the transmission line in real time, it is possible to easily determine whether there is an abnormality of the line.

Claims (9)

양극성의 전송신호(VIN)가 전소되는 전송선로의 상태를 감시하는 장치에 있어서, 상기 전송신호와 소정 전압레벨의 기준신호(VREF)가 교차되는 시점을 표시하는 제로크로싱신호(ZC)를 발생하는 제로크로싱검출부(10)와, 외부로부터 제공되는 소정의 인에이블신호(EN)에 의해 작동되고, 상기 제로크로싱신호를 이용하여 상기 전송선로의 정상/이상상태를 판별하며, 상기 전송선로가 상기 정상상태임을 표시하는 제1상태표시신호(SB)와 상기 전송선로가 이상상태임을 표시하는 제2상태표시신호(SI)를 출력하는 선로상태판별부(12)를 포함하는 것을 특징으로 하는 전송선로상태감시장치.A device for monitoring a state of a transmission line in which a bipolar transmission signal V IN is burned down, wherein the zero crossing signal ZC indicating a time point at which the transmission signal intersects a reference signal V REF at a predetermined voltage level is intersected. It is operated by the zero crossing detection unit 10 and a predetermined enable signal EN provided from the outside. The normal / abnormal state of the transmission line is determined using the zero crossing signal, and the transmission line is And a line state discrimination unit 12 for outputting a first state display signal SB indicating the normal state and a second state display signal SI indicating that the transmission line is in an abnormal state. Furnace condition monitoring device. 제1항에 있어서, 상기 제로크로싱검출부(10)는; 상기 전송신호(VIN)와 상기 기준신호를 입력받고, 상기 전송신호가 상기 기준신호보다 작을 때 제1레벨로 되고 상기 전송신호가 상기 기준신호(VREF)보다 클 때 제2레벨로 되는 비교신호(CO)를 출력하는 비교기(22)와; 소정의 클럭(CLK)에 동기되어 상기 비교신호(CO)를 입력받고, 상기 비교신호의 각 에지들에 대응되는 펄스들을 갖는 상기 제로크로싱신호(ZC)를 출력하는 에지검출부를 포함하는 것을 특징으로 하는 전송선로상태감시장치.The method of claim 1, wherein the zero crossing detection unit (10); The transmission signal V IN and the reference signal are input, and the first signal when the transmission signal is smaller than the reference signal and the second level when the transmission signal is greater than the reference signal V REF A comparator 22 for outputting a signal CO; And an edge detector configured to receive the comparison signal CO in synchronization with a predetermined clock CLK and output the zero crossing signal ZC having pulses corresponding to each edge of the comparison signal. Transmission line status monitoring device. 제2항에 있어서, 상기 선로상태판별부(12)는, 상기 에지검출부로부터의 상기 제로크로싱신호(ZC)가 연속적인 펄스열을 가질 때, 상기 전송선로가 상기 정상상태인 것으로 판정하여, 상기 제1상태판별신호(SB)를 출력하는 정상상태판별부(18)와, 상기 제로크로싱신호가 소정의 시간동안 상기 연속적인 펄스열을 갖지 않을 때, 상기 전송선로가 상기 이상상태인 것으로 판정하여, 상기 제2상태판별신호(SI)를 출력하는 이상상태판별부(20)를 포함하는 것을 특징으로 하는 전송선로상태감시장치.3. The line status discrimination unit 12 according to claim 2, wherein the line state discriminating unit 12 determines that the transmission line is in the steady state when the zero crossing signal ZC from the edge detecting unit has a continuous pulse sequence. When the zero crossing signal does not have the continuous pulse train for a predetermined time, the transmission line is determined to be in the abnormal state by outputting the state discriminating signal SB. Transmission line state monitoring device, characterized in that it comprises an abnormal state discrimination unit (20) for outputting a second state discrimination signal (SI). 제1항에 있어서, 상기 선로상태판별부(12)가 상기 전송선로의 상기 이상상태를 나타낼 때 소정의 경보신호(ALR)를 발생하는 경보신호발생부(14)를 부가적으로 포함하는 것을 특징으로 하는 전송선로상태감시장치.The apparatus of claim 1, further comprising an alarm signal generator (14) for generating a predetermined alarm signal (ALR) when the line state discriminator (12) indicates the abnormal state of the transmission line. Transmission line status monitoring device. 제3항 또는 제4항에 있어서, 상기 에지검출부는 상기 클럭(CLK)에 동기되어 상기 비교신호(CO)를 입력받는 제1 D-플립플롭(23)과, 상기 클럭을 반전시키는 인버터(25)와, 상기 인버터(25)의 출력에 동기되어 상기 제1 D-플립플롭의 정출력을 입력받는 제2 D-플립플롭(24)과, 상기 제1 D-플립플롭의 부출력 및 상기 제2 D-플립플롭의 정출력을 입력받는 제1낸드 게이트(26)와, 상기 제1 D-플립플롭의 상기 정출력 및 상기 제2 D-플립플롭의 부출력을 입력받는 제2낸드 게이트(27) 및, 상기 제1낸드 게이트의 출력 및 상기 제2낸드 게이트의 출력을 입력받아서 상기 제로크로싱신호(ZC)를 발생하는 앤드게이트(28)를 포함하는 것을 특징으로 하는 선로상태감시장치.The first D-flip flop 23 receiving the comparison signal CO in synchronization with the clock CLK, and the inverter 25 inverting the clock. ), A second D flip-flop 24 which receives a positive output of the first D flip-flop in synchronization with an output of the inverter 25, and a negative output and the first output of the first D-flip flop. A first NAND gate 26 receiving a positive output of a 2D flip-flop, and a second NAND gate receiving a positive output of the first D-flop flop and a negative output of the second D flip-flop ( 27) and an AND gate (28) for receiving the output of the first NAND gate and the output of the second NAND gate to generate the zero crossing signal (ZC). 제3항 또는 제4항에 있어서, 상기 정상상태판별부(18)는, 상기 제로크로싱신호(ZC)를 반전시키는 인버터(29), 상기 인버터(29)의 출력과 상기 인에이블신호(EN)를 입력받고 상기 전송선로의 상기 정상상태를 표시하는 제1상태판별신호(SB)를 출력하는 앤드게이트(30)를 포함하는 것을 특징으로 하는 전송선로상태감시장치.5. The inverter 29 for inverting the zero crossing signal ZC and the output of the inverter 29 and the enable signal EN according to claim 3 or 4. And an AND gate (30) for receiving a signal and outputting a first state discrimination signal (SB) indicating the normal state of the transmission line. 제3항 또는 제4항에 있어서, 상기 이상상태판별부(20)는, 상기 제로크로싱신호(ZC)와 상기 인에이블신호(EN)를 입력받는 앤드 게이트(31)와, 상기 클럭(CLK)을 반전시키는 인버터(33)와, 상기 인버터(33)의 출력에 동기되고 상기 연속적인 펄스열의 발생이 없는 시점으로부터 상기 소정의 시간이 경과하였을 때 상기 경보신호발생부(14)를 인에이블시키는 타이머를 포함하는 것을 특징으로 하는 전송선로상태감시장치.The abnormal state discrimination unit 20 includes an AND gate 31 which receives the zero crossing signal ZC and the enable signal EN, and the clock CLK. A timer for enabling the alarm signal generation unit 14 when the predetermined time has elapsed from the time point at which the inverter 33 is inverted and the output of the inverter 33 is synchronized with the output of the inverter 33. Transmission line status monitoring device comprising a. 제7항에 있어서, 상기 타이머는; 상기 앤드게이트(31)의 출력에 의해 인에이블되고, 상기 인버터(33)의 출력에 동기되어 상기 정상상태판별부(18)로부터의 상기 제1상태판별신호(SB)를 리셋입력단자로 입력받으며, 자신의 부출력(/Q)이 셋입력단자로 궤환되는 제1플립플롭(32)과; 상기 앤드게이트(31)의 출력에 의해 인에이블되고, 상기 인버터(33)의 출력에 동기되어 제1상태판별신호(SB)를 리셋입력단자로 입력받는 제2플립플롭(34)과; 상기 제1 및 제2플립플롭(32, 34)의 정출력(Q)을 입력받고, 자신의 출력을 상기 제2플립플롭(34)의 셋입력단자로 제공하는 익스클루시브오어게이트(35)와; 상기 제1플립플롭의 부출력(/Q)과 상기 제2플립플롭의 상기 정출력(Q)을 입력받고, 상기 전송선로의 상기 이상상태를 표시하는 제2상태판별신호(SI)를 출력하는 앤드게이트(36)를 포함하는 것을 특징으로 하는 전송선로상태감시장치.8. The apparatus of claim 7, wherein the timer; Enabled by the output of the AND gate 31, and in synchronization with the output of the inverter 33 receives the first status determination signal SB from the steady state determination unit 18 as a reset input terminal. A first flip-flop 32 whose negative output / Q is fed back to the set input terminal; A second flip-flop (34) which is enabled by the output of the AND gate (31) and receives a first status determination signal (SB) as a reset input terminal in synchronization with the output of the inverter (33); An exclusive or gate 35 which receives the positive output Q of the first and second flip-flops 32 and 34 and provides its output to the set input terminal of the second flip-flop 34. Wow; Receiving a negative output (/ Q) of the first flip-flop and the positive output (Q) of the second flip-flop, and outputting a second state discrimination signal (SI) indicating the abnormal state of the transmission line Transmission line state monitoring device comprising an end gate (36). 제4항에 있어서, 상기 경보신호발생부(14)는 플립플롭(37)을 포함하는 것을 특징으로 하는 전송선로상태감시장치5. The transmission line state monitoring apparatus according to claim 4, wherein the alarm signal generator (14) comprises a flip-flop (37).
KR1019960004075A 1996-02-21 1996-02-21 Transmission line status monitoring device KR0173962B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960004075A KR0173962B1 (en) 1996-02-21 1996-02-21 Transmission line status monitoring device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960004075A KR0173962B1 (en) 1996-02-21 1996-02-21 Transmission line status monitoring device

Publications (2)

Publication Number Publication Date
KR970063985A KR970063985A (en) 1997-09-12
KR0173962B1 true KR0173962B1 (en) 1999-04-01

Family

ID=19451491

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960004075A KR0173962B1 (en) 1996-02-21 1996-02-21 Transmission line status monitoring device

Country Status (1)

Country Link
KR (1) KR0173962B1 (en)

Also Published As

Publication number Publication date
KR970063985A (en) 1997-09-12

Similar Documents

Publication Publication Date Title
KR100461922B1 (en) Method and apparatus for decoding noise, intermittent data such as Manchester coded data
JPH0782042B2 (en) Unstable data recognition circuit
US5059834A (en) Circuit device for eliminating noise from an input signal independent of time of arrival of noise or noise width
US4342112A (en) Error checking circuit
US4328583A (en) Data bus fault detector
DE3889140T2 (en) On-chip, on-line AC and DC fault detection system for clock tree.
KR0173962B1 (en) Transmission line status monitoring device
JP3806748B2 (en) Method and apparatus for simultaneously detecting positive and negative runt pulses
JP2000009767A (en) Circuit detecting abnormalities of oscillation frequency from oscillating means
CN102385032B (en) Signal monitoring apparatus and method
JP3282195B2 (en) Phase difference detection circuit of AC power supply
KR900005307Y1 (en) Frequency alternating detective circuit
SU1108373A1 (en) Probe for checking logic devices in emitter-coupled integrated circuits
KR100263199B1 (en) Clock loss detection circuit in synchronized transmission apparatus
SU1298750A1 (en) Device for detecting contention in synchronized digital blocks
KR100207652B1 (en) Error detector of tsx in the optical transmitter
SU1130880A1 (en) Device for checking electric wiring
KR810000550Y1 (en) Electronic watch with alarm mechanism
SU1059576A1 (en) Device for checking digital units
RU2129332C1 (en) Gray-code pulse counter with control
SU1140066A1 (en) Logic circuit checking device
RU10307U1 (en) DEVICE FOR CONTROLLING A PULSE SEQUENCE
RU2082145C1 (en) Gear to detect and investigate emergency and pre-emergency conditions of various structures
SU1583914A2 (en) Device for checking and diagnosing of digital devices
SU1270760A1 (en) Signature analyzer

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061030

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee