KR0172397B1 - Load board for multipackage test - Google Patents

Load board for multipackage test Download PDF

Info

Publication number
KR0172397B1
KR0172397B1 KR1019950050720A KR19950050720A KR0172397B1 KR 0172397 B1 KR0172397 B1 KR 0172397B1 KR 1019950050720 A KR1019950050720 A KR 1019950050720A KR 19950050720 A KR19950050720 A KR 19950050720A KR 0172397 B1 KR0172397 B1 KR 0172397B1
Authority
KR
South Korea
Prior art keywords
package
load
test
border
type
Prior art date
Application number
KR1019950050720A
Other languages
Korean (ko)
Other versions
KR970048490A (en
Inventor
이영진
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950050720A priority Critical patent/KR0172397B1/en
Priority to TW085112446A priority patent/TW494521B/en
Priority to JP8336151A priority patent/JPH09189743A/en
Publication of KR970048490A publication Critical patent/KR970048490A/en
Application granted granted Critical
Publication of KR0172397B1 publication Critical patent/KR0172397B1/en

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
    • G01R31/2812—Checking for open circuits or shorts, e.g. solder bridges; Testing conductivity, resistivity or impedance
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2806—Apparatus therefor, e.g. test stations, drivers, analysers, conveyors
    • G01R31/2808—Holding, conveying or contacting devices, e.g. test adapters, edge connectors, extender boards

Abstract

1. 청구범위에 기재된 발명이 속하는 기술 분야1. TECHNICAL FIELD OF THE INVENTION

본 발명은 하나의 로드 보더로 다양한 타입의 패키지를 테스트할 수 있는 멀티패키지 테스트용 로드 보더에 관한 것이다.The present invention relates to a multi-package test load border that can test various types of packages with one load border.

2. 발명이 해결하려고 하는 기술적 과제2. The technical problem to be solved by the invention

종래의 경우, 하나의 로드 보더로는 한 타입의 패키지만을 테스트할 수 있도록 설계되었다. 즉, 하나의 로드 보더로는 동일한 타입(type)의 패키지만을 테스트할 수 있게 된다. 또한, 매인 칩의 내부회로구성에 따른 사용핀의 배열이 다른 경우, 패키지의 외형이 동일하더라도 다른 로드 보더를 사용하여야만 한다. 그러므로 테스트하고자 하는 제품마다 하나의 로드 보더가 필요하게 된다. 하나의 로드 보더로 한 타입의 패키지를 테스트하면 테스트의 정밀도는 높아지지만, 각종 패키지를 테스트하기 위해서는 많은 수의 로드 보더가 필요하게 된다. 이것은 반도체 제품의 제작 단가를 높이게 된다. 따라서 본 발명의 과제는 사용효율을 높인 로드 보더를 구현하는 것이다.In the conventional case, one load border was designed to test only one type of package. In other words, only one package can test packages of the same type. In addition, when the arrangement of the use pins according to the internal circuit configuration of the main chip is different, different load borders must be used even if the package appearance is the same. Therefore, one load border is required for each product to be tested. Testing one type of package with a single load border improves the accuracy of the test, but requires a large number of load borders to test the various packages. This increases the manufacturing cost of the semiconductor product. Therefore, an object of the present invention is to implement a load border with improved use efficiency.

3. 발명의 해결방법의 요지3. Summary of Solution to Invention

소정의 제1갯수의 제1소케트군과, 소정의 제2갯수의 제2소케트군과, 소정의 제1갯수의 제3소케트군을 구비하고, 제1타입의 패키지를 테스트할때는 상기 제1소케트군의 일부와 제2소케트군에 패키지를 장착하고, 제2타입의 패키지를 테스트할 때는 상기 제1소케트군의 전부와 제3소케트군에 패키지를 장착하므로써 하나의 로드 보더로 다양한 타입의 패키지를 테스트함을 특징으로 하는 반도체 장치의 멀티패키지 테스트용 로드 보더를 구현하므로써 상기 과제를 해결하게 된다.And a first predetermined number of first socket groups, a second predetermined number of second socket groups, and a first predetermined number of third socket groups, wherein the first type of package is tested when the first type of package is tested. When the package is mounted in a part of the net group and the second socket group and the package of the second type is tested, the package is mounted in all the first socket group and the third socket group by loading the package in various load types. This problem is solved by implementing a load package for testing a multi-package of a semiconductor device characterized by testing.

4. 발명의 중요한 용도4. Important uses of the invention

하나의 로드 보더로 다양한 타입의 패키지를 테스트할 수 있는 멀티패키지 테스트용 로드 보더.Load borders for multipackage testing, allowing you to test different types of packages with one load border.

Description

멀티패키지 테스트용 로드 보더Load borders for multipackage testing

제1도는 본 발명의 실시예에 따른 다수의 SDIP를 테스트하기 위한 소케트를 구비한 로드 보더를 보여주는 도면.1 shows a load border with sockets for testing multiple SDIPs in accordance with an embodiment of the present invention.

제2도는 본 발명의 실시예에 따른 다수의 QFP를 테스트하기 위한 소케트를 구비한 로드 보더를 보여주는 도면.2 shows a load border with sockets for testing multiple QFPs in accordance with an embodiment of the present invention.

제3도는 제1도 및 제2도에 따른 점퍼의 사용상태를 보여주는 도면.3 is a view showing the state of use of the jumper according to FIG. 1 and FIG.

본 발명은 반도체장치의 로드 보더에 관한 것으로, 하나의 로드 보더로 다양한 타입의 패키지를 테스트할 수 있는 멀티패키지 테스트용 로드 보더에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a load border of a semiconductor device, and more particularly, to a load border for a multi-package test capable of testing various types of packages with one load border.

반도체장치에 있어서 단위칩들은 다양한 테스트들을 거쳐 완성된 제품으로 출하된다. 상기에서 칩의 테스트는 크게 둘로 나눌수 있는데 웨이퍼(wafer)상태의 테스트와 패키지(package)상태의 테스트가 바로 그것이다. 반도체 제품들은 상기와 같은 테스트를 통하여 수율(yield)을 높일 수 있게 되므로, 상술한 테스트는 반도체 제품의 제작과정에서 없어서는 안될 필수과정이 되고 있다. 상술한 테스트과정을 거쳐 발견되는 불량은 고쳐서 제작자에게 공급되고 있고, 회복이 불가능한 제품들은 버려져야만 한다. 상술한 테스트중 패키지상태의 테스트는 어셈블리(assembly)과정을 거쳐 패키지상태로 포장된 매인 칩의 테스트를 말한다. 상기 패키지상태의 테스트는 패키지상태로 포장된 매인칩은 로드 보더(load board)에 장착되어 실행되고 있다.In semiconductor devices, unit chips are shipped as finished products after various tests. The chip test can be divided into two types: wafer state test and package state test. Since the semiconductor products can increase the yield through the above test, the above test becomes an indispensable process in the manufacturing process of the semiconductor product. Defects found through the above test process are repaired and supplied to the manufacturer, and non-recoverable products must be discarded. The test of the package state of the above test refers to a test of the main chip packaged in the package state through an assembly process. In the test of the package state, the main chip packaged in the package state is mounted on a load board.

종래의 경우, 하나의 로드 보더로는 한 타입의 패키지만을 테스트할 수 있도록 설계되었다. 즉, 하나의 로드 보더로는 동일한 타입(type)의 패키지만을 테스트할 수 있게 된다. 또한, 메인 칩의 내부회로구성에 따라 사용핀의 배열이 다른 경우, 패키지의 외형이 동일하더라도 다른 로드 보더를 사용하여야만 한다. 그러므로 테스트하고자 하는 제품마다 독자적인 하나의 로드 보더가 필요하게 된다. 하나의 로드 보더로 한 타입의 패키지를 테스트하면 테스트의 정밀도는 높아지지만, 각종 패키지를 테스트하기 위해서는 많은 수의 로드 보더가 필요하게 된다. 이것은 반도체 제품의 제작단가를 높이게 된다.In the conventional case, one load border was designed to test only one type of package. In other words, only one package can test packages of the same type. In addition, when the arrangement of the use pins is different according to the internal circuit configuration of the main chip, a different load border must be used even if the package appearance is the same. Therefore, each product to be tested requires a unique load border. Testing one type of package with a single load border improves the accuracy of the test, but requires a large number of load borders to test the various packages. This increases the manufacturing cost of semiconductor products.

따라서 본 발명의 목적은 하나의 로드 보더로 다양한 타입의 패키지를 테스트할 수 있는 멀티패키지 테스트용 로드 보더를 제공하는 데 있다.Accordingly, an object of the present invention is to provide a load board for multi-package test that can test various types of packages with one load board.

본 발명의 다른 목적은 동일패키지구조를 가지면서 사용핀의 배열상태가 다른 패키지를 테스트할 수 있는 로드 보더를 제공하는 데 있다.Another object of the present invention is to provide a load border that can test a package having the same package structure and different arrangement of the use pins.

상기 본 발명의 목적들을 달성하기 위하여 본 발명에 따른 반도체장치의 멀티패키지 테스트용 로드 보더는, 소정의 제1갯수의 제1소케트군과, 소정의 제2갯수의 제2소케트군과, 소정의 제1갯수의 제3소케트군을 구비하고, 제1타입의 패키지를 테스트할때는 상기 제1소케트군의 일부와 제2소케트군에 패키지를 장착하고, 제2타입의 패키지를 테스트할 때는 상기 제1소케트군의 전부와 제3소케트군에 패키지를 장착하므로써 하나의 로드 보더로 다양한 타입의 패키지를 테스트함을 특징으로 한다.In order to achieve the above object of the present invention, the multi-package test load border of the semiconductor device according to the present invention includes a predetermined first number of first socket groups, a predetermined second number of second socket groups, and A first number of third socket groups, the first type of package being packaged in a portion of the first socket group and the second socket group when the package is packaged, the second type of package when testing the first type The package is installed in the entire socket group and the third socket group, so that various types of packages can be tested with one load border.

이하 첨부된 도면을 사용하여 본 발명에 따른 멀티패키지 테스트용 로드 보더에 대한 바람직한 실시예를 설명하겠다.Hereinafter, exemplary embodiments of a load package for multipackage test according to the present invention will be described with reference to the accompanying drawings.

제1도는 본 발명의 실시예에 따른 다수의 SDIP를 테스트하기 위한 소케트를 구비한 로드 보더를 보여주는 도면이다.1 is a diagram illustrating a load border with a socket for testing multiple SDIPs in accordance with an embodiment of the present invention.

제1도를 참조하면, 도면상 좌측에는 소정의 제1갯수 즉, 18개의 소케트로 구성된 제1소케트군(10)이 형성된다. 또, 도면상 우측에는 소정의 제2갯수 즉, 15개의 소케트로 구성된 제2소케트군(20)이 형성된다. 상기 제2소케트군(20)에 인접하여 소정의 제1갯수 즉, 18개의 제3소케트군(30)이 형성된다.Referring to FIG. 1, the first socket group 10 including 18 predetermined sockets is formed on the left side of the drawing. In addition, on the right side of the drawing, a second predetermined number of sockets, that is, a second group of sockets 20 composed of 15 sockets is formed. Adjacent to the second socket group 20, a predetermined first number, that is, 18 third socket group 30 is formed.

상기 제1도는 슈링크 듀얼 인-라인 패키지(이하 SDIP라고 함)를 테스트하기 위한 소케트구성이다. 만약 30개의 핀을 가지는 30SDIP 패키지를 테스트하는 경우, 상기 제1소케트군(10)에서 일부 즉, 도면상 상단에서부터 15개의 소케트와 제2소케트군(20)이 사용된다. 또, 36개의 핀을 가지는 36SDIP 패키지를 테스트하는 경우, 상기 제1소케트군(10)의 전부와 제3소케트군(30)이 사용된다.1 is a socket configuration for testing a shrink dual in-line package (hereinafter referred to as SDIP). If the 30SDIP package having 30 pins is tested, a part of the first socket group 10, that is, 15 sockets and a second socket group 20 from the top of the drawing are used. In the test of the 36SDIP package having 36 pins, all of the first socket group 10 and the third socket group 30 are used.

제2도는 본 발명의 실시예에 따른 다수의 QFP를 테스트하기 위한 소케트를 구비한 로드 보더를 보여주는 도면이다.2 illustrates a load border with sockets for testing multiple QFPs in accordance with an embodiment of the present invention.

제2도를 참조하면, 도면상 안쪽에는 소정의 제4갯수 즉, 20개의 소케트로 구성된 제4소케트군(40)이 형성된다. 또, 도면상 바깥쪽에는 소정의 제5갯수 즉, 26개의 소케트로 구성된 제5소케트군(50)으로 구성된 제5소케트군(50)이 형성된다.Referring to FIG. 2, a fourth socket group 40 composed of a predetermined fourth number, that is, 20 sockets is formed in the drawing. In addition, a fifth socket group 50 composed of a predetermined fifth number, i.e., a fifth socket group 50 composed of 26 sockets is formed outside the drawing.

상기 제2도는 쿼드 플랫 패키지(이하 QFP라고함)를 테스트하기 위한 소케트구성이다. 만약 20개의 핀을 가지는 20QFP 패키지를 테스트하는 경우, 상기 제4소케트군(40)을 사용하게 된다. 또, 24개의 핀을 가지는 24QFP 패키지를 테스트하는 경우, 상기 제5소케트군(50)을 사용하게 된다.2 is a socket configuration for testing a quad flat package (hereinafter referred to as QFP). If the 20QFP package having 20 pins is tested, the fourth socket group 40 is used. In the case of testing a 24QFP package having 24 pins, the fifth socket group 50 is used.

제1도와 제2도에서 차이점은 다음과 같다. 즉, 제1도는 SDIP 패키지를 사용하는 경우이고 제2도는 QFP 패키지를 사용하는 경우인데, 상기 제1도에서 다른 타입의 패키지를 테스트할때는 제1소케트군(10)을 공유하게 되고 제2도에서 다른 타입의 패키지를 테스트할때는 공유하는 소케트가 없다. 그러나, 상기 제2도의 소케트구성도 동일한 공간을 사용하는 본 발명의 기술적 사상은 제1도의 소케트구성과 동일하다.The differences between FIG. 1 and FIG. 2 are as follows. That is, FIG. 1 shows the case of using the SDIP package and FIG. 2 shows the case of using the QFP package. When the different types of packages are tested in FIG. 1, the first socket group 10 is shared. When testing other types of packages, there is no shared socket. However, the technical idea of the present invention, in which the socket configuration of FIG. 2 uses the same space, is the same as that of the socket configuration of FIG.

제3도에서 제3a도는 제1도 및 제2도에 따른 점퍼의 사용상태를 보여주는 도면이다. 제3b도는 제3a도의 D-D의 단면도이다.3 to 3a are views showing the use state of the jumper according to FIGS. 1 and 2. FIG. 3B is a cross sectional view taken along the line D-D in FIG. 3A.

제3도에서 제3a도를 참조하면, 전원전압 VDD가 인가되는 3개의 VDD소케트가 형성되고, 접지전압 GND가 인가되는 3개의 GND소케트가 형성된다. 상기 VDD소케트와 GND소케트사이의 로드 보더에는 테스트핀이 장착되는 테스트채널이 형성된다.3 to 3A, three VDD sockets to which the power supply voltage VDD is applied are formed, and three GND sockets to which the ground voltage GND is applied are formed. A test channel on which a test pin is mounted is formed in the load border between the VDD and GND sockets.

제3b도를 참조하면, 로드 보더내부는 전원전압 VDD가 인가되는 VDD라인과 접지전압 GND가 인가되는 GND라인이 상기와 같이 공정적으로 다른 층에 형성된다. 따라서 테스트채널을 VDD와 연결하려고 하면 A-B를 쇼트(short)시키고, 테스트채널을 GND와 연결하려고 하면 A-C를 쇼트시키면 된다.Referring to FIG. 3B, a VDD line to which the power supply voltage VDD is applied and a GND line to which the ground voltage GND is applied are formed in different layers in the load border. Therefore, if you want to connect the test channel with VDD, short A-B. If you want to connect the test channel with GND, short A-C.

이상에서와 같은 본 발명에 따른 멀티패키지 테스트용 소케트가 구현되므로써 하나의 로드 보더로 다양한 패키지를 테스트할 수 있게 된다. 또, 동일한 타입의 패키지인데도 핀의 사용상태가 다른 경우에도 점퍼를 사용하므로써 하나의 로드 보더로 다양한 패키지 즉, 멀티패키지의 테스트동작이 실행가능하게 된다.As the multipackage test socket according to the present invention as described above is implemented, it is possible to test various packages with one load border. In addition, even if the pins are used in a different package of the same type, the use of jumpers enables the test operation of various packages, that is, multi-packages, to be executed with one load border.

Claims (8)

반도체장치의 멀티패키지 테스트용 로드 보더에 있어서, 소정의 제1갯수의 제1소케트군과, 소정의 제2갯수의 제2소케트군과, 소정의 제1갯수의 제3소케트군을 구비하고, 제1타입의 패키지를 테스트할때는 상기 제1소케트군의 일부와 제2소케트군에 패키지를 장착하고, 제2타입의 패키지를 테스트할때는 상기 제1소케트군의 전부와 제3소케트군에 패키지를 장착하므로써 하나의 로드 보더로 다양한 타입의 패키지를 테스트함을 특징으로 하는 반도체 장치의 멀티패키지 테스트용 로드 보더.A load border for testing a multi-package of a semiconductor device, comprising: a predetermined first number of first socket groups, a predetermined second number of second socket groups, and a predetermined first number of third socket groups; When testing a package of a first type, the package is mounted in a part of the first and second socket groups, and when testing a package of the second type, a package is mounted in all and the third socket group. This is a load board for testing multi-packages of semiconductor devices, characterized by testing various types of packages with one load board. 제1항에 있어서, 상기 로드 보더가 적어도 셋이상의 소케트군으로 구성되어 적어도 두가지 타입이상의 패키지를 테스트함을 특징으로 하는 반도체 장치의 멀티패키지 테스트용 로드 보더.The load border of claim 1, wherein the load border comprises at least three socket groups to test at least two types of packages. 제1항에 있어서, 상기 패키지가 슈링크 듀얼 인-라인 패키지임을 특징으로 하는 반도체 장치의 멀티패키지 테스트용 로드 보더.The load border of claim 1, wherein the package is a shrink dual in-line package. 제1항에 있어서, 상기 제1타입 및 제2타입의 패키지가 각기 다른 사용핀으로 구성됨을 특징으로 하는 반도체 장치의 멀티패키지 테스트용 로드 보더.The load border for multipackage test of a semiconductor device according to claim 1, wherein the package of the first type and the second type comprises different use pins. 제1항 또는 제4항에 있어서, 상기 로드 보더가 점퍼를 구비함을 특징으로 하는 반도체 장치의 멀티패키지 테스트용 로드 보더.The load border for multipackage test of a semiconductor device according to claim 1 or 4, wherein the load border includes a jumper. 제1항에 있어서, 상기 제1타입 및 제2타입의 패키지를 테스트할때 상기 제1소케트를 공유함을 특징으로 하는 반도체 장치의 멀티패키지 테스트용 로드 보더.The load border of claim 1, wherein the first socket is shared when the packages of the first type and the second type are tested. 반도체 장치의 멀티패키지 테스트용 로드 보더에 있어서, 소정의 제4갯수의 제4소케트군과, 소정의 제5갯수의 제5소케트군을 구비하고, 제4타입의 패키지를 테스트할때는 상기 제4소케트군에 장착하고, 제5타입의 패키지를 테스트할때는 상기 제5소케트군에 장착하므로써 하나의 로드 보더로 다양한 타입의 패키지를 테스트함을 특징으로 하는 반도체 장치의 멀티패키지 테스트용 로드 보더.A load border for testing a multi-package of a semiconductor device, comprising a predetermined fourth number of fourth socket groups and a predetermined fifth number of fifth socket groups, when testing the fourth type of package. A load board for testing a multi-package of a semiconductor device, characterized in that the package is tested in a variety of types by using a single load board when the package is mounted on the fifth group and the package of the fifth type is tested. 제7항에 있어서, 상기 패키지가 쿼드 플랫 패키지임을 특징으로 하는 반도체 장치의 멀티패키지 테스트용 로드 보더.The load border of claim 7, wherein the package is a quad flat package.
KR1019950050720A 1995-12-15 1995-12-15 Load board for multipackage test KR0172397B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950050720A KR0172397B1 (en) 1995-12-15 1995-12-15 Load board for multipackage test
TW085112446A TW494521B (en) 1995-12-15 1996-10-11 Test load board capable of testing different package types sequentially
JP8336151A JPH09189743A (en) 1995-12-15 1996-12-16 Load board for package test of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950050720A KR0172397B1 (en) 1995-12-15 1995-12-15 Load board for multipackage test

Publications (2)

Publication Number Publication Date
KR970048490A KR970048490A (en) 1997-07-29
KR0172397B1 true KR0172397B1 (en) 1999-03-30

Family

ID=19440616

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950050720A KR0172397B1 (en) 1995-12-15 1995-12-15 Load board for multipackage test

Country Status (3)

Country Link
JP (1) JPH09189743A (en)
KR (1) KR0172397B1 (en)
TW (1) TW494521B (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101709010B1 (en) * 2015-08-21 2017-02-22 장영훈 Camera test apparatus for mobile phones
JP7110817B2 (en) * 2018-08-09 2022-08-02 オムロン株式会社 Inspection tools, inspection units and inspection equipment

Also Published As

Publication number Publication date
JPH09189743A (en) 1997-07-22
TW494521B (en) 2002-07-11
KR970048490A (en) 1997-07-29

Similar Documents

Publication Publication Date Title
EP0834124B1 (en) Parallel testing of cpu cache and instruction units
KR101120211B1 (en) A semiconductor device with a plurality of ground planes
KR100192575B1 (en) Universal burn-in board
US5396032A (en) Method and apparatus for providing electrical access to devices in a multi-chip module
KR0172397B1 (en) Load board for multipackage test
JPH03261155A (en) Tape carrier
KR100687687B1 (en) Multichip module packaging method
JPH04230045A (en) Semiconductor device
KR20040080739A (en) Semiconductor chip having test pads and tape carrier package using thereof
US6025733A (en) Semiconductor memory device
KR20020082757A (en) Semiconductor device
US6912170B1 (en) Method and apparatus for permanent electrical removal of an integrated circuit output after packaging
KR100216992B1 (en) A test board having a plurality of power supply wiring patterns
JPH09152449A (en) Multichip package with exposed common pad
JPH0230176A (en) Semiconductor integrated circuit
KR0172442B1 (en) Test element group of semiconductor memory device
KR0182507B1 (en) A board for exchanging of signal
KR200166710Y1 (en) Burn-in board of cob type semiconductor chip
KR19990061140A (en) Pad Placement Method of Semiconductor Chip for Multichip Test
KR100439832B1 (en) Apparatus for inspecting semiconductor integrated circuit, especially utilizing for various elements semi-permanently
JPH03205859A (en) Semiconductor device
JPH02141813A (en) Semiconductor device
JPS6285457A (en) Composite semiconductor package
JPS6197957A (en) Semiconductor integrated circuit device
KR20060110481A (en) Module for testing burn-in stress of semiconductor package

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081001

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee