KR0170606B1 - Atm 교환소자의 다중 포트 교환 방법 - Google Patents

Abstract

본 발명은 ATM(Asynchronous Transfer Mode) 교환소자에 관한 것으로, 특히 하드웨어 변경없이 동일한 단위 교환소자로 교환기의 용량에 따라 유연하게 ATM 교환기를 구성할 수 있도록 한 ATM 교환소자의 다중 포트 교환 방법에 관한 것이다.

종래의 ATM 교환기는 단위 교환소자보다 입출력 단자의 수가 적은 ATM 교환기를 구성할 때에는 출력되는 데이터가 하나의 링크를 통해 전달되어 서로 충돌이 발생되고 단위 교환소자의 일부 단자만 사용하지 않으면서 단위 교환소자를 모두 사용하는 비효율적인 문제점이 있었다.

본 발명에 의해 분할된 데이터에 실제 출력포트 주소를 서로 다르게 부여하여 여러 개의 입출력 포트를 하나의 인터페이스로 한 번에 처리할 수 있도록 함으로써, 교환기의 처리율에 따라 단위 교환소자를 사용하여 다양한 응용 환경에 적합한 교환 시스템을 경제적으로 구성할 수 있다.

Description

ATM 교환소자의 다중 포트 교환 방법

본 발명은 ATM(Asynchronous Transfer Mode) 교환소자에 관한 것으로, 특히 하드웨어 변경없이 동일한 단위 교환소자로 교환기의 용량에 따라 유연하게 ATM 교환기를 구성할 수 있도록 한 ATM 교환소자의 다중 포트 교환 방법에 관한 것이다.

일반적으로 ATM 교환기의 구성은 도 1에 도시된 것과 같으며, 입력단자(I1~I8)로부터 입력되는 53(바이트)의 데이터 셀(Data Cell(Packet))은 지정된 출력단자(O1~O8)로 스위칭되어진다.

그리고, 병렬 ATM 교환 시스템은 도 2에 도시된 것과 같이 입력되는 셀을 병렬로 처리하는 구성인, 다수개의 병렬 ATM 교환소자(1-1~1-4)와, 다수개의 직/병렬 변환기(Serial-Parallel Converter ; 2-1~2-8)와, 다수개의 병/직렬 변환기(Parallel-Serial Converter ; 3-1~3-8)를 포함하여 이루어져 있는데, ATM의 표준 인터페이스 속도는 155(Mbit/s)와 622(Mbit/s)로 한 셀의 처리 시간이 각각 2.7(μs)와 0.67(μs)인 것과 같은 고속의 데이터 교환을 위한 것이다. 또한, 도 3에 도시된 바와 같이, 상기 직/병렬 변환기(2-1~2-8)의 입력 셀 처리를 위한 구성은 광신호와 전기적인 신호의 변경과 직렬을 병렬로 변환하는 신호 변환부(11)와, 스위칭을 위한 내부 데이터 형식으로 변환하는 데이터 변환부(12)와, 출력단자의 주소를 제공하는 변환 테이블부(13)를 포함하여 이루어졌다.

이렇게 구성된 병렬 ATM 교환 시스템의 동작을 살펴보면, 155(Mbit/s)의 속도로 입력되는 셀은 직/병렬 변환기(2-1~2-8)를 통하여 4(비트) 단위로 분할되어 별도의 병렬 ATM 교환소자(1-1~1-4)에 입력되며, 이런 경우에 병렬 ATM 교환소자(1-1~1-4) 중 하나의 교환소자에 입력되는 데이터의 속도는 약 39(≒ 155/4)(Mbit/s) 정도이다. 그리고, 분할된 데이터는 각 교환소자(1-1~1-4)에서 처리되어 동일한 번호의 출력단자로 출력되어 병/직렬 변환기(3-1~3-8)에 의하여 다시 합쳐지므로 외부에서의 데이터 속도에 비하여 ATM 교환기 내부의 처리 속도는 4배나 감소한다.

그리고, 상기 직/병렬 변환기(2-1~2-8)의 신호 변환부(21)에 155(Mbit/s)의 속도로 광섬유를 통하여 입력되는 셀은 53(바이트)의 길이로 구성되는데, 해당 셀을 4개의 교환소자(1-1~1-4)에서 여러 비트로 병렬 처리되기 위하여 약 14(53/4)(바이트)의 비트 슬라이스로 분할되고, 다른 교환소자를 통해 분할된 데이터를 스위칭하기 위하여 각각의 데이터에 일정한 길이의 주소 필드가 추가되어진다. 그리고, 입력되는 셀에서 출력단자의 주소는 변환 테이블부(23)에 미리 등록되어 있는데, 분할된 데이터를 출력부에서 다시 결합하기 위해 데이터 변환부(22)에서 동일한 출력단자 주소를 부여하여 생성한 데이터를 각 교환소자(1-1~1-4)에 인가한다. 이런 변환 테이블부(23)는 입력되는 셀의 가상경로식별자/가상채널식별자 필드로 출력단자의 주소값을 구할 수 있다.

이렇게 교환 소자를 거친 비트 슬라이스의 데이터는 53(바이트)의 표준 ATM 셀으로 재구성되어져 출력되어진다.

이러한 종래 교환 시스템의 구성은 단위 교환소자의 입출력 수에 따라 이루어질 수 있는데, 예를 들어 도 2에서 8개의 입출력 단자의 ATM 교환기는 4개의 단위 교환소자가 병렬 연결로 구성되어진다. 그런데, 이보다 적은 수의 단자의 교환 시스템을 구성할 경우에도 각 단위 교환소자의 일부 단자만 사용하지 않으면서 4개의 단위 교환소자를 모두 사용하고 있다.

이런 ATM 교환기를 위한 각 단위 교환소자(14-1~14-8)는 도 4에 도시된 바와 같이 4개 또는 8개의 입력단자(I1~I16)와 출력단자(O1~O16)를 가지며, 교환기의 용량에 따라 각 단위 교환소자(14-1~14-8)를 다단으로 구성되어질 수 있다. 그러나, 예를 들어 4개의 입력단자(I9~I12)에서 4개의 서로 다른 출력단자(O1~O4)로 출력된다면, 이렇게 출력되는 데이터는 하나의 링크를 통하여 전달되어야 하므로 서로 충돌이 발생하게 된다.

또한, 각 단위 교환소자(14-1~14-8)를 비트 슬라이스 구조로 구성하여 입출력 단자의 수를 증가시키면 각 단위 교환소자(14-1~14-8)보다 입출력 단자의 적은 ATM 교환기를 구성할 때는 비효율적이다. 예를 들어 4 비트 슬라이스 구조로 8개의 입출력 단자의 수를 갖는 단위 교환소자가 있다면 4개의 단위 교환소자를 병렬로 연결하여 8개의 입출력 단자를 가지는 ATM 교환기를 구성할 수 있는데, 입력되는 셀을 비트 슬라이스 구조로 분할하여 동일한 주소를 할당하는 경우에 2개의 입출력 단자를 가지는 ATM 교환기를 구성하기 위해서도 4개의 단위 교환소자가 필요하다. 즉, 입력부에서 직/병렬 변환기가 분할된 셀에 동일한 출력단자 주소값을 부여함으로써 발생하는 것으로 단위 교환소자보다 입출력 단자 수가 적은 경우에 비효율적이다.

이와 같이, 종래의 ATM 교환기는 단위 교환소자보다 입출력 단자의 수가 적은 ATM 교환기를 구성할 때에는 출력되는 데이터가 하나의 링크를 통해 전달되어 서로 충돌이 발생되고 단위 교환소자의 일부 단자만 사용하지 않으면서 단위 교환소자를 모두 사용하는 비효율적인 문제점이 있었다.

상기한 문제점을 해결하기 위해, 본 발명에 따른 ATM 교환소자의 다중 포트 교환 방법은 교환기의 용량에 따라 하드웨어 변경없이 동일한 단위 교환소자로 유연하게 ATM 교환기를 효율적으로 구성하도록 하는 것을 목적으로 한다.

상기와 같은 목적을 달성하기 위한 본 발명은 ATM 셀이 입력받아 m개의 비트 슬라이스로 분할하고, 해당 분할된 데이터를 출력하는 제1과정과 해당 분할된 데이터의 교환을 하기 위한 변환 테이블 정보를 읽어들여 출력포트 주소를 할당하고, 해당 비트 슬라이스 단계에 해당 출력포트 주소를 곱하여 해당 분할된 데이터의 순번을 더한 서로 다른 실제 출력포트 주소를 상기 각 분할된 데이터에 지정하여 동시에 출력하는 제2과정과 해당 실제 출력포트 주소의 지정에 의해 해당 분할 데이터를 입력받아 결합하여 직렬 ATM 셀을 출력포트로 출력하는 제3과정를 포함하여 이루어진 것을 특징으로 한다.

도 1은 일반적인 ATM 교환기를 나타낸 도면.

도 2는 종래의 병렬 ATM 교환 시스템을 나타낸 구성 블록도.

도 3은 도 2에 있어 직/병렬 변환기의 입력 셀 처리를 위한 구성 블록도.

도 4는 종래의 다단 상호 연결을 이용한 대용량 ATM 교환기의 구성 예시도.

도 5는 본 발명의 실시예에 따른 ATM 교환 시스템에서 단위 교환소자의 다중 포트 구성을 나타낸 블록도.

도 6은 도 5에 있어 직/병렬 변환기의 입력 셀에 대한 출력포트 주소 할당을 나타낸 도면.

도 7은 본 발명의 실시예에 따른 ATM 교환 시스템에서 단위 교환소자의 다중 포트 교환 방법을 나타낸 플로우 챠트.

도 8은 본 발명의 다른 실시예에 따른 다중화 장치의 개념적인 구조를 나타낸 도면.

도 9는 도 8에 있어 다중화 장치에 대한 단위 교환소자의 다중 포트 교환의 예시도.

* 도면의 주요부분에 대한 부호의 설명

1-1~1-4 : 병렬 ATM 교환소자 2-1~2-8, 4-1~4-4 : 직/병렬 변환기

3-1~3-8, 6-1~6-4 : 병/직렬 변환기 21 : 신호 변환부

22 : 데이터 변환부 23 : 변환 테이블부

14-1~14-8, 5 : 단위 교환소자

이하 첨부된 도면을 참조하여 설명하면 다음과 같다.

도 5는 본 발명의 실시예에 따른 ATM 교환 시스템에서 단위 교환소자의 다중 포트 구성을 나타낸 블록도이고, 도 6은 도 5에 있어 직/병렬 변환기의 입력 셀에 대한 출력포트 주소 할당을 나타낸 도면이고, 도 7은 본 발명의 실시예에 따른 ATM 교환 시스템에서 단위 교환소자의 다중 포트 교환 방법을 나타낸 플로우 챠트이고, 도 8은 본 발명의 다른 실시예에 따른 다중화 장치의 개념적인 구조를 나타낸 도면이고, 도 9는 도 8에 있어 다중화 장치에 대한 단위 교환소자의 다중 포트 교환의 예시도이다.

본 발명의 실시예에 따른 단위 교환소자의 다중 포트 연결한 ATM 교환 시스템은 도 5에 도시된 바와 같이, 다수개의 입력단자(I1 ~ I4)와, 다수개의 출력단자(O1~O4)와, 다수개의 직/병렬 변환기(4-1~4-4)와, 단위 교환소자(5)와, 다수개의 병/직렬 변환기(6-1~6-4)를 포함하여 이루어진다. 그리고, 여기서 식별자란 입력 셀의 가상경로식별자/가상채널식별자를 말한다.

상기 단위 교환소자(5)로 대용량 시스템을 구성할 경우에는 단위 교환소자(5)의 비트 슬라이스 구성을 통해 입력 셀을 병렬 처리하며, 동일한 단위 교환소자(5)로 소용량 시스템을 구성할 경우에는 단위 교환소자(5)의 입출력 포트를 하나 이상 사용하는 다중 포트 연결 구성을 통해 ATM 교환기의 용량에 따라 단위 교환소자(5)를 유연하게 구성하도록 하는데, 즉 다시 말해서 비트 슬라이스 구조는 분할된 셀에 동일한 출력포트 주소를 부여하고 다중 포트 연결 구조에서는 출력포트 주소를 다르게 부여함으로써 서로 다른 단자라 할지라도 한 번에 처리될 수 있도록 구성한다.

도7의 플로우 챠트를 참고하여 본 발명의 실시예에 따른 ATM 교환소자의 다중 포트 교환 방법을 다음과 같이 설명한다.

도 5에서 도시된 바와 같이 16개의 입출력 포트를 가진 4비트 슬라이스의 단위교환소자(5)를 이용한 4단자의 ATM 교환기에 4개의 입력단자(I1~I4)를 통해 155(Mbit/s)의 속도로 길이 53(바이트)로 구성되어 있는 출력포트 주소가 i인 ATM 셀이 입력되면(단계 S1), 해당 입력된 셀을 해당 단위교환소자(5)에서 여러 비트로 병렬 처리할 수 있게금 직/병렬 변환기(4-1~4-4)의 신호 변환부에서 m개의 작은 단위의 데이터인, 약 14(53/4)(바이트)의 비트 슬라이스로 분할한다. 즉 다시 쉽게 말해서, 입력된 데이터의 위치가 1, 2, 3,...이라 하면, 1, m+1, 2m+1,...의 위치에 있는 데이터가 하나의 분할이 되고 2, m+2, 2m+2,...의 위치에 있는 데이터가 또다른 하나의 분할이 된다(단계 S2). 이러한 과정의 반복으로 m개의 비트 슬라이스로 분할된 데이터를 얻을 수 있고, 해당 분할된 데이터는 해당 직/병렬 변환기(4-1~4-4)의 데이터 변환부에 출력된다(단계 S3).

그리고, 상기 직/병렬 변환기(4-1~4-4)의 데이터 변환부는 출력포트 주소를 참조하기 위하여 변환 테이블부의 변환 테이블 정보를 읽어온다(단계 S4).

이에, 상기 분할된 데이터는 직/병렬 변환기(4-1~4-4)의 데이터 변환부를 거쳐 적절한 출력포트 주소값을 할당받는데, 예를 들어 입력 셀의 식별자에 대하여 출력포트를 O3 이라 하면 상기 분할된 데이터에 내부 출력포트의 주소값은 P9, P10, P11, P12를 각각 할당한다. 즉 다시 말해서 상기 분할된 데이터를 입력하기 전에 출력포트 주소값으로 m*i, m*i+1, m*i+2,...를 할당한다.

만약 상기 단위 교환소자(5)의 입출력 핀의 수를 n이라 하고 m 비트 슬라이스의 ATM 셀을 한 셀주기(2.7(μs))에 교환한다면, 상기 단위 교환소자(5)의 처리율은 155n/m(Mbit/s)이다. 다단 상호 연결망(Multistage Interconnection Network)으로 교환 시스템을 확장하지 않고 상기 단위 교환소자(5)로 구성할 수 있는 교환 시스템은 m개의 단위 교환소자(5)의 병렬 구조로 최대 n * n 입출력 포트의 교환 시스템을 구성할 수 있고, 상기 단위 교환소자(5)에서 m개의 입출력 포트를 하나의 ATM 링크와 연결하여 단일 단위 교환소자(5)로 n/m * n/m 용량의 단일 칩 교환 시스템을 구성할 수 있다.

다중 포트 연결의 경우에 있어서 입력 셀에 출력포트 주소를 부여하는 동작 수행은 도 6에서 도시된 바와 같이 입력 셀의 식별자를 x라 하면 상기 데이터 변환부에서 셀 교환을 위한 출력포트 주소(i)를 할당한다(단계 S5). 비트 슬라이스 단계(m)를 8이라 하면 변환 테이블부에서 읽은 출력포트 주소(i)에 대하여 다음과 같은 단위 교환소자(5)의 실제 출력포트 주소(ri)를 얻을 수 있다(단계 S6).

ri = m * i + j

상기 j는 비트 슬라이스된 데이터에 부여된 0,1,2,...,m-1의 순번이다.

예를 들어 m의 값이 8이면 155(Mbit/s) 인터페이스로 입력된 셀은 155/8(Mbit/s)의 속도로 처리되고 해당 셀이 i 번째의 교환기 단자로 출력되기 위하여 8개의 슬라이스로 분할된 셀이 단위 교환소자(5)의 8i,8i+1,8i+2,...,8i+7 번째 단자로 동시에 출력된다(단계 S7).

이에 따라, 상기 단위 교환소자(5)의 m*i, m*i+1, m*i+2,...,(m+1)*i-1 번째 출력된 데이터는 병/직렬 변환기(6-1~6-4)에 인가되어 상기 직/병렬 변환기(4-1~4-4) 동작 수행의 반대 과정으로 상기 분할된 데이터를 결합하여 직렬 ATM 셀을 해당 출력포트로 출력한다(단계 S8).

그리고 또한, 본 발명의 실시예에 따른 ATM 교환소자의 다중 포트 교환 방법은 입출력 속도가 서로 다른 교환기에도 적용할 수 있는데, 도 8에 도시된 바와 같이 다른 실시예로 다중화 장치는 다수의 저속 인터페이스와 소수(또는 하나의) 고속 인터페이스 사이에 데이터를 교환하는 것으로, 4개의 155(Mbit/s) 인터페이스와 하나의 622(Mbit/s) 인터페이스를 구비하여 각각의 인터페이스 사이에서 데이터 교환을 한다. 이렇게 하면, 지역 교환(Local Switching)인 저속 인터페이스 사이에도 데이터 교환이 가능하다.

이와 같은 서로 다른 속도의 인터페이스를 갖는 교환 시스템에서 다중 포트의 연결 수를 다르게 함으로써 쉽게 구성할 수 있는데, 도 8에서와 같이 P1에서 P3로 속도 155(Mbit/s)의 지역 교환과 P2, P4에서 P0로의 다중화는 도 9에 도시된 바와 같이 다중 포트 연결로 제공될 수 있다. 이 때 155(Mbit/s) 인터페이스는 4개의 단위 교환소자의 포트를 사용하고 622(Mbit/s) 인터페이스는 16개의 단위 교환소자의 포트를 사용한다. 해당 단위 교환소자의 내부 동작 속도는 일정하므로 155(Mbit/s)에 비하여 4배 빠른 속도로 입력되는 데이터는 순서대로 단위 교환소자의 4번째 포트에 차례로 입력되어 한 번에 4개의 셀을 처리할 수 있도록 한다.

이상과 같이, 본 발명에 의해 분할된 데이터에 실제 출력포트 주소를 서로 다르게 부여하여 여러 개의 입출력 포트를 하나의 인터페이스로 한 번에 처리할 수 있도록 함으로써, 교환기의 처리율에 따라 단위 교환소자를 사용하여 다양한 응용 환경에 적합한 교환 시스템을 경제적으로 구성할 수 있다.

Claims (1)

1. ATM 교환소자의 다중 포트 교환 방법에 있어서 ATM 셀이 입력받아 m개의 비트 슬라이스로 분할하고, 해당 분할된 데이터를 출력하는 제1과정과 상기 분할된 데이터의 교환을 하기 위한 변환 테이블 정보를 읽어들여 출력포트 주소(i)를 할당하고, 상기 비트 슬라이스 단계(m)에 해당 출력포트 주소(i)를 곱하여 상기 분할된 데이터의 순번(j)을 더한 서로 다른 실제 출력포트 주소(ri)를 상기 각 분할된 데이터에 지정하여 동시에 출력하는 제2과정과; 상기 실제 출력포트 주소(ri)의 지정에 의해 상기 분할 데이터를 입력받아 결합하여 직렬 ATM 셀을 출력포트로 출력하는 제3과정를 포함하여 이루어진 것을 특징으로 하는 ATM 교환소자의 다중 포트 교환 방법.