JPH08167909A - 出力バッファ型ａｔｍスイッチ - Google Patents

出力バッファ型ａｔｍスイッチ

Info

Publication number
JPH08167909A
JPH08167909A JP24347295A JP24347295A JPH08167909A JP H08167909 A JPH08167909 A JP H08167909A JP 24347295 A JP24347295 A JP 24347295A JP 24347295 A JP24347295 A JP 24347295A JP H08167909 A JPH08167909 A JP H08167909A
Authority
JP
Japan
Prior art keywords
output
cells
switch
input
output line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24347295A
Other languages
English (en)
Inventor
Keol W Yu
ゴル ウ ユ
Tae S Chung
テ スュ ジョン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KOREA TELECOMMUN AUTHORITY
KORIA TELECOMMUN OOSORITEI
Electronics and Telecommunications Research Institute ETRI
KT Corp
Original Assignee
KOREA TELECOMMUN AUTHORITY
KORIA TELECOMMUN OOSORITEI
Electronics and Telecommunications Research Institute ETRI
KT Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KOREA TELECOMMUN AUTHORITY, KORIA TELECOMMUN OOSORITEI, Electronics and Telecommunications Research Institute ETRI, KT Corp filed Critical KOREA TELECOMMUN AUTHORITY
Publication of JPH08167909A publication Critical patent/JPH08167909A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/15—Interconnection of switching modules
    • H04L49/1507—Distribute and route fabrics, e.g. sorting-routing or Batcher-Banyan
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/104—Asynchronous transfer mode [ATM] switching fabrics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/104—Asynchronous transfer mode [ATM] switching fabrics
    • H04L49/105—ATM switching elements
    • H04L49/106—ATM switching elements using space switching, e.g. crossbar or matrix
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/15—Interconnection of switching modules
    • H04L49/1553—Interconnection of ATM switching modules, e.g. ATM switching fabrics
    • H04L49/1561—Distribute and route fabrics, e.g. Batcher-Banyan
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/15—Interconnection of switching modules
    • H04L49/1553—Interconnection of ATM switching modules, e.g. ATM switching fabrics
    • H04L49/1584—Full Mesh, e.g. knockout
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/20—Support for services
    • H04L49/201—Multicast operation; Broadcast operation
    • H04L49/203—ATM switching fabrics with multicast or broadcast capabilities
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H04L49/3027—Output queuing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/5681—Buffer or queue management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Abstract

(57)【要約】 【課題】 多数の入力セルを各出力ラインに同時に送り
出すことができる分散処理が可能であり、モジュール化
に因り具現が容易であり、各入出力ラインに入出力され
る高速のデータをスイッチのスピードアップ無しでも処
理すること。 【解決手段】 スイッチの入力ラインを通じて同時に入
って来るＮ個のセルを出力ライングループに従って小さ
いものから大きいものの順に配列するバッチャ−ソーテ
ィングネットワーク（ＢＳＮ）４０１と、ＢＳＮ４０１
から配列されたセルをそれぞれの出力ラインが属する出
力ライングループに出力する拡張型バンヤンネットワー
ク（ＥＢＲＮ）４０と、ＥＢＲＮ４０２から出力される
セルを共同メモリのバッファに一時貯蔵した後、出力端
に送り出す出力キューイング・モジュール４０３を具備
する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、非同期伝送方式
（Ａｓｙｎｃｈｒｏｎｏｕｓ ＴｒａｎｓｆｅｒＭｏｄ
ｅ：ＡＴＭ）に適用される広帯域統合サービス・デジタ
ル網（ＢＩＳＤＮ）に使用されるスイッチに関し、特
に、複数の出力グループに出力ラインを分割する出力バ
ッファ型ＡＴＭスイッチであって、同じグループ内の出
力ラインが共同バッファを使用することにより入出力ラ
イン間に複数の経路（ｐａｔｈｓ）を有する出力バッフ
ァ型ＡＴＭスイッチに関する。
【０００２】なお、本明細書の記述は本件出願の優先権
の基礎たる韓国特許出願第１９９４−３４０２１号（１
９９４年１２月１３日出願）の明細書の記載に基づくも
のであって、当該韓国特許出願の番号を参照することに
よって当該韓国特許出願の明細書の記載内容が本明細書
の一部分を構成するものとする。
【０００３】
【従来の技術】去る数年間ＡＴＭスイッチが活発に研究
開発され、現在試製品の生産段階にある。今まで提案さ
れたスイッチには共同（ｃｏｍｍｏｎ）バッファ型、共
同媒体型、空間分割型、そして完全連結型等がある。
【０００４】しかし、共同バッファ型は、一つのバッフ
ァが全ての入出力端により共同使用されるため、これを
制御してやるプロセッサの速度がスイッチの入出力端の
数に比例するよう増加されなければならない。従って、
スイッチの入出力端の数はプロセッサの速度により制限
を受けるようになる。
【０００５】さらに、共同媒体型も一つの媒体を互いに
共有することにより、上記の如き制限を受けるようにな
る。故に、上記共同バッファ型および共同媒体型スイッ
チは大容量化に係る速度倍率（ｓｐｅｅｄ−ｕｐ）の問
題点に因り大容量よりは却って小容量のスイッチとして
用いられる。
【０００６】一方、空間分割型と完全連結型スイッチは
大容量化による速度倍率の問題点がないという長所を有
している。
【０００７】図１は従来の空間分割型スイッチである８
×８バンヤン（Ｂａｎｙａｎ）ネットワークを示す。
【０００８】８×８Ｂａｎｙａｎネットワークは１２個
の基本スイッチングエレメント（ＳＥ）が３ステージ
（ｓｔａｇｅ）に配列される。従って、入力ラインの数
がＮである場合にＮ×Ｎ Ｂａｎｙａｎネットワークは
ｌｏｇ2 Ｎ×（Ｎ／２）スイッチングエレメントがｌｏ
ｇ2 Ｎステージに配列される。
【０００９】それぞれ二つの入／出力ポートを有するス
イッチングエレメントはそれぞれの入力ポートを通じて
入力されるセルに含まれた出力ポートアドレスのうち１
ビット（ｂｉｔ）だけを検査し、検査したビットが１で
あると、下端の出力ポートに、そして０であると上端の
出力ポートに前記セルを出力する。
【００１０】上記の如き空間分割型スイッチは動作方法
が簡単で、分散処理されるに従って高速化によるスイッ
チ内部処理速度の問題点を無くし、スイッチングエレメ
ントのステージとステージ間の相互連結構造の図式化が
容易である。従って、スイッチのブロック化で大容量ス
イッチ具現による入出力ラインの数に制限を受けないた
め、広帯域総合通信網でスイッチの構造的な基本モデル
として研究と開発が活発に進められた。
【００１１】
【発明が解決しようとする課題】しかし、上記の如きス
イッチはスイッチ内部や出力ラインから発生するセル衝
突現象に因り効率が極めて低いという問題点を有してい
る。すなわち、二つの入力ライン１，４を通じて入力さ
れるセルの出力ラインアドレスがそれぞれ１０１，１０
０であるとすれば、スイッチングエレメント１１６の二
つの入力ポートに印加される二つのセルの出力ラインア
ドレスの最上位ビットが同一であるため、同一の出力ポ
ート０に送られて、内部セル衝突が発生するようにな
る。従って、一つのセルだけが成功的に出力ラインに送
られ、残りのセルは流失されたり、出力ポート１を通じ
て他の出力ラインに送られてセル損失が発生するように
なる。
【００１２】一方、二つの入力ライン０，７に入力され
るセルの出力ラインアドレスが全て０１１である場合、
二つのセルはステージ２内のスイッチングエレメント１
２０の二つの入力ポート０，１を通じてそれぞれ入力さ
れて出力ラインセル衝突が発生するようになる。この
際、最下位ビットが１で同一であるため、一つのセルの
みが所望の出力ポート１を通じて出力ライン３に出力
し、残りのセルは流失されてセル損失が発生するように
なる。従って、サービス品質（Ｑｕａｌｉｔｙ ｏｆ
Ｓｅｒｖｉｃｅ：ＱＯＳ）の１要素である１０-6のセル
損失率を考慮するとき、このようなスイッチ構造が広帯
域総合情報通信網に適用されるためには、セル衝突現象
を優先的に解決しなければならない。
【００１３】図２は内部セル衝突を解決した従来のバッ
チャ−バンヤン（Ｂａｔｃｈｅｒ−Ｂａｎｙａｎ）スイ
ッチ構造を示し、バッチャ−ソーティング（Ｂａｔｃｈ
ｅｒ−ｓｏｒｔｉｎｇ）ネットワーク２０１とバンヤン
（Ｂａｎｙａｎ）ネットワーク２０２が直列に配列され
ている。
【００１４】このスイッチ構造は、入力ラインのセルを
先ずバッチャ−ソーティングネットワーク２０１を通じ
て出力ラインアドレスが低い順から高い順へ（上から下
へ）配列する。この際、同一の出力ラインアドレスを有
するセルは互いに隣接して出力され、遊休（ｉｄｌｅ）
セルがある場合にこれらはバッチャ−ソーティングネッ
トワーク２０１の下部出力ラインを通じて出力される。
バッチャ−ソーティングネットワークを通じて出力され
たセルはバンヤンネットワーク２０２を通じてそれぞれ
所望のスイッチの出力ラインに送り出される。
【００１５】上記の如きバッチャ−バンヤンスイッチ
は、先ずバッチャ−ソーティングネットワークを通じて
ソーティング（ｓｏｒｔｉｎｇ）を遂行した後、バンヤ
ンネットワークを通じてルーティング（ｒｏｕｔｉｎ
ｇ）を遂行することにより、内部セル衝突を除去する。
【００１６】しかし、同一の出力端アドレスを有するセ
ル間には出力端セル衝突が依然として発生する。Ｂ−Ｉ
ＳＤＮ（Ｂｒｏａｄｂａｎｄ Ｉｎｔｅｇｒａｔｅｄ
Ｓｅｒｖｉｃｅｓ Ｄｉｇｉｔａｌ Ｎｅｔｗｏｒｋ）
環境下ではセルの出力ラインアドレスが多様である程内
部セル衝突よりはむしろ出力ラインセル衝突によるセル
損失率がより高くなる点を考慮すると、スイッチのセル
損失率が依然として大きいという欠点を有する。
【００１７】図３ないし図４は、別の従来技術の構成を
示し、完全連結型スイッチであるノックアウト（ｋｎｏ
ｃｋｏｕｔ）スイッチの構成図である。
【００１８】ノックアウトスイッチは図３の通り、全体
的にバス型の構造を有し、各バスには、図４の通り、パ
ケットフィルタ（ｐａｃｋｅｔ ｆｉｌｔｅｒ）３０１
が連結されている。セルは上記パケットフィルタ３０１
および集信機（ｃｏｎｃｅｎｔｒａｔｏｒ）３０２を通
じて出力バッファ３０３に入力される。この際、Ｎ個の
入力セルは集信機３０２で、図５の通り、ノックアウト
トーナメント（ｋｎｏｃｋｏｕｔ ｔｏｕｒｎａｍｅｎ
ｔ）を通じてＬ個の出力セルに集束されて出力バッファ
３０３に送られる。
【００１９】上記の如き完全連結型スイッチは各入力ラ
インと各出力ライン間に唯一の経路（ｐａｔｈ）を有す
るため、全ての入力セルが同時に、それらの所望の出力
ラインに送り出されるので、セル損失が発生しない理想
的な構造を有する。
【００２０】しかし、入力ラインの数がＮであると、全
体スイッチの交叉点（ｃｒｏｓｓ−ｐｏｉｎｔ）の数が
Ｎ2 と大きくなるため、大容量化によりハードウェアが
複雑となり、実現に困難があるので、その使用にあって
は大容量よりは小容量のスイッチに制限される。
【００２１】そこで、本発明は上記の如き問題点を解決
するために案出したもので、各入・出力ラインに入・出
力される高速データ（例えば、１５０Ｍｂｉｔｓ／ｓｅ
ｃ）の処理が可能な出力バッファ型ＡＴＭスイッチを提
供することをその目的とする。
【００２２】本発明の別の目的は、既存のスイッチより
出力を向上させることができ、スイッチの入出力ライン
間に複数経路を有するのみならず、分散処理能力とモジ
ュール化された構造を有する出力バッファ型ＡＴＭスイ
ッチを提供することである。
【００２３】
【課題を解決するための手段】上記の如き目的を達成す
るために本発明は、スイッチの入力ラインを通じて同時
に入って来るＮ（Ｎ＝２1 ，２2 ，…，２n 、ｎは自然
数）個のセルを出力ライングループに従って小さいもの
から大きいものの順に配列するバッチャ−ソーティング
ネットワークと、上記バッチャ−ソーティングネットワ
ークから配列されたセルをそれぞれの出力ラインが属す
る出力ライングループに出力する拡張型バンヤンルーテ
ィングネットワークと、上記拡張型バンヤンルーティン
グネットワークから出力されるセルを共同メモリのバッ
ファに一時貯蔵した後、出力ラインに送り出す出力キュ
ーイング・モジュールとを具備することを特徴とする。
【００２４】
【発明の実施の形態】以下、本発明の一実施形態を添付
した図面を参照して詳細に説明する。
【００２５】図６は本発明に係るスイッチの構成を示
し、スイッチの入力ラインを通じて同時に入って来るＮ
（Ｎ＝２1 ，２2 ，…，２n 、ｎは自然数）個（０ない
しＮ−１）のセルはＮ×Ｎバッチャ−ソーティングネッ
トワーク（ＢＳＮ）４０１により出力ライングループに
従って小さいものから大きいものの順に配列され、同一
の出力端グループに送り出されるセルは互いに隣接して
配列される。この際に、遊休（ｉｄｌｅ）セルは下端部
に出力される。
【００２６】ＢＳＮ４０１を通じて配列されたセルは、
拡張率Ｋ（Ｋ＝２1 ，２2 ，…，２k 、ｋは自然数）を
有し、ｌｏｇ2 Ｎ−ｌｏｇ2 Ｃ（Ｃ＝２1 ，２2 ，…，
２c、ｃは自然数）のステージで構成されるＮ×ＮＫ拡
張型バンヤンルーティングネットワーク（ＥＢＲＮ）４
０２によりそれぞれの出力ラインが属する出力ライング
ループに送られ、これらのセルはＮ／Ｃ個（Ｃは出力端
の数）のＫＣ×Ｃ出力キューイング・モジュール（ＯＱ
Ｍ：Ｏｕｔｐｕｔ Ｑｕｅｕｅｉｎｇ Ｍｏｄｕｌｅ
ｓ）４０３を通じてそれぞれの出力ラインに送り出され
る。
【００２７】以下、Ｎ＝８、Ｋ＝２、そしてＣ＝２であ
る場合の各構成要素の詳細構成および動作を説明する。
【００２８】図７はＢＳＮの内部構造を示し、ＢＳＮは
二つの入力ポートおよび出力ポートを有する多数のソー
ティング・エレメント（ｓｏｒｔｉｎｇ ｅｌｅｍｅｎ
ｔ）で構成され、出力ライングループアドレスが大きい
セルはソーティング・エレメント内に表示した矢印方向
へ連結され、アドレスが小さいセルは、その反対方向へ
連結される。従って、ＢＳＮを通じて送り出されたセル
は出力ライングループアドレスが小さいものから大きい
ものの順に配列され、遊休セルは下端部に出力される。
さらに、ＢＳＮ内部にはバッファを置かないため、内部
セル衝突は生じない。
【００２９】出力ライングループの大きさが２であるＢ
ＳＮ入力ポート（１，２，３，６）に四つのセルが入力
され、それぞれの出力ラインアドレスが１，３，１，０
である場合のＢＳＮのルーティング（ｒｏｕｔｉｎｇ）
動作を考察してみれば、次の通りである。
【００３０】ＢＳＮの出力ライン（０，１，２，３）に
出力される四つのセルの出力ラインアドレスはそれぞれ
０，１，１，３であり、そのうち出力ラインアドレス
０，１，１は出力グループ０に、出力ラインアドレス３
は出力グループ１に再配列されている。
【００３１】上記の如き再配列は、出力ラインアドレス
に従うのでなく、出力ライングループによっているた
め、同一のグループ内の他の出力ラインアドレスを有す
るセル相互間には再配列が起こらない。従って、同一の
グループ内の他の出力ラインアドレスは常に同等に配列
される。
【００３２】図８はＥＢＲＮの内部構造を示し、バンヤ
ンネットワークの構造を有している。
【００３３】ＥＢＲＮを構成する多数のスイッチングエ
レメント（ＳＥ）４０４はそれぞれ二つの入／出力ポー
トを有しており、入力ポートからのセルを出力ラインア
ドレスに従ってスイッチングエレメントの出力ポートに
伝達する。
【００３４】出力ラインのアドレスはｎビットの２進数
であるｂ0 ｂ1 …ｂn-1 で示し、最上位ビットはｂ0 で
ある。例えば、１が最上位ビットである出力ラインのア
ドレス４は１００として表すことができる。各スイッチ
ングエレメントは自身が属しているステージに従って各
入力ラインに入って来るセルの出力ラインアドレスのう
ち一つのビットだけを検査して、１であると下部出力ラ
インに、そして０であると上部出力ラインにセルを出力
する。もし、二つの入力セルの出力ラインアドレスのビ
ットが同一であると同一の出力ラインに連結されるた
め、セル衝突が発生して、結局一つのセルだけが成功的
に送り出される。
【００３５】一方、図７のＢＳＮにより再配列された出
力ラインアドレスが０，１，１，３である四つのセルは
ＥＢＲＮの四つの入力ライン（０，１，２，３）を通じ
て入力されてＥＢＲＮの四つの出力ライン（０，１，
２，７）に出力される。
【００３６】ＯＱＭ４３はＫ×Ｃ＝４の入力ラインとＣ
＝２の出力ラインを有し、内部的には共同バッファ型で
それぞれの入力ラインに入って来るセルを共同メモリで
あるバッファに貯蔵して送り出す機能を遂行する。
【００３７】
【発明の効果】上記の通り、本発明は非同期伝送方式を
採択しているＢ−ＩＳＤＮに用いられるＡＴＭスイッチ
で、多数の入力セルを各出力ラインに同時に送り出すこ
とができる分散処理が可能であり、モジュール化に因り
具現が容易であり、各入出力ラインに入出力される高速
のデータをスイッチのスピードアップ（ｓｐｅｅｄ−ｕ
ｐ）なしで処理できる。
【００３８】さらに、出力ラインバッファ型を適用する
ことによって既存のスイッチより向上された出力（ｅｎ
ｈａｎｃｅｄ ｏｕｔｐｕｔ）を得ることができるのみ
ならず、出力ライングループ内におけるマルチキャステ
ィング（ｍｕｌｔｉｃａｓｔｉｎｇ）およびブロードキ
ャスティング（ｂｒｏａｄｃａｓｔｉｎｇ）も容易であ
る。
【００３９】併せて、スイッチの入出力ライン間に複数
経路が可能であるため、セル衝突を予防できるので、セ
ル損失率を低めることができる。
【図面の簡単な説明】
【図１】バンヤンスイッチの構造図である。
【図２】バッチャ−バンヤンスイッチの構造図である。
【図３】ノックアウトスイッチの動作方法を説明するた
めの説明図である。
【図４】ノックアウトスイッチの動作方法を説明するた
めの説明図である。
【図５】ノックアウトスイッチの動作方法を説明するた
めの説明図である。
【図６】本発明に係る出力バッファ型ＡＴＭスイッチの
構成図である。
【図７】図６のＢＳＮの内部構造図である。
【図８】図６のＥＢＲＮの内部構造図である。
【符号の説明】
４０１ バッチャ−ソーティング（Ｂａｔｃｈｅｒ−ｓ
ｏｒｔｉｎｇ）ネットワーク（Ｎｅｔｗｏｒｋ）（ＢＳ
Ｎ） ４０２ 拡張型バンヤンルーティングネットワーク（Ｅ
ＢＲＮ） ４０３ 出力ラインバッファ部（ＯＱＭ） ４０４ スイッチングエレメント（ＳＥ）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ユ ゴル ウ 大韓民国 デージョン スウォク ガジョ ンドン 161 エレクトロニクス アンド テレコミュニケーションズ リサーチ インスティテュート内 (72)発明者 ジョン テ スュ 大韓民国 デージョン スウォク ガジョ ンドン 161 エレクトロニクス アンド テレコミュニケーションズ リサーチ インスティテュート内

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 スイッチの入力ラインを通じて同時に入
    って来るＮ（Ｎ＝２1 ，２2 ，…，２n 、ｎは自然数）
    個のセルを出力ライングループに従って小さいものから
    大きいものの順に配列するバッチャ−ソーティングネッ
    トワークと、 上記バッチャ−ソーティングネットワークから配列され
    たセルをそれぞれの出力ラインが属する出力ライングル
    ープに出力する拡張型バンヤンルーティングネットワー
    クと、 上記拡張型バンヤンルーティングネットワークから出力
    されるセルを共同メモリのバッファに一時貯蔵した後、
    出力ラインに送り出す出力キューイング・モジュールと
    を具備することを特徴とする出力バッファ型ＡＴＭスイ
    ッチ。
  2. 【請求項２】 請求項１において、上記バッチャ−ソー
    ティングネットワークは、Ｎ個の入力ラインとＮ個の出
    力ラインを有することを特徴とする出力バッファ型ＡＴ
    Ｍスイッチ。
  3. 【請求項３】 請求項１において、上記拡張型バンヤン
    ルーティングネットワークは、拡張率Ｋ（Ｋ＝２1 ，２
    2 ，…，２k 、ｋは自然数）を有し、Ｎ個の入力ライン
    とＮＫの出力ラインを有することを特徴とする出力バッ
    ファ型ＡＴＭスイッチ。
  4. 【請求項４】 請求項１において、上記出力キューイン
    グ・モジュールは、ＫＣ（Ｃ＝２1 ，２2 ，…，２c 、
    ｃは自然数）個の入力ラインとＣ個の出力ラインを有す
    ることを特徴とする出力バッファ型ＡＴＭスイッチ。
  5. 【請求項５】 請求項１において、Ｎ／Ｃ（Ｎ＝２1 ，
    ２2 ，…，２n 、Ｃ＝２1 ，２2 ，…，２c ；ｎ，ｃは
    自然数）個の上記出力キューイング・モジュールが上記
    拡張型バンヤンルーティングネットワークに並列接続さ
    れていることを特徴とする出力バッファ型ＡＴＭスイッ
    チ。
  6. 【請求項６】 請求項１において、上記バッチャ−ソー
    ティングネットワークは、入力されるセルを出力ライン
    グループに再配列して出力することを特徴とする出力バ
    ッファ型ＡＴＭスイッチ。
  7. 【請求項７】 請求項１において、上記拡張型バンヤン
    ルーティングネットワークは、スイッチング素子をｌｏ
    ｇ2 Ｎ−ｌｏｇ2 Ｃ（Ｎ＝２1 ，２2 ，…，２n 、Ｃ＝
    ２1 ，２2 ，…，２c ；ｎ，ｃは自然数）のステージに
    配置することを特徴とする出力バッファ型ＡＴＭスイッ
    チ。
JP24347295A 1994-12-13 1995-09-21 出力バッファ型ａｔｍスイッチ Pending JPH08167909A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019940034021A KR960027803A (ko) 1994-12-13 1994-12-13 출력버퍼형 비동기 전송방식(atm) 스위치
KR1994-34021 1994-12-13

Publications (1)

Publication Number Publication Date
JPH08167909A true JPH08167909A (ja) 1996-06-25

Family

ID=19401336

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24347295A Pending JPH08167909A (ja) 1994-12-13 1995-09-21 出力バッファ型ａｔｍスイッチ

Country Status (3)

Country Link
US (1) US5612951A (ja)
JP (1) JPH08167909A (ja)
KR (1) KR960027803A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5862128A (en) * 1995-12-29 1999-01-19 Gte Laboratories Inc Merged buffer signal switch
US5774463A (en) * 1995-12-29 1998-06-30 Gte Laboratories Incorporated Switching matrix with contention arbitration
US5813040A (en) * 1995-12-29 1998-09-22 Gte Laboratories Inc Write controller for a CAM-based switch with lineraly searchable memory utilizing hardware-encoded status tags to indicate avaliablity of each memory location for writing
JP3077647B2 (ja) * 1997-11-04 2000-08-14 日本電気株式会社 コンセントレータ型ａｔｍスイッチシステム
JP3387868B2 (ja) * 1999-10-20 2003-03-17 日本電気株式会社 出力バッファ型ａｔｍスイッチ

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63221740A (ja) * 1987-03-11 1988-09-14 Fujitsu Ltd 自己ル−テイングスイツチ網制御方式
JPS63287140A (ja) * 1987-05-20 1988-11-24 Fujitsu Ltd 自己ル−ティング制御装置
JPH01272344A (ja) * 1988-04-25 1989-10-31 Mitsubishi Electric Corp データ伝送におけるスイッチング回路網
JPH0392048A (ja) * 1989-08-29 1991-04-17 American Teleph & Telegr Co <Att> パケット伝送用交換器
JPH03198552A (ja) * 1989-12-27 1991-08-29 Fujitsu Ltd Ａｔｍ交換通話路システム
JPH03236651A (ja) * 1989-08-29 1991-10-22 American Teleph & Telegr Co <Att> パケット伝送用相互接続構造とパケットの伝送方法
JPH04271544A (ja) * 1991-02-27 1992-09-28 Nec Corp Ａｔｍスイッチの多段リンク拡大方式
JPH04276943A (ja) * 1991-03-05 1992-10-02 Hitachi Ltd スイッチングシステム

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0744544B2 (ja) * 1992-01-17 1995-05-15 富士通株式会社 自己ルーチング機能付き相互接続網
US5341369A (en) * 1992-02-11 1994-08-23 Vitesse Semiconductor Corp. Multichannel self-routing packet switching network architecture
US5274642A (en) * 1992-06-05 1993-12-28 Indra Widjaja Output buffered packet switch with a flexible buffer management scheme

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63221740A (ja) * 1987-03-11 1988-09-14 Fujitsu Ltd 自己ル−テイングスイツチ網制御方式
JPS63287140A (ja) * 1987-05-20 1988-11-24 Fujitsu Ltd 自己ル−ティング制御装置
JPH01272344A (ja) * 1988-04-25 1989-10-31 Mitsubishi Electric Corp データ伝送におけるスイッチング回路網
JPH0392048A (ja) * 1989-08-29 1991-04-17 American Teleph & Telegr Co <Att> パケット伝送用交換器
JPH03236651A (ja) * 1989-08-29 1991-10-22 American Teleph & Telegr Co <Att> パケット伝送用相互接続構造とパケットの伝送方法
JPH03198552A (ja) * 1989-12-27 1991-08-29 Fujitsu Ltd Ａｔｍ交換通話路システム
JPH04271544A (ja) * 1991-02-27 1992-09-28 Nec Corp Ａｔｍスイッチの多段リンク拡大方式
JPH04276943A (ja) * 1991-03-05 1992-10-02 Hitachi Ltd スイッチングシステム

Also Published As

Publication number Publication date
US5612951A (en) 1997-03-18
KR960027803A (ko) 1996-07-22

Similar Documents

Publication Publication Date Title
US5892932A (en) Reprogrammable switching apparatus and method
US5875190A (en) Asynchronous transfer mode switching system
US5687172A (en) Terabit per second distribution network
KR100211123B1 (ko) 고속 패킷 스위칭을 위한 다단 상호 연결 망
US6147999A (en) ATM switch capable of routing IP packet
WO1997019407A9 (en) A method and apparatus for switching
EP0593609A1 (en) High speed switching architecture
Guo et al. Multicast ATM switches: Survey and performance evaluation
Widjaja et al. The helical switch: A multipath ATM switch which preserves cell sequence
Hui Switching integrated broadband services by sort-banyan networks
JPH08167909A (ja) 出力バッファ型ａｔｍスイッチ
JP2764017B2 (ja) 制御交換素子を用いる分配装置
Rathgeb et al. ATM switches—basic architectures and their performance
JP3077647B2 (ja) コンセントレータ型ａｔｍスイッチシステム
Kannan et al. MSXmin: a modular multicast ATM packet switch with low delay and hardware complexity
JP2724174B2 (ja) 分配接続可能なａｔｍ交換装置
Yang et al. BATMAN: A new architectural design of a very large next generation gigabit switch
WO1990005419A1 (en) Distributed router of connectionless packets over connection oriented networks
KR100383604B1 (ko) 비동기 전송모드 교환망 구조 및 자기 경로 설정 방법
Guo et al. A simple multicast ATM switches based on broadcast buses
Pibulyarojana et al. A study on a hybrid dilated banyan network
KR0150622B1 (ko) 대용량화에 적합한 비동기 전송모드 스위칭 시스템
US5475708A (en) Circuit arrangement with at least one input and at least one output for forwarding an input signal that can be filtered, parallelized and digitized
JP3012313B2 (ja) コピースイッチ網
Chen et al. PPCN: a high-performance copy network for large scale ATM switching systems

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19971121