KR0166911B1 - 씨디롬 드라이브의 다중입출력 제어장치 - Google Patents

씨디롬 드라이브의 다중입출력 제어장치 Download PDF

Info

Publication number
KR0166911B1
KR0166911B1 KR1019950003679A KR19950003679A KR0166911B1 KR 0166911 B1 KR0166911 B1 KR 0166911B1 KR 1019950003679 A KR1019950003679 A KR 1019950003679A KR 19950003679 A KR19950003679 A KR 19950003679A KR 0166911 B1 KR0166911 B1 KR 0166911B1
Authority
KR
South Korea
Prior art keywords
signal
data
input
output
address
Prior art date
Application number
KR1019950003679A
Other languages
English (en)
Other versions
KR960032152A (ko
Inventor
김대영
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1019950003679A priority Critical patent/KR0166911B1/ko
Publication of KR960032152A publication Critical patent/KR960032152A/ko
Application granted granted Critical
Publication of KR0166911B1 publication Critical patent/KR0166911B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
    • G06F13/126—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine and has means for transferring I/O instructions and statuses between control unit and main processor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1684—Details of memory controller using multiple buses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G06F3/0607—Improving or facilitating administration, e.g. storage management by facilitating the process of upgrading existing storage systems, e.g. for improving compatibility between host and storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0674—Disk device
    • G06F3/0677—Optical disk device, e.g. CD-ROM, DVD
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00—Record carriers by type
    • G11B2220/20—Disc-shaped record carriers
    • G11B2220/21—Disc-shaped record carriers characterised in that the disc is of read-only, rewritable, or recordable type
    • G11B2220/213—Read-only discs

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

본 발명은 CD-ROM드라이브에 관한 것으로, 특히 마이크로 프로세서가 주변 IC 들을 단일 제어장치를 이용하여 제어하는 방법으로 효율적으로 시스템을 제어할 수 있는 CD-ROM 드라이브의 다중입출력 제어장치에 관한 것이다.
상기와 같은 본 발명의 CD-ROM 드라이브의 다중입출력 제어장치는 디스크의 데이타를 추출해내는 광 픽업의 오차를 보정하는 서보계와, 추출된 데이타를 디지털 변환하여 1차 디코딩 출력하는 CD IC와, 상기 CD IC의 출력데이타를 버퍼메모리에 저장하고 에러정정을 거쳐 병렬처리(Parallel Processing)출력하는 CD-ROM IC와, 상기의 출력데이타를 컴퓨터로 전송하는 인터페이스 IC를 구비한 CD-ROM드라이브에 있어서, 시스템 전체를 제어하는 마이크로 프로세서의 단일입력 신호에 의해 상기 각 구성블럭이 액세스 되도록 하여 각각의 동작이 수행되도록 하는 다중입출력 제어장치를 포함하여 이루어진다.

Description

씨디롬 드라이브의 다중입출력 제어장치
제1도는 종래의 CD-ROM 드라이브의 구성블럭도.
제2도는 종래의 CD-ROM 드라이브의 상세블럭도.
제3(a)도 내지 (d)도는 각 구성블럭의 동작 타이밍도.
제4도는 본 발명의 CD-ROM 드라이브의 구성블럭도.
제5도는 본 발명의 CD-ROM 드라이브의 상세블럭도.
제6도는 본 발명의 다중입출력 제어장치의 상세블럭도.
* 도면의 주요부분에 대한 부호의 설명
30 : 서보계 31 : CD IC
32 : 버퍼메모리 33 : CD-ROM IC
34 : 인터페이스 IC 35 : 다중입출력 제어장치
36 : 마이크로 프로세서 50 : 어드레스/데이타 선택부
51 : 데이타 입출력 전단부 52 : 어드레스 입력부
53 : 동작블럭 판별부 54 : R/W 제어부
55 : CD IC 신호재생부 56 : R/W 신호재생부
57 : 어드레스 출력부 58 : 데이타 입출력 후단부
59 : 칩 셀렉트 신호재생부 60 : INT 신호 처리부
본 발명은 CD-ROM 드라이브에 관한 것으로, 특히 마이크로 프로세서가 주변 IC 들을 단일 제어장치를 이용하여 제어하는 방법으로 효율적으로 시스템을 제어할 수 있는 CD-ROM드라이브의 다중입출력 제어장치에 관한 것이다.
이하, 첨부된 도면을 참고하여 종래의 CD-ROM 드라이브에 대하여 설명하면 다음과 같다.
제1도는 종래의 CD-ROM드라이브의 구성블럭도이고, 제2도는 종래의 CD-ROM 드라이브의 상세블록도이다.
먼저, 시스템 전체를 제어하는 마이크로 프로세서(6)와, 광 디스크의 저장신호를 읽어내는 광 픽업의 오차를 보정하는 서보계(1)와, 광 픽업을 통해 디스크로 부터 추출된 데이타를 처리하여 출력하는 CD IC(2)와, 상기 CD IC(2)의 출력데이타를 버퍼메모리(3)에 데이타를 저장한 다음 에러정정 등의 처리를 하는 CD-ROM IC(4)와, 상기 처리가 종료된 데이타를 컴퓨터로 전송하는 인터페이스 IC(Interface IC)(5)로 구성된다.
상기와 같은 CD-ROM 드라이브의 출력 동작시에는 마이크로 프로세서(6)가 각 구성블럭 서보계(1), CD IC(2), CD-ROM IC(4), 인터페이스 IC(5)에 대한 제어동작을 하게된다.
마이크로 프로세서(6)가 각 구성블럭을 제어하기 위해서는 제2도와 같은 연결구성이 필요하게 된다.
마이크로 프로세서(6)가 서보계(1) 및 CD IC(2)를 제어하기 위해서는 클럭신호(CLK), 시리얼데이타(SDATA), 래치(XLT)신호가 필요하고, CD IC(2)로 부터의 인터럽트(INT 1) 신호가 필요하다.
마이크로 프로세서(6)는 제3도(a)와 같은 타이밍으로 상기 신호를 발생하여 서보계(1), CD IC(2)를 제어하게 된다.
그리고 CD-ROM IC(4)와 인터페이스 IC(SCSI나 E-IDE 컨트롤러)를 제어하기 위해서는 칩 셀렉트, Read/Write, 어드레스(ADDR), 데이타(Dψ ~D7)신호선들이 필요하고, 각 IC로 부터의 인터럽트(INT) 입력신호들이 필요하다.
마이크로 프로세서(6)는 제3(b)도와 같은 타이밍으로 상기 신호를 발생하여 CD-ROM IC(4)나 인터페이스 IC(5)의 내부 레지스터를 제어하여 데이타를 READ, WRITE 하게 된다.
그러나 상기와 같은 종래의 CD-ROM 드라이브의 제어에 있어서는 마이크로 프로세서(6)가 서보계(1), CD IC(2)를 제어하기 위해 4개(CLK, SDATA, XLT, INT 1), CD-ROM IC(4), 인터페이스 IC(5)를 제어하기 위해 19개(,INT2,3,DØ~D7,ADDR(보통Ø~4)정도 소요되어 총 23개 정도의 입출력포트(PORT)가 필요하게 되는 등의 입출력 포트가 너무 많이 사용되는 문제점이 있었다.
그리고 마이크로 프로세서(6)가 서보계(1), CD IC(2)를 제어할 때 시리얼(Serial)하게 데이타를 출력하므로 동작의 수행시간 수십 μsec 정도로 많이 소요되고, 외부 인터럽트 단자가 많이 사용되어 인터럽트 요인을 쉽게 알지 못하는 문제점이 있었다.
본 발명의 CD-ROM 드라이브의 다중입출력 제어장치는 상기와 같은 종래의 CD-ROM드라이브의 제어장치의 문제점을 해결하기 위하여 안출한 것으로써, 주변 IC들을 단일 제어장치를 이용하여 제어하는 방법으로 보다 효율적으로 시스템을 제어할 수 있는 CD-ROM 드라이브의 다중입출력 제어장치를 제공하는데 그 목적이 있다.
상기의 목적을 달성하기 위한 본 발명의 CD-ROM 드라이브의 다중입출력 제어장치는 디스크의 데이타를 추출해 내는 광 픽업의 오차를 보정하는 서보계와 추출된 데이타를 디지털 변환하여 1차 디코딩 출력하는 CD-IC와, 상기 CD-IC의 출력데이타를 버퍼메모리에 저장하고 에러정정을 거쳐 병렬처리(Parallel Processing) 출력하는 CD-ROM IC와, 상기의 출력데이타를 컴퓨터로 전송하는 인터페이스 IC를 구비한 CD-ROM 드라이브에 있어서, 시스템 전체는 제어하는 마이크로 프로세서의 단일입력 신호에 의해 상기 각 구성블럭이 액세스 되도록 하여 각각의 동작이 수행되도록 하는 다중입출력 제어장치를 포함하여 이루어짐을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명의 CD-ROM 드라이브의 다중입출력 제어장치에 대하여 상세히 설명하면 다음과 같다.
제4도는 본 발명의 CD-ROM 드라이브의 구성블럭도이고, 제5도는 본 발명의 CD-ROM 드라이브의 상세블럭도이다.
먼저, 시스템 전체를 제어하는 마이크로 프로세서(36)와 디스크의 데이타를 추출해 내는 광 픽업의 오차를 보정하는 서보계(30)와, 추출된 데이타를 디지털 변환하여 1차 디코딩 출력하는 CD IC(31)와, 상기 CD IC(31)의 출력데이타를 버퍼메모리(Buffer Memory)(32)에 저장하고 에러보정을 거쳐 병렬 처리(Parallel Processing)출력하는 CD-ROM IC(33)와, 상기의 출력데이타를 컴퓨터로 전송하는 인터페이스 IC(34)와, 상기 마이크로 프로세서(36)의 단일 입력신호에 의해 상기 각 구성블럭이 액세스 되도록 하여 각각의 동작이 수행되도록 하는 다중입출력 제어장치(35)를 포함하여 구성된다.
상기와 같은 본 발명의 CD-ROM 드라이브의 다중입출력 제어장치에서 다중입출력 제어장치(35)의 상세구성은 다음과 같다.
마이크로프로세서(36)의 어드레스 신호(AØ, A1)에 의해 동작수행을 위한 각 기능블럭을 선택하는 동작블럭 판별부(53)와, 각 동작에서의 데이타 입출력(READ or WRITE)을 위한 제어신호를 출력하는 R/W 제어부(54)와, 상기 R/W 제어부(54)의 어드레스 제어신호(Addr~Ctr)에 의해 마이크로 프로세서(36)의 어드레스 데이타 입력하는 어드레스 입력부(52)와, 상기 R/W 제어부(54)의 데이타 제어신호(Data~Ctr)에 의해 데이타(DØ~D7)를 저장 출력하는 데이타 입출력 전단부(51)와, 리셋신호에 의해 어드레스 입력부(52) 또는 데이타 입출력 전단부(51)로 데이타(D1~D7)의 입출력을 선택하는 어드레스/데이타 선택부(50)와, 상기 동작블럭 판별부(53)와 R/W 제어부(54)의 칩 셀렉트 신호(CS-Num, CS-En)에 의해 동작수행을 위한 블록을 선택하는 신호를 출력하는 칩셀렉트 신호재생부(59)와, 상기 동작블럭 판별부(53)의 인에이블 신호(CD-En)에 의해 CD IC(31)의 신호를 재생하기 위한 신호(CLK, XLT, SDATA)를 출력하는 CD IC 신호재생부(55)와, 상기 R/W 제어부(54)의 인에이블 신호(R/W-En)의또는신호를 출력하는 R/W 신호재생부(56)와, 상기 R/W 제어부(54)의 인에이블 신호(Addr~En)에 의해 어드레스 입력부(52)의 저장 어드레스 데이타를 출력하는 어드레스 출력부(57)와, 상기 R/W 제어부(54)의 인에이블 신호(Data-En)에 의해 데이타를 입출력하는 데이타 입출력 후단부(58)와, 외부의 다수개로 인터럽트(INT) 신호를 단일 인터럽트 신호로 처리하여 마이크로 프로세서(36)로 입력하는 INT 신호처리부(60)를 포함하여 구성한다.
상기와 같은 본 발명의 CD-ROM 드라이브의 다중입출력 제어장치의 동작은 다음과 같다.
먼저, 마이크로 프로세서가 CD-ROM IC(33)나 인터페이스 IC(34)의 데이타를 읽어낼 때의 동작은 마이크로 프로세서(36)가 선택할 IC의 값 (AØ, A1)을 출력하게 되면(예:서보계, CD IC=ØØ, CD]-ROM IC =Ø1, 인터페이스 IC = 1Ø)RS를 LOW로 하여 마이크로 프로세서(36)의 DØ~D7가 어드레스 입력부(52)로 연결되도록 한다.
그리고 DØ~D7에 어드레스(CD-ROM IC나 인터페이스 IC 내부 레지스터 어드레스)데이타를 출력한다.
이어를 LOW→HIGH로 하여 DØ~D7의 데이타를 어드레스 입력부(52)에 저장하게 되고, RS를 HIGH로 하면 DØ~D7가 데이타 입출력 전단부(51)로 연결되도록 하고를 LOW로 하여 R/W 제어부(54)에서 Addr~En 신호를 발생시켜 ADDR이 출력되도록 하고 Blk-Ctr 신호를 발생시켜 CS-Num, CS-En 신호로 하여금나를 출력하게 된다R/W-En 신호로 R/W 신호재생부(56)에서신호를 LOW→HIGH로 변환한다.
그리고 Data-En 신호와 Data-Dtr 신호를 발생시켜 CD-ROM IC(33), 인터페이스 IC(34)로 부터 입력되는 DØ~D7값을 데이타 입출력 전단부(51)에 저장시킨다.
상기 데이타는 마이크로 프로세서(36)와 연결된 D1o~D7에 출력되어, 마이크로 프로세서(36)에서 DØ~D7의 값을 취하고 (READ)를 HIGH로 한다.
그리고 R/W 제어부(54)는 출력하고 있던 Addr-En, Blk-Ctr, CS-Num, CS-En, R/W-En, Data-En, Data-Ctr 신호를 원상 복귀시켜 CD-ROM IC(33), 인터페이스 IC(34)로 출력하던 신호를 인액티브(Inactive) 상태로 하여 동작을 종료하게 된다.
그리고 마이크로 프로세서(36)가 CD-ROM IC(33)나 인터페이스 IC(34)에 데이타를 WRITE 할 때의 동작은 다음과 같다.
먼저, 마이크로 프로세서(36)가 선택한 IC의 값(AØ, A1)을 출력하게 되면 RS를 LOW로 하여 마이크로 프로세서(36)의 DØ~D7가 어드레스 입력부(52)로 연결되도록 한다.
그리고 DØ~D7에 어드레스(CD-ROM IC나 인터페이스 IC 내부의 레지스터 어드레스 데이타를 출력한다.
이어,를 LOW→HIGH로 하여 DØ~D7의 데이타를 어드레스 입력부(52)에 저장하게 되고 RS를 HIGH로 하면 DØ~D7가 데이타 입출력 전단부(51)로 연결되도록 하고를 LOW로 하여 R/W 제어부(54)에서 Addr-En 신호를 발생하여 어드레스 출력부(57)로 하여금 ADDR을 출력시키게 하고, Blk-Ctr과 CS-En 신호로나를 출력시키게 한다.
Data-Ctr과 Data-En 신호로 마이크로 프로세서에서 출력하는 DØ~D7의 데이타를 CD-ROM IC(33)나 인터페이스 IC(34)에 연결된 DØ~D7에 출력시킨다.
R/W-En 신호로 R/W 신호재생부(56)에서신호를 LOW→HIGH로 하게 된다.
이 동작에 의해 마이크로 프로세서(36)가 출력한 데이타가 CD-ROM IC(33)나 인터페이스 IC(34)로 전달되게 된다.
그리고신호를 HIGH로 하여 동작을 종료하게 된다.
그리고 마이크로 프로세서(36)가 서보계(30), CD IC(31)로 데이타를 전달할 때의 동작은 먼저, AØ, A1에 서보계(30), CD IC(31) 값을 출력하고 RS를 HIGH로 한다(별도의 어드레스 값이 필요 없기 때문이다).
그리고, DØ~D7에 데이타를 출력하고,를 LOW로 하면, R/W 제어부(54)는 Data-Ctr 신호를 발생시켜 DØ~D7값을 CD IC 신호재생부(55)로 출력하게 되고, Blk-Ctr 신호로 CD-En 신호를 발생시킨다.
CD IC 신호재생부(55)는 CD-En 신호가 입력되면 데이타 입출력 전단부(51)에서 입력되는 8bit Parallel Data를 Serial 데이타로 변환시키고 제3(a)도와 같은 타이밍으로 CLK, SDATA, XLT 신호가 발생되어 서보계(30), CD IC(31)로 데이타가 전달되게 된다.
그리고 마이크로 프로세서(36)가를 HIGH로 하여 동작을 종료하게 된다.
그리고 본 발명의 CD-ROM 드라이브의 다중입출력 제어장치의 인터럽트 신호처리는 다음과 같다.
먼저, 서보계(30), CD IC(31), CD-ROM IC(33), 인터페이스 IC(34)에서 입력되는 인터럽트 신호들 중 어느 하나가 액티브되면 INT 신호처리부(60)에 의해 마이크로 프로세서(36)에 연결된 INT 신호가 발생하게 된다.
그러면 마이크로 프로세서(36)는 상기 INT 신호의 출처를 알기 위해, RS=HIGH, AØ~ A1을 출력시키고신호를 LOW로 한다.
신호가 LOW로 되면 R/W 제어부(54)는 Data-Ctr 신호를 발생시켜 INT 신호처리부(60)와 연결된 데이타 3bit를 데이타 입출력 전단부(51)를 통해 마이크로 프로세서(36)와 연결된 DØ~D7에 출력시킨다.
마이크로 프로세서(36)가 DØ~D7의 값을 READ하여 인터럽트 신호의 출처(INT,1,2,3)를 알게 되면신호를 HIGH로 한다.
그리고 R/W 제어부(54)는 Data-Ctr 신호를 원상 복귀하여 동작을 종료하게 된다.
상기와 같은 본 발명의 CD-ROM 드라이브의 다중입출력 제어장치는 마이크로 프로세서가 주변 IC들을 단일 제어장치를 이용하여 제어하는 방법으로 마이크로 프로세서의 입출력 포트를 줄일 수 있고(23개→14개로), 서보계, CD IC를 마이크로 프로세서가 제어할 때의 시리얼 한 데이타 처리를 H/W로 구현하여 제어시간을 단축하고, 다수개의 인터럽트 신호를 하나의 신호로 처리하므로 인터럽트(Interrupt) 처리부분을 단순, 명료하게 하여 효율적으로 시스템을 제어하게 하는 효과가 있다.

Claims (1)

  1. 디스크의 데이타를 추출해내는 광 픽업의 오차를 보정하는 서보계와, 추출된 데이타를 디지털 변환하여 1차 디코딩 출력하는 CD IC와, 상기 CD IC의 출력데이타를 버퍼메모리에 저장하고 에러정정을 거쳐 병렬처리(Parallel Processing)출력하는 CD-ROM IC와, 상기의 출력데이타를 컴퓨터로 전송하는 인터페이스 IC를 구비한 CD-ROM 드라이브에 있어서, 시스템 전체를 제어하는 마이크로 프로세서의 단일입력 신호에 의해 상기 각 구성블럭이 액세스되도록 하여 각각의 동작이 수행되도록 하는 다중입출력 제어장치를 포함하고, 상기 다중입출력제어장치는, 마이크로 프로세서의 어드레스 신호(AØ, A1)에 의해 동작수행을 위한 각 기능블럭을 선택하는 동작블럭 판별부와, 각 동작에서의 데이타 입출력(READ or WRITE)을 위한 제어신호를 출력하는 R/W 제어부와, 상기 R/W 제어부의 어드레스 제어신호에 의해 어드레스를 입력하는 어드레스 입력부와, 상기 R/W 제어부의 데이타 제어신호에 의해 데이타를 저장 출력하는 데이타 입출력 전단부와, 리셋신호에 의해 어드레스 입력부 또는 데이타 입출력 전단부로 데이타(DØ~D7)의 입출력을 선택하는 어드레스/데이타 선택부와, 상기 동작블럭 판별부와 R/W 제어부의 칩 셀렉트 신호에 의해 동작수행을 위한 블록을 선택하는 신호를 출력하는 칩 신호재생부와, 상기 동작블럭 판별부의 인에이블 신호에 의해 CD IC의 신호를 재생하기 위한 신호를 출력하는 CD IC신호재생부와, 상기 R/W 제어부의 인에이블 신호에 의해또는신호를 출력하는 R/W 신호재생부와, 상기 R/W 제어부(54)의 인에이블 신호에 의해 어드레스 입력부의 저장 어드레스 데이타를 출력하는 어드레스 출력부와, 상기 R/W 제어부의 인에이블 신호에 의해 데이타를 입출력하는 데이타 입출력 후단부와, 외부의 다수개의 인터럽트(INT) 신호를 단일 인터럽트 신호로 처리하는 INT 신호 처리부를 구비하여 구성됨을 특징으로 하는 CD-ROM 드라이브의 다중입출력 제어장치.
KR1019950003679A 1995-02-24 1995-02-24 씨디롬 드라이브의 다중입출력 제어장치 KR0166911B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950003679A KR0166911B1 (ko) 1995-02-24 1995-02-24 씨디롬 드라이브의 다중입출력 제어장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950003679A KR0166911B1 (ko) 1995-02-24 1995-02-24 씨디롬 드라이브의 다중입출력 제어장치

Publications (2)

Publication Number Publication Date
KR960032152A KR960032152A (ko) 1996-09-17
KR0166911B1 true KR0166911B1 (ko) 1999-01-15

Family

ID=19408731

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950003679A KR0166911B1 (ko) 1995-02-24 1995-02-24 씨디롬 드라이브의 다중입출력 제어장치

Country Status (1)

Country Link
KR (1) KR0166911B1 (ko)

Also Published As

Publication number Publication date
KR960032152A (ko) 1996-09-17

Similar Documents

Publication Publication Date Title
EP0373291B1 (en) Digital signal processor
KR100319331B1 (ko) 버스제어장치및버스제어방법
US5715418A (en) Autonomous high speed linear space address mode translation for use with a computer hard disc system
US5724604A (en) Data processing system for accessing an external device and method therefor
US5781796A (en) System for automatic configuration of I/O base address without configuration program using readout data on common bus by responding device
KR970071302A (ko) 프로세서로부터의 프로그램가능한 판독/기록 억세스 신호 및 이 신호의 형성 방법
KR102235290B1 (ko) 캐스케이드 연결 구조의 호스트와 슬레이브 장치
KR0166911B1 (ko) 씨디롬 드라이브의 다중입출력 제어장치
US7254283B1 (en) Image processor processing image data in parallel with a plurality of processors
JPH0786897B2 (ja) カ−ド状体の読取り装置
EP0635791B1 (en) Data bus controller having a level setting circuit
US7228367B2 (en) Direct memory access controller for carrying out data transfer by determining whether or not burst access can be utilized in an external bus and access control method thereof
US5860129A (en) Data processing system for writing an external device and method therefor
US6079623A (en) Apparatus for mapping memory PCMCIA cards into I/O window address space to select an internal register and perform read and write operations using an index mechanism
SU822290A1 (ru) Полупроводниковое запоминающееуСТРОйСТВО
US5752267A (en) Data processing system for accessing an external device during a burst mode of operation and method therefor
AU600315B2 (en) Time partitioned bus arrangement
JP3333265B2 (ja) 半導体集積回路
KR960001096B1 (ko) 부팅 드라이브 시스템
KR100291191B1 (ko) 데이터의 대역폭을 확장하기 위한 데이터 멀티플렉싱 장치
KR100346268B1 (ko) 데이터 버스 제어 시스템
JP2504974B2 (ja) シ−ケンサの高速演算処理方式
JP2884620B2 (ja) ディジタル画像処理装置
JP2517126B2 (ja) 半導体記憶装置
JPH06119278A (ja) フロッピーディスクとのデータ転送方式

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050607

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee