KR0166105B1 - 반도체 집적회로 장치 - Google Patents

Abstract

본 발명은 복수의 전원전압을 갖는 반도체 집적회로 장치에 관한 것으로, 구동용 트랜지스터나 데이터 출력 트랜지스터의 게이트 전압을 전환하는 근방에서의 동작 마진의 저하를 방지한다. 기준전압 발생회로(1)에서 발생하는 기준전압( 1)은 트랜지스터(P1)의 임계치보다 작은 영역에서는 로우레벨이며, 외부전원전압 VCC의 상승에 연동해서 아날로그적으로 상승해 간다.

외부전원전압에 일치한 다음은 외부전원전압과 같아진다. 이와같은 특성의 기준전압을 이용하여 출력회로의 소정전압 이하에서만 동작하는 저전압 동작 출력부(5)의 트랜지스터(P4)의 게이트를 제어한다. 출력회로의 전전압 동작 출력부(5)의 트랜지스터(P2)는 데이터 출력 제어회로(3)의 제어신호 ΦH에 의해 항상 동작한다. 외부전원전압이 소정의 전압에 달하지 않는 저전압시에는 트랜지스터(P4)는 완전히 온상태로 되고, 출력 트랜지스터의 콘덕턴스를 크게 할 수도 있다.

Description

반도체 집적 회로 장치

제1도는 본 발명의 제1 실시예에 따른 반도체 집적회로 장치 및 이 반도체 집적 회로 장치에 사용하는 기준 전압 발생 회로의 회로 구성도.

제2도는 제1도의 기준 전압 발생 회로의 발생 전압 및 트랜지스터 P1의 콘덕턴스의 외부 전원 전압 의존성을 나타낸 특성도.

제3도는 제2 실시예에 따른 반도체 직접 회로 장치의 출력 회로의 회로 구성도 및 이 출력 회로에 사용하는 기준 전압 발생 회로의 회로 구성도.

제4도는 제3 실시예에 따른 반도체 집적 회로 장치의 기준 전압 발생 회로의 회로 구성도.

제5도는 제4도의 기준 전압 발생 회로의 발생 전압의 외부 전원 전압 의존성을 나타낸 특성도.

제6도는 제4 실시예에 따른 로우 레벨 출력을 갖는 출력 회로를 구비한 반도체 집적 회로 장치의 회로 구성도.

제7도는 제5 실시예에 따른 내부 전원 강압 회로 구성도를 구비한 반도체 집적 회로 장치의 회로 구성도.

제8도는 제6 실시예에 따른 내부 전원 강압 회로를 구비한 반도체 직접 회로 장치의 회로 구성도.

제9도는 제7 실시예에 따른 반도체 집적 회로 장치의 회로 블록도.

제10도는 제8 실시예에 따른 반도체 집적 회로 장치의 회로 구성도.

제11도는 제1도에 사용하는 내부 강압 회로(내부 전원 강압 회로)의 회로도.

제12도는 제11도에 사용하는 기준 전위(Vref) 발생 회로의 회로도.

제13도는 종래의 내부 전원 강압 회로를 구비한 반도체 집적 회로 장치의 회로 구성도.

제14도는 제10도의 기준 전압 발생 회로의 발생 전압의 외부 전원 전압 의존성을 나타낸 특성도.

* 도면의 주요부분에 대한 부호의 설명

1,2 : 기준 전압 발생 회로(121 : 기준 전위 발생 회로)

3 : 데이터 출력 제어 회로 4 : 입출력 단자

5,51,20 : 전(全) 전압 동작 출력부 6,61,21 : 저 전압 동작 출력부

7 : 내부 전원 강압 제어 회로 8 : 차동 증폭기

22 : 기준 전압 발생 회로부 122,141,142 : 차동 증폭부

131,132 : 기준 전압의 특성을 결정하는 회로

본 발명은 미세화 구조에 대응한 복수의 전원 전압을 사용하는 반도체 집적회로 장치에 관한 것이다.

반도체 집적 회로 장치는 고집적화의 수요가 높아짐에 따라 그 소자의 미세화가 급속적으로 진척되고 있다. 그 미세화가 진척되었기 때문에 외부 전원 전압 VCC를 그대로 반도체 기판의 집적 회로에 인가하면, 소자의 게이트 산화막이 파괴되거나 핫캐리어가 발행하는 등 여러가지 문제가 생겨 집적 회로의 내구성 및 신뢰성을 저하시키게 된다. 그래서, 반도체 집적 회로 내부에 외부 전원 전압을 강하시키는 내부 전원 강압 회로를 구비하는 것이 필요해지고 있다. 예를 들면, 5V의 외부 전원 전압 VCC를 내부 전원 강압 회로에서 3V 정도로 낮추고, 이것을 전원으로서 이용함으로써 반도체 장치의 소비 전력을 저감시킬 수 있다.

이와 같은 이유로 내부 전원 강압 회로가 채용되게끔 되었지만, 동일 집적 회로 내에서 저 전압 동작과 고 전압 동작의 마진(margin)을 확보하기는 곤란했었다. 그래서, 전원 전압이 저 전압일 때는 트랜지스터의 구동 능력이 저하하기 때문에 데이터 출력용 트랜지스터 및 내부 전원 구동용 트랜지스터의 콘덕턴스를 더욱 크게 하여 트랜지스터의 구동 능력 저하를 보완하고, 데이터 출력의 지연, 내부강압 전원의 전압 저하를 보상한다. 또, 전원 전압이 고 전압시에는 그 트랜지스터의 구동 능력이 상승하기 때문에 출력 노이즈가 커진다. 이와 같은 경우의 대책으로서, 고 전압시보다도 저 전압시의 데이터용 트랜지스터 및 내부 전원 구동용 트랜지스터의 콘덕턴스를 더 크게 하는 전환 회로가 필요하며 이것을 갖는 집적 회로가 제안되었다.

외부 전원이 저 전압시에 내부 강압 회로의 전류 공급 능력을 높이기 위한 내부 전원 구동용 트랜지스터의 종래의 회로 구성을 제13도에 도시한다. 이 회로는 소스가 외부 전원 전압 VCC에 접속되고 게이트가 기준 전압 발생 회로(1)에 접속된 P 채널 트랜지스터(P12)와, 상기 P 채널 트랜지스터(P12)의 드레인에 소스가 접속되고 게이트에 내부 강압 제어회로(7)가 접속된 P 채널 트랜지스터(P11)와, 소스가 외부 전원 전압 VCC에 접속되고 게이트가 내부 강압 제어회로(7)에 접속된 P 채널 트랜지스터(P10)를 가지며, P 채널 트랜지스터(P10)(P11)의 드레인에서 내부 전원 전압 VINT가 출력되고 있다. 도면 중에 P 채널 트랜지스터(P10)는 외부 전원 전압에 의존하지 않고 내부 강압 제어 회로(7)로 부터의 제어신호 ΦD에 의해 동작한다. P 채널 트랜지스터(P12)는 외부 전원 전압이 소정 전압보다도 낮은 경우만 동작하고, 그 게이트에 입력하는 기준 전압 발생 회로(1)로부터의 기준 전압 ΦA에 의해 제어된다. 내부 전원 구동용 트랜지스터를 포함하는 이 도면의 출력 회로는 트랜지스터(P10)를 포함하며, 외부 전원 전압에 의존하지 않고 동작하는 전 전압 동작 출력부(5)와 트랜지스터(P11),(P12)를 포함하며 소정 전압 이하에서만 동작하는 저 전압 동작 출력부(6)를 구비하고 있다.

제14도에 종래의 상기 P 채널 트랜지스터(P12)의 기준 전압 ΦA의 외부 전원 전압 의존성을 나타낸다. 이 도면에 의하면, 내부 전원 전압 VINT는 저 전압 동작 영역을 포함하는 소정의 영역에서 소정의 레벨을 가지고 있다. 그리고, 기준 전압 ΦA은 0에서 느닷없이 소정의 값으로 디지탈적으로 변화하고 있다. 이 처럼 구동용 트랜지스터(P12)의 게이트 전압을 디지탈적으로 변화시키면 상기 구동용 트랜지스터가 온·오프하는 전환점에서 내부 강압 전압이 급격하게 변화하므로 전원 노이즈의 발생에 의한 오동작이 생기기 쉬워진다. 또한, 상기 전환 전압 근방에서 동작시키면 내부 전원 전압이 불연속 영역에 들어가기 때문에 불안정한 회로 동작으로 되어버린다.

또, 상기와 같이 외부 전원이 저 전압시에, 데이타 출력 속도를 빠르게 하기위해 츨력 트랜지스터의 콘덕턴스를 올리고자 상기 출력 트랜지스터의 게이트 전압을 제14도처럼 0에서 단숨에 소정의 값까지 디지탈적으로 제어하면 출력 트랜지스터가 온·오프하는 전환 전압 근방에서 출력 트랜지스터의 콘덕턴스가 크게 변화하기 때문에 출력 노이즈의 영향을 저감할 수 없게 되고, 나아가서는 오동작 할 염려가 있다. 상기 전환 전압 근방에서 출력 트랜지스터에 불연속점이 생기기 때문에 동작 특성에 커다란 영향을 미친다는 등의 문제가 있었다.

본 발명은 이와 같은 사정에 의해 이루어진 것으로서, 하나의 집적 회로에서 외부 전원 전압이 상이할 경우의 동작 마진의 저하를 방지할 수 있는 반도체 집적 회로 장치를 제공하는 것을 목적을 하고 있다.

본 발명은 저 전압 동작시에 데이터 출력 트랜지스터 또는 내부 전원 구동용 트랜지스터 등의 콘덕턴스를 전환할 때에, 전원 전압의 어느 소정 전압으로 급격히 변화시키는 것이 아니라 연속적으로 서서히 아날로그적으로 변화시키는 것을 특징으로 하고 있다. 즉, 본 발명의 반도체 직접 회로 장치는 소정 레벨의 기준 전압을 발생시키는 기준 전압 발생 회로와, 상기 소정 레벨의 기준 전압과 전원 전압의 차에 따라 실질적으로 아날로그적으로 변화하는 전압을 출력하는 제어 회로와, 상기 제어 회로에 의해 게이트 전압이 제어되는 트랜지스터를 갖는 출력 회로를 구비하고 있는 것을 제1 특징으로 하고 있다. 또, 외부 전원 전압을 강압하여 소정 레벨의 전원 전압을 출력하는 내부 전압 강압 회로와, 상기 내부 전원 전압과 상기 외부 전원 전압의 차에 따라 실질적으로 아날로그적으로 변화하는 전압을 출력하는 제어 회로와, 상기 제어 회로에 의해 게이트 전압이 제어되는 트랜지스털르 갖는 출력 회로를 구비하고 있는 것을 제2 특징으로 하고 있다.

또한, 소정 레벨의 기준 전압을 발생하는 기준 전압 발생 회로와, 상기 소정 레벨의 기준 전압과 전원 전압의 차에 따라 실질적으로 아날로그적으로 변화하는 전압을 출력하는 제1 제어 회로와, 상기 제1 제어 회로에 의해 게이트전압이 제어되는 트랜지스터를 가지며, 전원 전압이 소정 전압보다 낮을 경우에 동작하는 저 전압 동작 출력부 및 전원 전압이 어떤 값이라도 동작하는 전 전압 동작 출력부로 이루어지는 출력 회로와, 상기 저 전압 동작 출력부 및 상기 고 전압 동작 출력부의 동작을 제어하는 하이 레벨 또는 로우 레벨이나 하이 레벨과 로우 레벨의 제어 신호를 출력하는 제2 제어 회로를 구비하고 있는 것을 제3 특징으로 하고 있다. 또, 외부 전원 전압을 강압하여 소정 레벨의 내부 전원 전압을 출력하는 내부 전원 강압 회로와, 상기 내부 전원 전압과 상기 외부 전원 전압의 차에 따라 실질적으로 아날로그적으로 변화하는 전압을 출력하는 제1 제어 회로와, 상기 제1 제어 회로에 의해 게이트 전압이 제어되는 트랜지스터를 가지며, 외부 전원 전압이 소정 전압보다 낮을 경우에 동작하는 저 전압 동작 출력부와 외부 전원 전압이 어떤 값이라도 동작하는 전 전압 동작 출력부로 이루어진 출력 회로와, 상기 저 전압 동작 출력부 및 상기 고 전압 동작 출력부의 동작을 제어하는 하이 레벨 또는 로우 레벨이나 하이 레벨과 로우 레벨의 제어 신호를 출력하는 제2 제어 회로를 구비하고 있는 것을 제4 특징으로 하고 있다.

상기 제어 회로 또는 상기 제1 제어 회로는 상기 소정 레벨의 기준 전압이 입력하는 게이트와 전원 전압에 접속한 소스를 갖는 P 채널 트랜지스터와, 상기 P 채널 트랜지스터의 드레인에 일단이 접속되고, 타단이 접지 전압에 접속된 저항을 구비하며, 상기 소정 레벨의 기준 전압과 상기 전원 전압의 차에 따라 실질적으로 아날로그적으로 변화하는 상기 출력 전압의 상기 P 채널 트랜지스터와 상기 저항의 접속부에서 취출되도록 할 수 있다. 상기 제어 회로 또는 상기 제1 제어 회로는 상기 소정 레벨의 내부 전원 전압이 입력하는 게이트와 상기 외부 전원 전압에 접속한 소스를 갖는 P 채널 트랜지스터와, 상기 P 채널 트랜지스터의 드레인에 일단이 접속되고, 타단이 접지 전압에 접속된 저항을 구비하며, 상기 소정 레벨의 내부 전원 전압과 상기 외부 전원 전압의 차에 따라 실질적으로 아날로그적으로 변화하는 상기 출력 전압은 상기 P 채널 트랜지스터와 상기 저항의 접속부에서 취출될 수 있다.

상기 P 채널 트랜지스터는 서로 임계치 전압이 다른 병렬 접속된 복수의 소자를 사용할 수 있다.

상기 제어 회로 또는 상기 제1 제어 회로는 접지 전압에 접속한 소스를 갖는 N 채널 트랜지스터와, 상기 N 채널 트랜지스터의 드레인에 일단이 직렬 접속된 저항을 구비하고, 상기 소정 레벨의 기준 전압과 상기 전원 전압의 차에 따라 실질적으로 아날로그적으로 변화하는 상기 출력 전압을 상기 N 채널 트랜지스터의 게이트 에 접속하여 이 출력 전압과는 역상의 출력 전압을 상기 N 채널 트랜지스터와 상기 저항의 접속부에서 취출할 수 있다. 상기 제어 회로 또는 상기 제1 제어회로는 접지 전압에 접속된 소스를 갖는 N 채널 트랜지스터와, 이 N 채널 트랜지스터의 드레인에 일단이 직렬 접속된 저항을 구비하며, 상기 소정 레벨의 내부 전원 전압과 상기 외부 전원 전압의 차에 따라 실질적으로 아날로그적으로 변화하는 상기 출력 전압을 상기 N 채널 트랜지스터의 게이트에 접속하여 이 출력 전압과는 역상의 출력 전압을 상기 N 채널 트랜지스터와 상기 저항의 접속부에서 취출할 수 있다. 상기 트랜지스터의 콘덕턴스를 연속적으로 서서히 아날로그적으로 변화시킴으로써 전원 전압에 있어서의 고 전압과 저 전압 사이의 전환전압 근방에서의 동작 마진 저하를 유효하게 억제할 수 있고, 출력 노이즈의 영향을 저감할 수 있다.

다음에 도면에 의거하여 본 발명의 실시예를 설명한다.

먼저, 제1도, 제2도, 제11도 및 제12도에 의거하여 제1 실시예를 설명한다.

제1도는 반도체 집적 회로 장치의 출력 회로 및 출력 회로의 P 채널 출력 트랜지스터의 게이트 전압 제어에 사용하는 기준 전압 발생 회로를 나타낸 회로도, 제2도는 기준 전압 Φ1 및 콘덕턴스의 외부 전원 전압 의존성을 나타낸 특성도이다. 제2도는 횡축에 외부 전원 전압 VCC를 취하고 종축에 내부 전원 전압 VINT를 취하고 기준 전압 Φ1 및 P 채널 트랜지스터(P1)의 콘덕턴스 G를 취하고 있다. 이 기준 전압 발생 회로(1)는 소스가 외부 전원 전압 VCC에 접속되고 게이트가 내부 전원 전압 VINT에 접속된 P 채널 트랜지스터(P1)와, 일단이 트랜지스터(P1)의 드레인에 직렬 접속되고 타단이 접지 전압에 접속된 저항(R1)을 구비하고 있다. 그리고, 기준 전압 Φ1은 접속된 트랜지스터(P1)와 저항(R1)의 중간탭에서 취출된다. 지금, 이 트랜지스터(P1)의 게이트 소스간 전압 Vgs(VCC-VINT)이 트랜지스터(P1)의 임계치 전압 Tthp 보다 작은 영역에서는 트랜지스터(P1)는 컷오프(부도통)하고 있기 때문에 상기 기준 전압 Φ1의 전압은 로우레벨로 된다. 이 VCC-VINT가 상기 트랜지스터(P1)의 임계치 전압 이상으로 되면 트랜지스터(P1)가 온으로 되기 시작한다.

이 온하기 시작하는 영역에서는 P 채널 트랜지스터(P1)의 콘덕턴스가 작기 때문에 기준 전압 Φ1은 트랜지스터(P1)와 저항(R1)과의 분압비에 의해 결정된다.

즉, 트랜지스터(P1)의 저항을 R로 하고, 저항(R1)의 저항치를 R1로 하면, Φ1은 R1 VCC/(R1+R)로 표시된다. 따라서, 트랜지스터(P1)의 게이트 전압의 상승에 따라 트랜지스터(P1)의 콘덕턴스 G가 커지기 때문에 결과적으로 외부 전원 전압 VCC의 상승에 연동하여 아날로그적으로 상기 기준 전압 Φ1이 상승해 간다. 또한, 외부 전원 전압 VCC이 높아지면 P1의 게이트 소스간 전압 VCC-VINT가 충분히 높아져서 트랜지스터(P1)의 저항 R이 저항(R1)의 저항에 비해 무시할 수 있게 된다. 여기에 있어서, 트랜지스터(P1)에 의한 전압 강하분이 대략 없어지는 것으로 해서 상기 기준 전압 1의 레벨은 상기 외부 전원 전압 VCC의 레벨과 대략 같아진다.

상기 특성을 갖는 기준 전압 Φ1을 이용한 출력 회로를 제1도의 (a)에 나타낸다. 이 출력 회로는 소스가 외부 전원 전압 VCC에 접속되고 게이트가 기준 전압 발생 회로(1)에 접속된 P 채널 트랜지스터(P4)와, 상기 P 채널 트랜지스터(P4)의 드레인에 소스가 접속되어 게이트에 데이터 출력 제어 회록(3)가 접속된 P 채널 트랜지스터(P3)와, 소스가 외부 전원 전압 VCC에 접속되고 게이트가 데이터 출력 제어 회로(3)에 접속된 P 채널 트랜지스터(P2)를 가지며, P 채널 트랜지스터(P2,P3)의 드레인은 입출력 단자(I/O 패드)(4)에 접속되어 있다. 그리고, 트랜지스터(P2)는 외부 전원 전압에 의존하지 않고 동작하는 전 전압 동작 출력부(5)를 구성하며, 트랜지스터(P3,P4)는 소정 전압 이하에서만 동작하는 저 전압 동작 출력부(6)를 구성하고 있다. 트랜지스터(P4)는 외부 전원 전압 VCC가 소정 전압보다도 낮을 경우만 동작하고, 기준 전압 발생 회로(1)로부터의 게이트 신호 Φ1에 의해 제어된다. 트랜지스터(P2)는 외부 전원 전압에 의존하지 않고, 데이터 출력 제어 회로(3)의 제어 신호 ΦH에 의해 상시 동작한다. 이것에 대해 상기 제어 신호 ΦH에 의해 제어되는 트랜지스터(P3)에 직렬 접속된 트랜지스터(P4)의 제어에는 제2도에 도시한 외부 전원 전압 의존성을 갖는 기준 전압 Φ1을 사용한다. 외부 전원 전압 VCC가 소정 전압에 도달하지 않는 저 전압시에는 상기 트랜지스터(P4)는 완전히 온 상태로 되어, 출력 트랜지스터의 콘덕턴스를 크게할 수 있다.

저 전압과 고 전압 동작의 전환점 근방에서는 상기 기준 전압 Φ1이 아날로그적으로 연속해서 변화하기 때문에 전환점 근방에서의 급격한 콘덕턴스 변화를 저감할 수 있으므로 출력 노이즈 등의 영향을 대폭으로 개선할 수 있게 된다. 또한, 외부 전원 전압이 상승하면 상기 기준 전압 Φ1의 레벨은 외부 전원 전압과 거의 같아지므로 상기 트랜지스터(P4)는 완전히 컷오프되기 때문에 고 전압 동작에서 출력 트랜지스터의 콘덕턴스 G를 낮추어 출력 노이즈의 저감화가 가능해진다.

제1도의 반도체 집적 회로 장치에 사용되는 내부 전원 전압 VINT를 생성하는 내부 전원 강압 회로(제1도의 (b) 참조)를 제11도에 도시한다. 내부 전원 전압 VINT는 제2도에 도시한 것처럼 저 전압에서는 대략 외부 전원 전압 VCC과 같이 직선적으로 변화하지만 소정의 값부터는 외부 전원 전압 VCC의 변화에 대해 일정한 레벨을 유지하고 외부 전원 전압 VCC이 소정의 값을 넘의면 내부 전원 전압 VINT도 대략 외부 전원 전압 VCC와 같이 직선적으로 상승한다. 그 내부 전원 전압 VINT가 상승할 때의 전압치를 Vcur로 한다. 이 실시예에서는 이와 같이 변화하는 내부 전원을 사용하지만 본 발명은 이와 같이 변화하는 것에 한정되지 않고 일정하게 변화하고, 그 변화율이 외부 전원 전압보다 약간 작은 내부 전원 전압을 사용할 수도 있다.

이 회로는 기준 전압 발생 회로(121)와, 내부 전원을 구동하는P 채널 트랜지스터(P103)와, 이 P 채널 트랜지스터(P103)의 스위칭을 제어하기 위한 P 채널 트랜지스터(P101,P102), N 채널 트랜지스터(P101)∼(P103)으로 이루어진 커런트 미러형 차동 증폭부(122)와, 저항(R101) 및 저항(R102)을 구비하고 있다. 기준 전압 발생 회로(121)는 외부 전원 전압 VCC를 공급시켜 기준 전위 Vref를 발생한다. 또, P 채널 트랜지스터(P103)에서 출력된 내부 전원 전압 VINT와 접지 전압 VSS와의 차가 저항(R101,R102)으로 분할되어 전위 VA가 발생한다.

이 기준 전위 Vref와 전위 VA가 차도 증폭부(122)의 N 채널 트랜지스터(P101) 및 (N102)의 게이트에 각기 입력된다 외부 전원 전압 VCC가 낮을 경우를 생각하면, 전위 VA는 작동 기준 전위 Vref보다 낮다. 이때는 차동 증폭부(122)의 출력 전압 VB는 로우 레벨로 되고, P 채널 트랜지스터(P103)는 온으로 된다. 여기서, P 채널 트랜지스터(P103)의 저항치가 저항(R101,R102)에 대해 충분히 작아지도록 치수를 설정해 둠으로서 대략 외부 전원 전압 VCC과 같은 내부 전원 전압 VINT가얻어진다. 반대로, 외부 전원 전압 VCC가 높을 경우에는 전위 VA는 기준 전위 Vref보다도 높아진다. 이 때는 차동 증폭부(122)의 출력 전압 VB는 하이레벨로 되고, P 채널 트랜지스터(P103)가 오프로 된다. 이것에 의해, 내부 전원 전압 VINT 레벨은 저항(R101,R102)을 통해 방전하므로 저하되어 간다. 여기서 전위 VA가 기준 전위 Vref보다도 낮아지면 P 채널 트랜지스터(P103)가 재차 온으로 되기 때문에 내부 전원 전압 VINT가 일정한 레벨로 유지된다. 이 결과, 전위 VA가 기준 전위 Vref와 같아지는 점에서, 내부 전원 전압 VINT가 일정하게 유지되게 된다.

이처럼, 외부 전원 전압 VCC가 낮을 경우에는 기준전위 Vref 전위 VA로 되어 대략 외부 전원 전압 VCC와 같은 내부 전원 전압 VINT가 얻어진다. 외부 전원 전압 VCC가 높을 경우에는 기준 전위 Vref = 전위 VA로 되는 점에서, 내부 전원 전압 VINT는 일정하게 유지된다.

다음에 제11도에 도시한 내부 전원 전압 VINT를 형성하는 내부 전원 강압 회로에 사용되는 기준 전압 발생 회로(121)의 구체적인 회로 구성을 제12도에 도시한다. 이 기준 전압 발생 회로(121)는 회로(131)와 회로(132)로 구성되어 있고, 회로(131)는 외부 전원 전압 VCC가 0∼Vcur의 범위에 있을 때의 기준 전위 Vref의 특성을 결정하는 것이다. 여기서, 전압 Vcur는 기준 전위 Vref가 후술하는 회로(132)에 있어서의 전압 VE와 같아질 때의 외부 전원 전압 VCC에 해당하는 것이며, 이 전압에서 내부 전압 전압 VINT는 제2도에 도시한 것처럼 상승한다. 또, 회로(132)는 전원 전압 VCC가 전압 Vcur 보다도 클 경우에 있어서는 기준 전위 Vref의 특성을 결정하는 것이다. 회로(131)에 있어서, 외부 전원 전압 VCC와 접지 전압 VSS와 사이에 직렬로 저항(R103,R104)과 P 채널 트랜지스터(P104)가 접속되어 있고, 저항(R103)과 (R104)를 접속하는 노드에서 전압 VC가 발생한다. 여기서, 저항(R103)의 저항치는 저항(R104)의 저항치 보다도 충분히 크게 설정되어 있다. 이 때문에 전압 VC는 외부 전원 전압 VCC에 거의 의존하지 않고 일정한 레벨로 된다.

이 전압 VC가 P 채널 트랜지스터(P105) 및 (P106), P 채널 트랜지스터(P104∼N106)로 구성된 차동 증폭부(141)에 입력된다.

또, 외부 전원 전압 VCC와 접지 전압 VSS와의 사이에 P 채널 트랜지스터(P107)와, 저항(R105,R106)이 직렬로 접속되어 있고, 저항(R105)과 (R106)과의 사이의 노드에서 전압 VD가 출력된다. 이 전압 VD와 VC가 차동 증폭부(141)에 입력된다. 이 회로(131)에 있어서 제11도에 있어서의 회로가 같이 외부 전원 전압 VCC가 높을 경우에는 P 채널 트랜지스터(P107)와 저항(R105)을 접속하는 노드에서 출력되는 기준 전위 Vref는 일정한 값으로 유지된다. 단, 제11도에 있어서의 회로에서는 P 채널 트랜지스터(P103)의 저항치를 저항(R101,R102)보다도 충분히 작게 설정하고 있지만, 회로(131)에서는 반대로 P 채널 트랜지스터(P107)의 저항치를 크게 설정하고 있다. 이것은 P 채널 트랜지스터(P107) 및 저항(R105)과, 저항(R106)에 의한 저항 분할로 전압 VD를 설정할 수 있게 하기 위해서이다. 회로(132)는 저항(R107) 및 저항(R108)과 차동 증폭부(142), 구동용 트랜지스터인 P채널 트랜지스터(P108)를 구비하고 있다. 차동 증폭부(142)에는 저항(R107) 및 저항(R108)으로 외부 전원 전압 VCC가 분할된 전위 VE와 기준 전위 Vref가 입력되어 비교된다. 외부 전원 전압 VCC가 0∼Vcur의 범위에 있을 때는 기준 전위 Vref 쪽이 전위 VE보다 높아진다.

이 경우에는 차동 증폭부(142)의 출력 전압 VG는 하이 레벨로 되고, P 채널 트랜지스터(P108)가 오프로 된다. 이것에 의해, 기준 전위 Vref의 레벨은 회로(131)에 의해서만 결정된다. 외부 전원 전압 VCC가 전압 VcuR보다 높아지면 기준 전위 Vref쪽이 전위 VE보다도 낮아진다. 차동 증폭부(142)의 출력 전압 VG는 로우 레벨로 되어 P 채널 트랜지스터(P108)가 온으로 된다. P 채널 트랜지스터(P)가 온되면, 회로(131)의 전압 VD가 상승한다. 이것에 의해 회로(131)의 차동 중폭부(141)의 출력 전압 VF은 하이 레벨로 되어, P 채널 트랜지스터(P107)가 오프된다. 그 결과, 기준 전위 Vref의 레벨을 회로(132)에 의해 결정되게 된다. 외부 전원 전압 VCC가 더욱 상승하면 기준 준위 Vref도 상승한다. 또, 외부 전원 전압 VCC가 전압 Vcur 보다 높은 범위에서 내부 전원 전압 VINT가 상승하고 있다. 이것은 외부 전원 전압 VCC가 5V인 제품에서는 전압 사용 범위는 4.5V∼5.5V이지만 이보다 높은 전압으로 범위로 시험을 하기 때문이다.

다음에 제3도에 의거하여 제2 실시예를 설명한다.

도면은 하이 레벨 출력과 로우 레벨 출력을 갖는 출력 회로를 구비한 반도체 집적 회로 장치의 회로 구성도와 이 출력 회로에 사용하는 기준 전압 Φ2를 발생하는 기준 전압 발생 회로도이다. 이 출력 회로에서는 제1도의 (b)의 기준 전압 발생 회로(1)와 제3도의 (b)의 기준 전압 발생 회로(2)를 사용한다. 이 기준 전압 발생 회로(2)는 외부 전원 전압 VCC에 접속된 저항(R2)과 이저항과 직렬로 접속된 N 채널 트랜지스터(N4)를 구비하며, 트랜지스터(N4)의 게이트는 기준 전압 발생 회로(1)에서 출력하는 기준 전압 Φ1에 접속되어 있다. 그리고, 기준 전압 Φ2는 접속된 트랜지스터(N4)와 저항(R2)의 중간탭에서 취출된다. 이미, 실시예에서 기술한 것처럼 기준 전압 발생 회로(1)에서 출력되는 기준 전압 Φ1은 외부 전원 전압 VCC의 상승에 수반해서 아날로그적으로 연속해서 상승해 가므로, 기준 전압 Φ2는 그 역상으로 변화한다. 이 출력 회로는 제1도와 같이 P 채널 트랜지스터(P2)와, P 채널 트랜지스터(P3)와, P 채널 트랜지스터(P4)를 가지며, 또한 트랜지스터(P2)에 직렬로 접속된 N 채널 트랜지스터(N1)와, 트랜지스터(N1)에 병렬로 트랜지스터(P2)와 직렬로 접속된 N 채널 트랜지스터(N3)와, 트랜지스터(N3)와 직렬로 접속된 N 채널 트랜지스터(N2)를 구비하고 있다.

트랜지스터(P2),(P4),(N1),(N3)의 드레인은 입출력 단자(I/O 패드)(4)에 접속되어 있다. 그리고, 트랜지스터(P2)는 하이 레벨(1) 출력의 전 전압 동작 출력부(5)를 구성하고, 트랜지스터(P3,P4)는 하이 레벨 출력의 저 전압 동작 출력부(6)를 구성하고 있다. 또, 트랜지스터(N1)는 로우 레벨(0) 출력의 전 전압 동작 출력부(51)를 구성하고, 트랜지스터(N2,N3)는 로우 레벨 출력이 저 전압 동작 출력부(61)를 구성하고 있다. 하이 레벨 출력용 트랜지스터(P2)와 로우 레벨 출력용 트랜지스터(N1)는 외부 전원 전압에 의존하지 않고, 데이터 출력 제어 회로(3)의 하이 레벨 제어 신호 ΦH 및 하이 레벨 제어 신호 ΦL에 의해 상시 동작한다. 한편, 상기 제어 신호 ΦH에 의해 제어되는 트랜지스터(P3)에 직렬로 접속된 트랜지스터(P4)의 제어에 제2도의 외부 전원 전압 의존성을 갖는 기준 전압 Φ1을 사용하면, 외부 전원 전압이 소정의 전압에 도달하지 않는 저 전압시에는 상기 트랜지스터(P4)는 완전히 온 상태로 되어 출력 트랜지스터의 콘덕턴스를 크게 할 수 있다. 저 전압과 고 전압 동작의 전환점 근방에서는 상기 기준 전압 Φ1이 아날로그적으로 연속해서 변화하기 때문에 전환점 근방에서의 급격한 콘덕턴스 변화를 저감시킬 수 있다. 그 겨롸, 출력 노이즈 등의 영향을 대폭적으로 개선할 수 있게 된다.

또한, 외부 전원 전압이 상승하면 상기 기준 전압 Φ1의 레벨은 외부 전원 전압 VCC와 대략 같아지므로, 상기 트랜지스터(P4)는 완전히 컷오프되고, 고 전압 동작으로 출력 트랜지스터의 콘덕턴스를 낮추어, 출력 노이즈의 저감화를 도모할 수 있다. 또 로우레벨 출력의 경우도 마찬가지로 응용할 수 있다. 이 경우에는 상기 제어 신호 Φ2에 의해 제어되는 트랜지스터(N30)에 직렬로 접속된 트랜지스터(N2)를 제1도의 (b)에 도시한 상기 기준 전압 Φ1과 역상의 제3도의 (b)에 도시한 기준 전압 Φ2로 제어한다.

다음에 제4도 및 제5도를 참조하여 제3 실시예를 설명한다. 제4도의 이 실시예에 있어서 사용되는 기준 전압 발생 회로의 회로 구성도, 제5도는 이 기준 전압 발생 회로의 발생 전압의 외부 전원 전압 의존성을 나타낸 특성도이다. 이 기준 전압 발생 회로는 소스가 외부 전원 전압 VCC에 접속되고 게이트가 내부 전원 전압 VINT에 접속된 P 채널 트랜지스터(P1)와, 역시 소스가 외부 전원 전압 VCC에 접속되고 게이트가 내부 전원 전압 VINT에 접속된 P 채널 트랜지스터(P8)와, 일단이 상기 트랜지스터(P1,P8)의 드레인에 직렬 접속되고, 타단이 VSS에 접속된 저항(R1)을 구비하고 있다. 그리고, 기준 전압 Φ1은 접속된 트랜지스터(P1,P8)와 저항(R1)의 중간탭에서 꺼내진다. 상술한 바와 같이, 트랜지스터의 게이트 소스 전압 Vgs(VCC-VINT)가 그 트랜지스터의 임계치 전압보다 작은 영역에서는 트랜지스터는 컷오프하고 있기 때문에 상기 기준 전압 Φ1의 전압은 로우 레벨로 된다. 이 VCC-VINT가 상기 트랜지스터의 임계치 전압 이상으로 되면 트랜지스터가 온하기 시작한다. 이 온하기 시작하는 영역에서는 트랜지스터의 콘덕턴스가 작기 때문에 기준 전압 Φ1은 트랜지스터와 저항과의 분압비에 의해 결정된다.

따라서, 트랜지스터의 게이트 전압의 상승에 수반해서 트랜지스터의 콘덕턴스가 커지기 때문에 결과적으로 외부 전원 전압 VCC의 상승에 연동해서 아날로그적으로 상기 기준 전압 Φ1의 전압이 상승해 간다. 또한, 외부 전원 전압 VCC가 높아지면 트랜지스터의 게이트 전압이 충분히 높아져서 트랜지스터의 저항이 저항(R1)에 비해 무시할 수 있게 된다. 여기에 있어서, 트랜지스터에 의한 전압 강하분이 거의 없어지는 것으로 해서 상기 기준 전압 Φ1의 레벨은 상기 외부 전원 전압 VCC의 레벨과 대략 같아진다. 이 실시예에서는 이 트랜지스터로서 임계치 전압이 서로 다른 각기 Vt1 및 Vt2인 트랜지스터(P1,P8)를 사용하고 있다. 예를 들면, Vt1 Vt2 라고 하면, 트랜지스터의 게이트 소스간 전압(VCC-VINT)은 트랜지스터(P1,P8)의 임계치 전압 Vt1 , Vt2 보다 작은 영역에서는 2개의 트랜지스터는 컷오프하고 있으므로 기준 전압 Φ1은 로우 레벨로 된다. 이 VCC-VINT가 트랜지스터(P1)의 임계치 전압 Vt1 보다 크고 트랜지스터(P8)의 임계치 전압 Vt2 보다 작은 영역에서는 트랜지스터(P1)만이 온하기 시작하므로, 기준 전압 Φ1은 도면에 도시한 것처럼 완만하게 상승하기 시작한다.

VCC-VINT가 어떤 임계치 전압보다 커지면 트랜지스터(P8)도 온하기 시작하여 외부 전원 전압 VCC가 충분히 높아지면 양의 트랜지스터의 게이트 전압이 충분히 높아져서, 트랜지스터의 분압이 0에 가까와져서 기준 전압 Φ1의 레벨은 외부 전원 전압 VCC의 레벨과 대략 같아진다. 따라서 기준 전압 Φ1의 상승경향은 앞의 영역보다 더욱 급해진다. 이 실시예에서는 트랜지스터는 2개 사용하고 있지만 더 많이 사용해도 된다. 수를 증가시키면 기준 전압의 상승은 처음은 완만하게, 외부 전원 전압과 대략 같아지는 부근에서는 급상승하도록 곡선적으로 변화시킬 수 있다. 이처럼 복수의 트랜지스터를 사용함으로써 트랜지스터 콘덕턴스에 불연속점이 생길 염려가 없고, 고 전압 동작 영역에서 완전히 오프시킬 수 있다. 이 기준 전압은 내부전압 고동용이나 데이터 출력용 트랜지스터에 적용할 수 있다.

다음에 제6도에 의거하여 제4 실시예를 설명한다. 도면은 로우 레벨 출력을 갖는 출력 회로를 구비한 반도체 집적 회로 장치의 회로 구성도이다. 이 출력 회로에 사용하는 기준 전압 Φ2은 예를 들어 제3도의 (b)에 도시한 기준 전압 발생 회로를 사용하고, 기준 전압 Φ1은 예를 들어 제2도 또는 제5도에 도시한 특성을 갖는 제1도의 (b)의 기준 전압 발생 회로를 사용한다. 이 출력 회로는 N 채널 트랜지스터(N1)와 트랜지스터(N1)에 병렬로 접속된 N 채널 트랜지스터(N3)와, 트랜지스터(N3)와 직렬로 접속된 N 채널 트랜지스터(N2)를 구비하고 있다 트랜지스터(N1,N3)의 드레인은 입출력 단자(4)에 접속되어 있다. 또, 트랜지스터(N1)는 로우 레벨 출력의 저 전압 동작 출력부(51)를 구성하고, 트랜지스터(N2,N3)는 로우 레벨 출력의 저 전압 동작 출력부(61)를 구성하고 있다. 로우 레벨 출력용 트랜지스터(N1)는 외부 전원 전압에 의존하지 않고, 데이터 출력 제어 회로(3)의 로우 레벨 제어 신호 ΦL에 의해 상시 동작한다. 제어 신호 ΦL로 제어되는 트랜지스터(N3)에 직렬로 접속된 트랜지스터(N2)는 기준 전압 Φ1과의 역상의 기준 전압 Φ2로 제어된다. 외부 전원 전압이 저 전압과 고 전압의 동작의 전환점 근방에서는 기준 전압 Φ2가 아날로그적으로 연속해서 변화하기 때문에 전환점 근방에서의 급격한 콘덕턴스 변화를 저감할 수 있다. 그 결과, 출력 노이즈 등의 영향이 대폭 개선된다.

또한, 외부 전원 전압이 상승되면 상기 트랜지스터(N2)는 완전히 컷오프하고 출력 회로에서 저 전압 동작 출력부는 동작하지 않게 된다.

다음에 제7도에 의거하여 제5 실시예를 설명한다. 도면은 제2도 또는 제5도에 도시한 특성을 갖는 기준 전압 Φ1을 이용한 내부 전원 강압 회로도이며, 외부 전원 전압 VCC를 받는 내부 강압 전원 구동용 트랜지스터와 내부 강압 제어 회로의 개략도를 나타낸 것이다. 이 회로는 소스가 외부 전원 전압 VCC에 접속되고 게이트가 기준 전압 발생 회로(1)에 접속된 P 채널 트랜지스터(P7)와, 상기 트랜지스터(P7)의 드레인에 소스가 접속되고 게이트에 내부 강압 제어 회로(7)가 접속된 P 채널 트랜지스터(P6)와, 소스가 외부 전원 전압 VCC에 접속되고 게이트가 내부 강압 제어 회로(7)에 접속된 P 채널 트랜지스터(P5)를 가지며, 트랜지스터(P5,P6)의 드레인에서 내부 전원 전압 VINT가 출력되고 있다. 도면 중에 트랜지스터(P5)는 외부 전원 전압에 의존하지 않고 동작한다. 트랜지스터(P7)는 외부 전원 전압의 소정 전압보다도 낮을 경우만 동작하고, 기준 전압 발생 회로(1)로 부터의 게이트 신호 Φ1에 의해 제어된다. 또 이 회로는 트랜지스터(P5)를 갖는 고 전압 동작 영역(5)과 트랜지스터(P6,P7)를 갖는 저 전압 동작 영역(6)을 구비하고 있다. 내부 전원 구동용 트랜지스터(P5)는 내부 강압 제어 회로(7)로 부터의 제어 신호 ΦD 만에 의해 제어된다.

또한, 이 제어 신호 ΦD에 의해 제어되는 다른 트랜지스터(P6)에 직렬 접속된 트랜지스터(P7)의 게이트 전압에 상기 기준 전압 Φ1을 사용함으로써, 제1 실시예와 같은 이유로 저 전압과 고 전압의 전환점에서의 내부 강압 전원 구동용 트랜지스터의 급격한 콘덕턴스 변화에 의한 내부 강압 전압의 급격한 변화 및 스위칭 노이즈를 방지하고, 마진을 확보한 동작의 실현이 가능해진다. 이 내부 전원 강압 회로는 제6도에 도시한 바와 같은 N 채널 트랜지스터를 사용한 출력 회로에 적용할 수 있다.

다음에 제8도에 의거하여 제6 실시에를 설명한다. 도면은 제2도 또는 제5도에 도시한 특성을 기준 전압 Φ1을 이용한 내부 전원 강압 회로도이며, 외부 전원 전압 VCC를 받는 내부 강압 전원 구동용 트랜지스터와 내부 강압 제어 회로의 개략도를 나타낸 것이다. 소스가 외부 전원 전압 VCC에 접속되고 게이트가 기준 전압 발생 회로(1)에 접속된 P 채널 트랜지스터(P7)와, 상기 트랜지스터(P7)의 드레인에 소스가 접속되고 게이트에 내부 강압 제어 회로(7)가 접속된 P 채널 트랜지스터(P6)와, 소스가 외부 전원 전압 VCC에 접속되고 게이트가 내부 강압 제어 회로(7)에 접속된 P 채널 트랜지스터(P5)를 가지며, 트랜지스터(P5,P6)의 드레인에서 내부 전원 전압 VINT가 출력되게끔 되어 있다.

이상의 구성은 제6도와 같지만 이 실시예에서는 기준 전압 발생 회로(1)와 트랜지스터(P7)의 게이트와의 사이에 출력이 플러스측의 입력에 피드백된 차동 증폭기(8)가 접속되어 있다. 이 증폭기의 마이너스측의 입력단자에 기준 전압 발생 회로(10)의 출력이 접속되고, 마이너스측의 출력단자에 트랜지스터(P7)의 게이트에 접속되어 있다. 이 증폭기를 사용함으로써 트랜지스터의 구동 능력을 향상시킬 수 있다. 도면 중에 트랜지스터(P5)는 외부 전원 전압에 의존함이 없이 동작한다. 트랜지스터(P7)는 외부 전원 전압이 소정 전압보다도 낮을 경우만 동작하고, 기준 전압 발생 회로(1)로 부터의 게이트 신호 Φ1에 의해 제어된다. 내부 전원 구동용 트랜지스터(P5)는 내부 강압 제어 회로(7)로 부터의 제어 신호 Φ D만에 의해 제어된다.

다음에 제9도에 의거하여 제7 실시예를 설명한다. 도면은 소정의 전원 전압으로 동작하는 트랜지스터의 출력부를 나타내는 회로블록도이다. 반도체 기판에는 출력부의 전 전압 동작 출력부(5)와 저 전압 동작 출력부(6)가 형성되어 있다. 이 반도체 기판에는 또한, 기준 전압 Φ1을 발생하는 기준 전압 발생 회로와 제어 신호 Φ를 발생하는 제어 신호 발생 회로가 형성되어 있다. 이 집적 회로 장치에 있어서, 외부 전원 전압 VCC가 소정 전압보다 높을 경우에는 제어 신호 발생 회로로 부터의 출력신호 Φ에 의해 제어되어 전 전압 동작 출력부(5)가 동작하고, 출력 전압 Vout이 출력한다. 외부 전원 전압 VCC가 소정 전압보다 낮을 경우에는 저 전압 동작 출력부(6)는 상기 출력신호 Φ에 의해 제어되어 동작하고, 그 중의 동작 트랜지스터(도시생략)는 기준 전압 발생 회로(1)로부터의 기준 전압 Φ1에 의해 제어되고, 상기 출력 전압 Vout이 출력한다. 동작 트랜지스터가 내부 전원 구동용의 경우는 출력 전압 Vout이 출력한다. 동작 트랜지스터가 내부 전원 구동용의 경우는 출력 전압 Vout으로서 내부 전원 전압 VINT 이 출력되고, 데이터 출력용의 경우는 이 출력 전압은 반도체 기판의 출력 단자(도시 생략)에서 출력한다. 이 때 저 전압 동작 출력부(6)에 입력하는 기준 전압 Φ1은 상기 제2도 또는 제5도와 같은 외부 전원 전압 의존성을 가지며, 기준 전압 발생 회로에서 발생한다. 그리고, 상기 동작 트랜지스터의 게이트 전압에 인가하여 이 트랜지스터를 제어한다. 이 기준 전압 Φ1을 사용함으로써 전원 전압의 저 전압과 고 전압이 전환되는 영역에서의 동작 트랜지스터의 급격한 콘덕턴스 변화에 의한 내부 강압 전압의 급격한 변화나 스위칭 노이즈를 방지하고, 마진을 확보한 동작의 실현이 가능해진다.

다음에 제10도에 의거하여 다른 출력 회로를 구비한 반도체 집적 회로 장치에 대해 설명한다. 도면은 반도체 집적회로 장치의 출력 회로를 나타낸 회로도이다. 외부 전원 전압 VCC가 소정 전압보다 낮은 영역에서만 동작하는 저 전압 동작 출력부(21)와 상기 외부 전원 전압 VCC의 모든 전압 영역에서 동작하는 전 전압 동작 출력부(20) 및 이들 출력부의 출력측에 접속된 입출력단자(4)를 구비하고 있으며, 또한 저 전압 동작 출력부(21)의 트랜지스터(P4),(N2)의 게이트에 인가되는 기준 전압( 1, 2)을 발생하는 기준 전압 발생 회로(22)가 형성되어 있다.

상기 전 전압 동작 출력부(20)의 출력 트랜지스터(P2,N1)는 이 트랜지스터의 게이트에 입력하는 출력 제어 회로(도시 생략)로 부터의 제어 회로 ΦH, ΦL에 의해 제어된다. 상기 기준 전압(Φ1, Φ2)은 각기 CMOS 전송 게이트(C20,C21)를 통해 상기 트랜지스터(P4,N2)의 게이트에 접속된다. 하이 레벨 출력의 경우에 있어서, 전송 게이트(C20)를 구성하는 P채널 트랜지스터의 게이트에는 하이 레벨 출력의 경우에 있어서, 전송 게이트(C20)를 구성하는 P 채널 트랜지스터의 게이트에는 하이 레벨 출력 제어 신호인 게이트 신호 ΦH가 접속되고, 그 N 채널 트랜지스터의 게이트에는 상기 게이트 신호 ΦH가 접속되고, 그 N 채널 트랜지스터의 게이트에는 상기 게이트 신호 ΦH를 입력으로 하는 인버터(IN20)의 출력이 접속되어 있다. 이와 같은 구성에 의해 게이트 신호 ΦH 가 로우 레벨로 되면 전송 게이트(C20)가 온 상태(전송 가능 상태)로 되어, 저 전압 동작 출력부(21)의 출력 트랜지스터(P4)의 게이트에 기준 전압(Φ1)이 인가되게 된다.

그 결과, 제2도에 도시한 바와 같은 외부 전원 전압 의존성을 나타내는 기준 전압(Φ1)에 의해 출력 트랜지스터(P4)는 외부 전원 전압 VCC에 대해 저 전압과 고 전압 동작과의 전환 영역에서 실질적으로 그 콘덕턴스를 아날로그적으로 연속적으로 변화시킬 수 있게 된다.

또, 하이 레벨 출력을 하지 않을 경우에는 P 채널 트랜지스터(P22)는 출력 트랜지스터(P4)의 게이트를 하이 레벨로 고정하고, 이 트랜지스터를 컷오프 상태로 유지한다.

로우 레벨 출력의 경우에 있어서, 하이 레벨 출력의 경우와 같이, CMOS 전송 게이트(C21)를 구성하는 N 채널 트랜지스터의 게이트에 로우 레벨 출력 제어 신호인 게이트 신호 ΦL를 접속하고, 그 P 채널 트랜지스터의 게이트 신호 ΦL를 입력하고 있는 인버터(IN21)의 출력이 접속되어 있다. 로우 레벨 출력시에는 게이트 신호 ΦL가 하이 레벨로 되면 전송 게이트(C21)가 온 상태로 되어, 저 전압 동작 출력부(21)의 출력 트랜지스터(N2)의 게이트에 기준 전압 Φ2이 인가되게 된다. 그 결과 상기 기준 전압( 1)의 역상으로 되는 기준 전압(Φ2)에 의해 상기 출력 트랜지스터(N2)가 제어된다. 로우 레벨 출력을 하지 않을 경우에는 N 채널 트랜지스터(N22)는 출력 트랜지스터(N2)의 게이트 전압을 로우 레벨로 고정해서 출력 트랜지스터(N2) 컷오프 상태로 유지한다.

그리고, 본원 발명 청구 범위의 각 구성 요건에 병기한 도면 참조 부호는 본 발명의 이해를 용이하게 하기 위한 것이며, 본원 발명의 기술적 범위를 도면에 도시한 실시예에 한정시키는 의도로 병기한 것은 아니다.

소정 레벨의 기준 전압과 전원 전압의 차에 따라 전원 전압에 비례해서 실질적으로 아날로그적으로 변화하는 전압을 게이트 전압으로서 내부 전원 구동용 트랜지스터나 출력용 트랜지스터에 인가함으로써 저 전압과 고 전압의 전환점에서의 이들 트랜지스터의 급격한 콘덕턴스 변화에 의한 내부 강압 전압의 급격한 변화 및 스위칭 노이즈를 방지하여 마진을 확보한 동작의 실현이 가능해진다.

Claims (11)

1. 전원 전압의 공급에 응답하여 기준 전압을 발생하는 기준 전압 발생 회로와; 상기 기준 전압 발생 회로에 의해 발생된 상기 기준 전압과 상기 전원 전압 사이의 차에 따라 실질적으로 아날로그적으로 변화하는 제어 전압을 출력하는 제어 전압 발생 회로와; 데이터를 출력하는데 이용되는 데이터 신호를 출력하는 데이터 출력 제어 회로를 구비하는 반도체 집적 회로 장치에 있어서, 상기 제어 전압 발생 회로를 구비하는 반도체 집적 회로 장치에 있어서, 상기 제어 전압 발생 회로에 의해 출력된 상기 제어 전압과 상기 데이터 출력 제어 회로에 의해 출력된 상기 데이터 신호를 수신하며, 구동 능력이 상기 전원 전압에 따른 상기 제어 전압에 기초하여 아날로그적으로 제어되는 방식으로 상기 데이터 신호에 따라 최종의 데이터를 출력하는 최종 출력 회로를 포함하며, 상기 출력 회로는 전원 전압 단자와 출력 단자 사이에 상호 병렬 접속된 저 전압 동작 출력부와 전 전압 동작 출력부를 구비하며, 상기 저 전압 동작 출력부는 상기 제어 전압과 상기 데이터 신호를 수신하도록 배열되며 상기 전원 전압이 미리 설정된 값보다 낮을 때에 상기 구동 능력이 높은 상태에서 상기 수신된 데이터 신호에 따라 데이터를 출력하고 상기 전원 전압이 상기 미리 설정된 값보다 높을 때에는 상기 구동 능력이 점검 감소되는 상태에서 상기 수신된 데이터 신호에 따라 데이터를 출력하며, 상기 전 전압 동작 출력부는 상기 데이터 신호를 수신하도록 배열되며 상기 수신된 데이터 신호에 따라 데이터를 출력하는 것을 특징으로 하는 반도체 집적 회로 장치.
2. 전원 전압의 공급에 응답하여 기준 전압을 발생하는 기준 전압 발생 회로와; 상기 기준 전압 발생 회로에 의해 발생된 상기 기준 전압과 상기 전원 전압 사이의 차에 따라 실질적으로 아날로그적으로 변화하는 제어 전압을 출력하는 제어 전압 발생 회로와; 데이터를 출력하는데 이용되는 데이터 신호를 출력하는 데이터 출력 제어 회로를 구비하는 반도체 집적 회로 장치에 있어서, 상기 제어 전압 발생 회로를 구비하는 반도체 집적 회로 장치에 있어서, 상기 제어 전압 발생 회로에 의해 출력된 상기 제어 전압과 상기 데이터 출력 제어 회로에 의해 출력된 상기 데이터 신호를 수신하며, 구동 능력이 상기 전원 전압에 따른 상기 제어 전압에 기초하여 아날로그적으로 제어되는 방식으로 상기 데이터 신호에 따라 최종의 데이터를 출력하는 최종 출력 회로를 포함하며, 상기 출력 회로는 전원 전압 단자와 출력 단자 사이에 상호 병렬 접속된 저 전압 동작 출력부와 전 전압 동작 출력부를 구비하며, 상기 저 전압 동작 출력부는 상기 제어 전압과 상기 데이터 신호를 수신하도록 배열되며 상기 전원 전압이 미리 설정된 값보다 낮을 때에 상기 구동 능력이 높은 상태에서 상기 수신된 데이터 신호에 따라 데이터를 출력하고 상기 전원 전압이 상기 미리 설정된 값보다 높을 때에는 상기 구동 능력이 점검 감소되는 상태에서 상기 수신된 데이터 신호에 따라 데이터를 출력하며, 상기 전 전압 동작 출력부는 상기 데이터 신호를 수신하도록 배열되며 상기 수신된 데이터 신호에 따라 데이터를 출력하고; 상기 외부 전원 전압을 수신하는 소스와 상기 기준 전압 발생 회로에 의해 발생된 상기 기준 전압을 수신하는 게이트를 각각 가지며 서로 다른 임계 전압을 갖는 복수개의 병렬 접속된 P채널 트랜지스터와; 상기 P채널 트랜지스터의 드레인과 접지 전압 단자 사이에 접속되며 상기 P 채널 트랜지스터의 드레인과의 접합점에서 상기 제어 전압이 출력되는 저항을 포함하는 것을 특징으로 하는 반도체 직접 회로 장치.
3. 전원 전압의 공급에 응답하여 기준 전압을 발생하는 기준 전압 발생 회로와; 상기 기준 전압 발생 회로에 의해 발생된 상기 기준 전압과 상기 전원 전압 사이의 차에 따라 실질적으로 아날로그적으로 변화하는 제어 전압을 출력하는 제어 전압 발생 회로와; 데이터를 출력하는데 이용되는 데이터 신호를 출력하는 데이터 출력 제어 회로를 구비하는 반도체 집적 회로 장치에 있어서, 상기 제어 전압 발생 회로에 의해 출력된 상기 제어 전압과 상기 데이터 출력 제어 회로에 의해 출력된 상기 데이터 신호를 수신하며, 구동 능력이 상기 전원 전압에 따른 상기 제어 전압에 기초하여 아날로그적으로 제어되는 방식으로 상기 데이터 신호에 따라 최종의 데이터를 출력하는 최종 출력 회로를 포함하며, 상기 출력 회로는 전원 전압 단자와 출력 단자 사이에 상호 병렬 접속된 저 전압 동작 출력부와 전 전압 동작 출력부를 구비하며, 상기 저 전압 동작 출력부는 상기 제어 전압과 상기 데이터 신호를 수신하도록 배열되며 상기 전원 전압이 미리 설정된 값보다 낮을 때에 상기 구동 능력이 높은 상태에서 상기 수신된 데이터 신호에 따라 데이터를 출력하고 상기 전원 전압이 상기 미리 설정된 값보다 높을 때에는 상기 구동 능력이 점검 감소되는 상태에서 상기 수신된 데이터 신호에 따라 데이터를 출력하며, 상기 전 전압 동작 출력부는 상기 데이터 신호를 수신하도록 배열되며 상기 수신된 데이터 신호에 따라 데이터를 출력하고, 상기 제어 전압 발생 회로는 상기 전원 전압을 수신하는 소스와 상기 기준 전압 발생 회로에 의해 발생된 상기 기준 전압을 수신하는 게이트를 갖는 P채널 트랜지스터와, 상기 P채널 트랜지스터의 드레인과 접지 전압 단자 사이에 접속되며 상기 P 채널 트랜지스터의 드레인과의 접합점에서 상기 제어 전압이 출력되는 저항을 포함하는 것을 특징으로 하는 반도체 직접 회로 장치.
4. 제1항에 있어서, 상기 제어 전압 발생 회로는, 상기 외부 전원 전압을 수신하는 소스와 상기 기준 전압 발생 회로에 의해 발생된 상기 기준 전압을 수신하는 게이트를 갖는 P 채널 트랜지스터와; 상기 P 채널 트랜지스터의 드레인과 접지 전압 단자 사이에 접속되며 상기 P 채널 트랜지스터의 드레인과의 접합점에서 상기 제어 전압이 출력되도록 배열되는 저항을 포함하는 것을 특징으로 하는 반도체 직접 회로 장치.
5. 제1항에 있어서, 상기 제어 전압 발생 회로는, 상기 전원 전압을 수신하는 소스와 상기 기준 전압 발생 회로에 의해 발생된 상기 기준 전압을 수신하는 게이트를 각각 가지며 서로 다른 임계 전압을 갖는 복수개의 병렬 접속된 P채널 트랜지스터와; 상기 P 채널 트랜지스터의 드레인과 접지 전압 단자 사이에 접속되며 상기 P 채널 트랜지스터의 드레인과의 접합점에서 상기 제어 전압이 출력되도록 배열되는 저항을 포함하는 것을 특징으로 하는 반도체 직접 회로 장치.
6. 제1항에 있어서, 상기 출력 회로는 출력 단자와 전원 전압 단자 사이에 직렬로 접속된 제1 및 제2 P 채널 트랜지스터를 갖는 제1 출력 회로와, 상기 출력 단자와 상기 전원 전압 단자 사이에 접속된 제3 P 채널 트랜지스터를 갖는 제2 출력 회로를 구비하며, 상기 기준 전압 발생 회로는 상기 전원 전압 단자에 접속되어 미리 설정된 전원 전압 범위 내의 일정한 기준 전압을 발생하고; 상기 제어 전압 발생 회로는 상기 기준 전압 발생 회로와 상기 전원 전압 단자에 접속되어 상기 기준 전압과 상기 전원 전압을 수신하는 제1 발생 회로를 구비하며 상기 기준 전압과 상기 전원 전압에 따라 상기 제2 P 채널 트랜지스터를 제어하는 제어 전압을 출력하고; 상기 출력 회로는 상기 출력 단자와 접지 전위 단자 사이에 직렬로 접속된 제1 및 제2 N 채널 트랜지스터를 갖는 제3 출력 회로와 상기 출력 단자와 상기 접지 전위 단자 사이에 접속된 제3 N 채널 트랜지스터를 갖는 제4 출력 회로를 구비하며; 제2 기준 전압 발생 회로가 상기 접지 전위 단자에 접속되어 미리 설정된 전원 전압 범위 내의 추가의 일정한 기준 전압을 발생하며; 상기 제어 전압 발생 회로는 상기 전원 전압 단자와 상기 제2 기준 전압 발생 회로에 접속되어 상기 전원 전압과 상기 제2 기준 전압을 수신하며 상기 전원 전압과 상기 제2 기준 전압에 따라 상기 제2 N 채널 트랜지스터를 제어하는 제2 제어 전압을 출력하는 제2 제어 전압 발생 회로를 추가로 구비하며; 상기 데이터 출력 제어 회로는 상기 제1 및 상기 제3 P 채널 트랜지스터를 제어하도록 배열되고 출력 데이터에 따라 상기 제1 및 상기 제3 N 채널 트랜지스터를 추가로 제어하는 것을 특징으로 하는 반도체 직접 회로 장치.
7. 제1항에 있어서, 상기 데이터 출력 제어 회로는 출력 데이터를 수신하고 상기 데이터 신호로서 제1 신호를 출력하며; 상기 출력 회로는 상기 제1 신호를 수신하고 제2 신호를 출력하며, 전원 전압 단자와 출력 단자 사이에 접속되어 상기 제2 신호를 수신하고 제3 신호를 출력하는 제1 P 채널 트랜지스터를 구비하고; 상기 기준 전압 발생 회로는 상기 전원 전압 단자에 접속되어 미리 설정된 전원 전압 범위 내의 일정한 기준 전압을 발생하며; 상기 제어 전압 발생 회로는 상기 기준 전압 발생 회로와 상기 전원 전압 단자에 접속되며 상기 기준 전압과 상기 전원 전압을 수신하고 상기 기준 전압과 상기 전원 전압에 따라 상기 출력 회로를 제어하도록 상기 제어 전압으로서 제4 신호를 출력하고; 상기 출력 회로는 상기 전원 전압 단자와 접지 전위 단자 사이에 직렬로 접속된 제2 P 채널 트랜지스터와 제1 N 채널 트랜지스터 및, 상기 제어 전압 발생 회로의 출력 단자와 상기 전원 전압 단자 사이에 접속된 제3 P 채널 트랜지스터와 제2 N 채널 트랜지스터를 가지며 상기 제4 신호를 수신하고 상기 제3 P 채널 트랜지스터의 단자와 상기 제2 N 채널 트랜지스터의 단자의 접속점에서 상기 제2 신호를 출력하는 것을 특징으로 하는 반도체 직접 회로 장치.
8. 제1항에 있어서, 상기 데이터 출력 제어 회로는 제1 신호로서상기 데이타 신호를 출력하며; 상기 출력 회로는 상기 제1 신호를 수신하고 제2 신호를 출력하며, 전원 전압 단자와 출력 단자 사이에 접속되어 상기 제2 신호를 수신하고 제3 신호를 출력하는 제1 P 채널 트랜지스터를 가지고; 상기 기준 전압 발생 회로는 상기 전원 전압 단자에 접속되어 미리 설정된 전원 전압 범위 내의 일정한 기준 전압을 발생하며; 상기 제어 전압 발생 회로는 상기 기준 전압 발생 회로와 상기 전원 전압 단자에 접속되며 상기 기준 전압과 상기 전원 전압을 수신하고 상기 기준 전압과 상기 전원 전압에 따라 상기 출력 회로를 제어하도록 상기 제어 전압으로서 제4 신호를 출력하고; 상기 출력 회로는 상기 전원 전압과 상기 제어 전압 발생 회로의 출력 단자 사이에 직렬로 접속되는 제2 P 채널 트랜지스터와 제1 N 채널 트랜지스터 및, 상기 전원 전압 단자와 상기 제어 전압 발생 회로의 상기 출력 단자 사이에 직렬로 접속된 제3 P 채널 트랜지스터와 제2 N 채널 트랜지스터를 가지며, 상기 제2 및 제3 P 채널 트랜지스터는 상기 제1 신호에 의해 상보적으로 제어되도록 배열되며 상기 제1 N 채널 트랜지스터의 드레인 단자와 게이트 단자 및 상기 제2 N 채널 트랜지스터의 드레인 단자와 게이트 단자는 크로스접속되며, 상기 제3 P 채널 트랜지스터의 단자와 상기 제2 N 채널 트랜지스터의 단자와 접속점은 상기 제2 신호를 출력하도록 배열되는 것을 특징으로 하는 반도체 집적 회로 장치.
9. 반도체 집적 회로 장치에 있어서, 출력 단자와 전원 전압 단자 사이에 직렬로 접속되는 제1 및 제2 P 채널 트랜지스터를 갖는 제1 출력 회로와; 상기 출력 단자와 상기 전원 전압 단자 사이에 접속된 제3 P 채널 트랜지스터를 갖는 제2 출력 회로와; 출력 데이터에 따라 상기 제1 및 제3 P 채널 트랜지스터를 제어하는 데이터 출력 제어 회로와; 상기 전원 전압 단자에 접속되어 미리 설정된 전원 전압 범위 내의 일정한 기준 전압을 발생하는 기준 전압 발생 회로와; 상기 기준 전압 발생 회로와 상기 전원 전압 단자에 접속되어 상기 기준 전압과 상기 전원 전압을 수신하며 상기 기준 전압과 상기 전원 전압에 따라 상기 제2 P 채널 트랜지스터를 제어하기 위한 제어 전압을 출력하는 제어 전압 발생 회로와; 상기 전원 전압과 접지 전위 단자 사이에 직렬로 접속되는 제1 및 제2 N 채널 트랜지스터를 갖는 제3 출력 회로와; 상기 출력 단자와 상기 접지 전위 단자 사이에 접속된 제3 N 채널 트랜지스터를 갖는 제4 출력 회로와; 상기 접지 전위 단자에 접속되어 미리 설정된 전원 전압 범위 내의 제2의 일정한 기준 전압을 발생하는 제2 기준 전압 발생 회로와; 상기 제2 기준 전압 발생 회로와 상기 전원 전압 단자에 접속되어 상기 제2 기준 전압과 상기 전원 전압을 수신하며, 상기 제2 기준 전압과 상기 전원 전압에 따라 상기 제2 N 채널 트랜지스터를 제어하는 제2 제어 전압을 출력하는 제2 제어 전압 발생 회로를 포함하고, 상기 데이터 출력 제어 회로는 상기제1 및 제3 P 채널 트랜지스터를 제어하고 출력 데이터에 따라 상기 제1 및 제3 N 채널 트랜지스터를 추가로 제어하는 것을 특징으로 하는 반도체 집적 회로 장치.
10. 반도체 집적 회로 장치에 있어서, 출력 데이터를 수신하고 제1 신호를 출력하는 데이터 출력 제어 회로와; 상기 제1 신호를 수신하고 제2 신호를 출력하는 출력 회로와; 전원 전압 단자와 출력 단자 사이에 접속되어 상기 제2 신호를 수신하고 제3 신호를 출력하는 P 채널 트랜지스터와; 상기 전원 전압 단자에 접속되어 미리 설정된 전원 전압 범위 내의 일정한 기준 전압을 발생하는 기준 전압 발생 회로와; 상기 전원 전압 발생 회로와 상기 전원 전압 단자에 접속되어 상기 기준 전압과 상기 전원 전압을 수신하며 상기 기준 전압과 상기 전원 전압에 따라 상기 출력 회로를 제어하는 제4신호를 출력하는 제어 전압 발생 회로를 포함하며, 상기 출력 회로는 상기 전원 전압 단자와 접지 전위 단자 사이에 직렬로 접속된 제2 P 채널 트랜지스터와 제1 N 채널 트랜지스터 및, 상기 제어 전압 발생 회로의 출력 단자와 상기 전원 전압 단자 사이에 접속된 제3 P 채널 트랜지스터와 제2 N 채널 트랜지스터를 가지며 상기 제4 신호를 수신하고, 상기 제3 P 채널 트랜지스터의 단자와 제2 N 채널 트랜지스터 단자의 접속점에서 상기 제2 신호가 출력되는 것을 특징으로 하는 반도체 집적 회로 장치.
11. 반도체 집적 회로 장치에 있어서, 출력 데이터를 수신하고 제1 신호를 출력하는 데이터 출력 제어 회로와; 상기 제1 신호를 수신하고 제2 신호를 출력하는 출력 회로와; 전원 전압 단자와 출력 단자 사이에 접속되어 상기 제2 신호를 수신하고 제3 신호를 출력하는 P 채널 트랜지스터와; 상기 전원 전압 단자에 접속되어 미리 설정된 전원 전압 범위 내의 일정한 기준 전압을 발생하는 기준 전압 발생 회로와; 상기 전원 전압 발생 회로와 상기 전원 전압 단자에 접속되며 상기 기준 전압과 상기 전원 전압을 수신하며 상기 기준 전압과 상기 전원 전압에 따라 상기 출력 회로를 제어하는 제4신호를 출력하는 제어 전압 발생 회로를 포함하고, 상기 출력 회로는 상기 전원 전압 단자와 상기 제어 전압 발생 회로의 출력단자 사이에 직렬로 접속된 제2 P 채널 트랜지스터와 제1 N 채널 트랜지스터 및, 상기 전원 전압 단자와 상기 제어 전압 발생 회로의 상기 출력 단자 사이에 직렬로 접속되는 제3 P 채널 트랜지스터와 제2 N 채널 트랜지스터를 구비하며, 상기 제2 및 제3 P 채널 트랜지스터는 상기 제1 신호에 의해 상보적으로 제어되며, 상기 제1 N 채널 트랜지스터의 드레인 단자와 게이트 단자 및 상기 제2 N 채널 트랜지스터의 드레인 단자와 게이트 단자는 크로스접속되며, 상기 제3 P 채널 트랜지스터의 단자와 제2 N 채널 트랜지스터의 단자의 접속점에서 상기 제2 신호가 출력되는 것을 특징으로 하는 반도체 집적 회로 장치.