KR0164773B1 - 트랙이동시의 피이드계 안정화 회로 - Google Patents

Abstract

본 발명은 콤팩트 디스크 플레이어 등과 같은 광학기록 재생장치의 트랙이동시 피이드계를 안정화하기 위한 회로에 관한 것으로, 고속서어치의 경우에 억세스 속도를 개선하기 위하여 피이드 모터를 구비한 광학 기록 재생장치의 피이드계 회로에 있어서, 인가되는 트래킹 에러신호를 위상보상후 디스크의 외주나 내주방향으로 상기 피이드모터를 이동시키기위한 제어전압을 생성하는 피이드계 신호 발생수단과, 상기 신호 발생수단의 제어전압과 미리 설정된 센터전압중의 어느 일측을 인가되는 브레이크 선택신호에 응답하여 출력하기 선택수단과, 상기 피이드계신호 발생수단으로부터 인가되는 상기 제어전압을 상기 센터전압과 상기 센터전압보다 높은 안정전압으로 감시한 후 외부로부터 인가되는 모드 신호 및 클럭, 리세트신호에 의해 게이팅하여 상기 브레이크선택신호를 생성하는 브레이크 선택 신호 발생수단과, 상기 선택수단으로부터 선택출력된 상기 전압에 응답하여 상기 피이드 모터를 구동하기 위한 구동전압을 상기 피이드 모터에 인가하는 모터 구동수단을 마련함에 의해 본 발명의 목적들은 달성되어질 것이다.

Description

트랙이동시의 피이드계 안정화 회로

제1도는 본 발명의 피이드계 안정화 회로의 전체 블록도.

제2도는 제1도중 브레이크 신호 발생회로의 블록도.

제3도는 제2도에 따른 일실시예의 구체회로도.

제4도는 본 발명에 따른 브레이크 동작 흐름도.

제5도는 제2도 및 제3도에 따른 각부 동작 파형도.

본 발명은 콤팩트 디스크 플레이어 등과 같은 광학 기록재생장치의 피이드(Feed)계를 안정화시키기 위한 회로에 관한 것으로, 특히 기록 및 재생매체인 디스크상의 트랙을 빠른 속도로 이동시킬 경우에 이용되는 피이드계의 동작을 단시간내에 세팅할 수 있는 트랙 이동시의 피이드계 안정화 회로에 관한 것이다.

일반적으로 광학기록 재생장치의 고속서어치(Fast Search) 동작은 디스크 상의 트랙정보를 픽업하는 광 픽업부전체를 디스크 원주의 직각방향으로 빠르게 이동할 수 있도록 해주는 피이드모터에 의해 행하여진다. 이러한 피이드모터를 구동하기 위한 서어보부를 통칭하여 흔히 피이드계라고 하고 있는데, 상기의 광학기록 재생장치가 고속서어치를 단시간내에 수행하기 위해서는 무엇보다도 상기 피이드계의 안정화가 선행되어야 한다.

전형적으로, 개시되어 있는 종래의 광학기록 재생장치에 있어서의 고속 서어치시 상기 피이드계 동작은 트래킹 에러신호로부터 생성되는 피이드계 제어신호를 피이드모터를 구동하는 모터구동부에 인가함으로써 피이드 모터를 구동하는 방식이었다. 상기 제어신호는 상기 모터구동부가 상기 피이드 모터를 구동할 수 있도록 해주기 위해 상기 구동부에 전압의 형태로 인가되는데, 예를 들어 상기 디스크 상의 목표트랙이 200번째 트랙이라 할 경우에 상기 200번째 트랙까지는 계속적으로 상기 피이드계 제어신호가 상기 모터 구동부에 인가된다. 이어서 상기 광 픽업에 의해 리드된 트래킹 에러신호가 200회째가 되었다면 상기 피이드계 제어신호는 상기 모터 구동부에 인가되지 않을 것이다. 이에 따라 상기 피이드 모터는 직선 이동을 정지하게 된다. 여기서 상기 피이드모터가 정지한 상태에서 상기 광 픽업이 상기 디스크의 트랙상에 실제로 놓여있는 위치는 상기 200번째 트랙보다 훨씬 더 많은 번째의 트랙에 위치하게 되는데, 이 이유는 바로 상기 피이드 모터의 속도관성에 의하여 야기된다. 즉, 상기 피이드 모터에 인가되는 구동전압에 의해 고속으로 상기 직선이동을 하고 있던 상기 모터는 상기 구동전압이 인가되지 않더라도 소정시간이 지난후에야 비로소 정지되어지는 것이다. 따라서 목표트랙을 훨씬 지난 상기 트랙위치로부터 다시 목표트랙까지 상기 광 픽업을 이동시키기 위해 상기 모터를 상기와 반대방향으로 구동시켜야 하는데 따른 세팅 시간이 길어지면, 억세스 타임이 그만큼 길어짐을 알 수 있다.

상술한 바와 같이 종래에는 피이드 모터의 관성으로 인하여 고속 억세스시에 세팅시간이 길어지는 문제점이 있었다.

따라서, 본 발명의 목적은 상기와 같은 종래의 문제점을 해소할 수 있는 피이드계 안정화 회로를 제공함에 있다.

본 발명의 다른 목적은 광학기록 재생장치의 트래킹을 안정화시킬 수 있는 피이드계 안정화 회로를 제공함에 있다.

본 발명의 또다른 목적은 고속 서어치시의 세팅시간을 줄일 수 있는 트랙 이동시의 피이드계 안정화 회로를 제공함에 있다.

상기 본 발명의 목적을 달성하기 위한 본 발명에 따르면 피이드 모터를 구비한 광학 기록 재생장치의 피이드계 회로에 있어서,

인가되는 트래킹 에러신호를 위상보상후 디스크의 외주나 내주방향으로 상기 피이드모터를 이동시키기 위한 제어전압을 생성하는 피이드계 신호 발생수단과,

상기 신호 발생수단의 제어전압과 미리 설정된 센터전압중의 어느 일측을 인가되는 브레이크 선택신호에 응답하여 출력하기 위한 선택수단과,

상기 피이드계 신호 발생수단으로부터 인가되는 상기 제어전압을 상기 센터전압과 상기 센터전압보다 높은 안정전압으로 감시한 후 외부로부터 인가되는 모드 신호 및 클럭, 리세트신호에 의해 게이팅하여 상기 브레이크 선택신호를 생성하는 브레이크 선택신호 발생수단과,

상기 선택수단으로부터 선택출력된 상기 전압에 응답하여 상기 피이드 모터를 구동하기 위한 구동전압을 상기 피이드 모터에 인가하는 모터 구동수단이 마련되어진다.

상기의 수단들에 의해 상기 피이드모터는 고속이동에 따른 속도관성이 충분히 억제될 수 있을 것이다.

이하 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다.

제1도는 본 발명의 피이드계 안정화 회로의 전체 블록도로서, 상기 피이드계 신호발생수단에 대응되는 피이드계 신호발생부(20)의 제어전압(FDO)을 상기 브레이크 선택신호 발생수단에 대응되는 브레이크 선택신호 발생회로(100) 및 상기 선택수단에 대응되는 멀티플렉서(MUX, 40)의 일측에 입력시키고, 상기 브레이크 선택신호 발생회로(100)에서 출력되는 상기 브레이크 선택신호에 따라 상기 멀티플렉서(40)의 상기 일측입력 또는 타측으로 인가되는 상기 센터전압을 출력시켜 상기 모터 구동수단에 대응되는 모터 구동부(60)로 인가하는 구성으로 되어 있다.

제2도는 제1도중 브레이크 신호 발생회로(100)의 블록도로서, 상기 제어전압(FDO)과 모드신호(PB)를 입력하여 디스크의 트랙상에 위치하고 있는 픽업이 리니어 여역(Linear Range)내에 존재하는가를 검출하기 위해 상기 제어전압(FDO)을 미리 설정된 최대 또는 최소기준전압으로 비교후 사이 모드신호(PB)와 게이팅한 리니어 랜지게이팅신호를 생성하는 리니어 랜지 게이트부(110)와, 상기 제어전압(FDO)가 상기 센터전압(VC)이 일치하는 지점을 검출하기 위해 상기 제어전압을 상기 센터전압으로 비교후 클럭신호(XCLK)에 의해 래치(Latch)하여 제로크로스 신호를 발생하는 제로크로스 검출부(120)와, 상기 제어전압(FDO)의 안전상태를 검출하기 위해 상기 제어전압을 상기 안정전압(VR)으로 비교후 상기 클럭신호(XCLK)에 의해 래치하여 안정상태 신호를 발생하는 안정상태 검출부(130)와, 상기 제로크로스 신호 및 상기 안정상태신호 그리고 상기 모드신호(PB)를 입력하여 상기 클럭신호(XCLK)에 의해 래치된 상기 모드신호(PB)를 입력하여 상기 클럭신호(XCLK)에 의해 래치된 상기 모드신호(PB)와 상기 안정상태신호를 게이팅하고 상기 제로크로스신호에 의해 래치하여 상기 브레이크 신호를 생성하는 브레이크 신호 생성부(150)와, 상기 리니어 랜지게이팅신호와 상기 브레이크 신호를 상기 클럭신호(XCLK)에 으해 래치하여 상기 픽업의 위치를 감시하기 위한 윈도우 신호를 생성하는 윈도우부(140)와, 상기 윈도우 신호 및 상기 브레이크 신호 그리고 상기 모드신호(PB)를 입력하여 게이팅함에 의해 상기 브레이크 선택신호를 출력하는 게이팅부(160)로 구성되어 있다.

제3도는 제2도에 따른 일실시예의 구체회로도를 나타낸 것이다.

제4도는 본 발명에 따른 브레이크 동작 흐름도를 단계(401~407)로 나타낸 것이다.

제5도는 제2도 및 제3도에 따른 각부 동작 파형도이다.

이하 본 발명을 상술한 구성에 의거 동작의 바람직한 일실시예를 설명한다.

먼저, 제1도를 참조하면 상기 피이드계 신호발생부(20)로 인가되는 트래킹 에러신호는 상기 광픽업으로부터 인가되는 신호이다. 상기 피이드계 신호발생부(20)는 상기 트래킹 에러신호를 위상보상후 디스크의 외주나 내주방향으로 상기 피이드모터를 이동시키기 위한 제어전압(FDO)을 생성하여 상기 브레이크 선택신호 발생회로(100) 및 상기 멀티플렉서(40)의 일측입력단(A)에 인가한다. 상기 멀티플렉서(40)의 타측입력단(B)에는 미리 설정된 상기 센터전압(VC)이 입력된다. 따라서 상기 멀티플렉서(40)는 라인(BS)을 통해 선택단(S)에 인가되는 상기 브레이크 선택신호에 응답하여 상기 제어전압(FDO) 또는 상기 센터전압(VC)을 출력단(O)으로 선택출력한다. 상기 선택된 전압은 상기 피이드 모터를 구동하기 위한 구동전압(FO)으로서, 상기 모터 구동부(60)에 제공된다. 여기서, 상기 브레이크 선택신호 발생회로(100)는 피이드계의 안정이 필요할시 즉, 상기 광픽업이 고속으로 상기 디스크상의 트랙을 이동시 상기 피이드 모터의 속도관성으로 인한 목표트랙의 이탈이 발생하였을 경우 하이 상태의 상기 브레이크 선택신호를 상기 멀티플렉서(40)의 선택단(S)에 인가하여 상기 센터전압을 선택할 수 있게 하였다면, 상기 피이드계의 안정이 필요치 않을시에는 로우상태의 상기 브레이트 선택신호를 인가하여 상기 멀티플렉서(40)가 상기 제어전압(FDO)을 선택할 수 있도록 할 것이다. 상기 브레이크 선택신호 발생회로(100)에 인가되는 상기 모드신호(PB)는 시스템내의 마이컴등과 같은 제어부에서 출력하는 신호로서, 정상적인 플레이 모드이외에는 하이상태의 모드신호를 인가하는 것으로 가정한다. 따라서 피이드 모터의 이동시에는 제5도의 파형PB와 같이 나타남을 알 수 있을 것이다. 또한, 센터전압(VC) 및 안정전압(VR)은 본 발명의 실시예에서 예를들어 설정한 제5도의 기준전압라인 VC, VR에 해당된다. 클럭신호(XCLK) 및 리세트신호(XRST)는 시스템에서 대개 제공되어진다. 따라서 상기 브레이크 선택신호 발생회로(100)가 제5도의 파형BS와 같은 브레이크 선택신호를 어떻게 생성하여 상기 피이드 모터의 속도 관성이 빠른 시간내에 억제되어지는가를 제2도 내지 제5도를 참조하여 설명한다.

제4도를 참조하면, 단계(401-404)를 거쳐 상기 제로 크로스 신호가 검출되었다면 단계(405)의 브레이크 선택신호가 발생되어짐을 알 수 있고 상기 광픽업이 목표트랙에 위치하는 즉, 안정상태가 이루어지면, 시스템은 단계(407)의 정상플레이 모드로 복귀할 것이다. 여기서 상기 제4도는 본 발명의 전체적인 이해를 돕기 위해 설명용으로 사용되었다.

제2도를 참조하면, 게이팅부(160)는 앤드게이트로 이루어져 있으므로 상기 모드신호(PB)라 하이상태 즉, 고속서어치의 경우에만 하이상태의 출력이 가능함을 알 수 있다. 또한 상기 윈도우부(140)의 출력라인(F)에 나타나는 상기 윈도우 신호와 상기 브레이크 신호 생성부(150)의 출력라인(E)에 나타나는 상기 브레이크 신호가 하이상태일 경우에 제5도의 파형BS와 같은 브레이크 선택신호가 발생하는 것을 알 수 있다. 상기 제2도를 상세히 설명하기 위해 제3도를 참조하면, 상기 리니어 랜지 게이트부(110)는 상기 제어전압(FDO)과 모드신호(PB)를 입력하여 디스크의 트랙상에 위치하고 있는 픽업이 리니어 영역(Linear Range)내 또는 이외에 존재하는가를 검출하기 위해 상기 제어전압(FDO)을 제5도와 같이 미리 설정된 초대(VH) 또는 최소(VL) 기준전압으로 비교후 상기 모드신호(PB)와 게이팅한 리니어 랜지게이팅신호를 생성한다. 이는 상기 제어전압에 각기 비반전단(+) 및 반전단(-)이 연결되고 반전단 및 비반전단에 상기 최대 및 최소 기준전압(VH,VL)이 연결되어 각기 그 차를 비교출력하는 제1,2비교기(111,112)와, 상기 제1,2비교기(111,112)의 비교출력을 입력하여 오아게이팅함에 의해 어떠한 경우에도 상기 비교출력을 인가하도록 하는 제1오아게이트(113)와, 상기 제1오아게이트(113)의 출력과 상기 모드신호(PB)를 앤드게이팅하여 제5도의 파형B와 같은 리니어랜지게이팅신호를 인가하는 제1앤드게이트(114)에 의해 달성된다. 상기 제5도의 파형FDO1은 상기 광픽억이 내주에서 외주로 이동할 경우에는 나타나는 것이라고 할 때, 파형FDO2는 외주에서 내주로 이동할 경우의 상기 제어전압을 나타낸 것이다. 상기 제로 크로스 검출부(120)는 상기 제어전압(FDO)과 상기 센터전압(VC)이 일치하는 지점을 검출하기 위해 상기 제어전압을 상기 센터전압을 비교후 클럭신호(XCLK)에 의해 래치(Latch)하여 제5도의 파형C와 같은 제로크로스 신호를 발생한다. 이는 상기 제어전압과 상기 센터전압을 비교하기 위해 제어전압을 비반전단(+)으로 입력하고 상기 센터전압을 반전단(-)으로 입력하여 그 차를 비교출력하는 제3비교기(121)와, 상기 제3비교기(121)의 비교 출력을 입력단(D)으로 입력하여 상기 클럭신호(XCLK)에 의해 래치출력하며 상기 리세트 신호(XRST)에 의해 리세트하는 제1플립플롭(122)과, 상기 제1플립플롭(121)의 래치출력을 입력하여 상기 클럭신호(XCLK)에 의해 래치출력하며 상기 리세트 신호(XRST)에 의해 리세트하는 제2플립플롭(123)과, 상기 제1플립플롭(122)의 래치출력과 상기 제2플립플롭(123)의 래치출력을 배타적 논리합하여 상기 제로크로스 신호를 인가하는 제1배타적 논리합게이트(124)에 의해 달성되어진다. 상기 안정상태 검출부(130)는 상기 제어전압(FDO)의 안정상태를 검출하기 위해 상기 제어전압을 상기 안정전압(VR)으로 비교후 상기 클럭신호(XCLK)에 의해 래치하여 상기 제5도의 파형D와 같은 안정상태 신호를 발생한다. 이는 상기 안정전압을 반전단(-)으로 입력하고 상기 제어전압을 비반전단(+)으로 입력하여 그 차를 비교 출력하는 제4비교기(131)와, 상기 제4비교기(131)의 비교출력을 상기 클럭신호(XCLK)에 의해 래치출력하며 상기 리세트신호(XRST)에 의해 리세트하는 제3플립플롭(132)과, 상기 제3플립플롭(132)의 래치출력을 입력하여 상기 클럭신호(XCLK)에 의해 래치출력하며 상기 리세트 신호(XRST)에 의해 리세트하는 제4플립플롭(133)과, 상기 제3플립플롭(132)의 래치출력과 상기 제4플립플롭(133)의 래치출력을 배타적 논리합하여 상기 안정상태 신호를 인가하는 제2배타적 논리합게이트(134)에 의해 달성된다. 여기서 제5도의 파형 C,D상에 나타나는 점선형의 펄스 D.C는 본 발명에 사용되지 않는 아무런 의미없는 신호이다. 상기 브레이크 신호 생성부(150)는 상기 제로크로스 신호 및 상기 안정상태신호 그리고 상기 모드신호(PB)를 입력하여 상기 클럭신호(XCLK)에 의해 래치된 상기 모드신호(PB)와 상기 안정상태 신호를 게이팅하고 상기 제로크로스신호에 의해 래치하여 제5도의 파형E와 같은 상기 브레이크 신호를 생성한다. 이는 상기 모드신호(PB)를 상기 클럭신호(XCLK)에 의해 래치출력하는 제5플립플롭(151)과, 상기 제5플립플롭(151)의 래치출력과 상기 안정상태신호 및 상기 리세트신호(XRST)를 입력하여 논리합하기 위한 제2오아게이트(152)와, 상기 제2오아게이트(152)의 오아출력에 의해 리세트되며 클럭단으로 인가되는 상기 제로크로스신호에 의해 하이상태의 입력을 래치출력하여 상기 브레이크 신호를 발생하는 제6플립플롭(153)에 의해 달성된다. 또한 상기 윈도우 부(140)는 상기 리니어 랜지게이팅 신호와 상기 브레이크 신호를 상기 클럭신호(XCLK)에 의해 래치하여 상기 픽업의 위치를 감시하기 위한 제5도의 파형F와 같은 윈도우 신호를 생성한다. 이는 상기 리세트 신호(XRST)에 의해 리세트되며 상기 브레이크 신호를 상기 클럭신호에 의해 래치출력하는 제7플립플롭(141)과, 상기 제7플립플롭(141)의 래치출력과 상기 리세트 신호(XRST)를 논리합하기 위한 제3오아게이트(142)와, 상기 제3오아게이트(142)의 출력에 의해 리세트되며 클럭단으로 인가되는 상기 리니어 랜지 게이팅신호에 의해 하이상태의 입력을 래치출력하여 상기 윈도우 신호를 발생하는 제8플립플롭(143)에 의해 충분히 달성된다. 상기의 일실시예에서 사용된 소자들외에도 타의 논리소자를 적절히 이용할 수 있음은 이 분야의 통상의 지식을 가진 자라면 누구나 알 수 있게 될 것이다. 따라서 상기 게이팅부(160)는 상기 윈도우 신호 및 상기 브레이크 신호 그리고 상기 모드신호(PB)를 입력하여 앤드 게이팅함에 의해 제5도의 구간T만큼 하이상태를 가지는 파형BS를 제1도의 상기 멀티플렉서(40)의 선택단(S)에 인가한다. 따라서 상기 멀티플렉서(40)는 상기 센터전압을 선택하여 상기 모터 구동부(60)으로 출력한다. 그러므로 상기 모터 구동부(60)에 인가되는 상기 모터구동전압은 제5도의 파형F01, F02로서 나타날 것이고, 상기 파형F01은 내주에서 외주로 이동할 경우임을 알 수 있을 것이다. 따라서 상기 구간T만큼 브레이크 또는 상승된 전압이 인가되므로 상기 피이드모터의 제동이 그만큼 빠르게 되어 고속억세스시에 피이드계의 동작이 안정됨을 알 수 있을 것이다. 이상에서 상술한 것은 실시예에 다라 설명하고 도시하였지만 동작 및 그 구성은 본 발명의 고상한 개념을 벗어나지 않는 범위내에서 여러 가지 변화와 변형이 가능함을 본분야의 통상의 기량을 가진 자라면 능히 이해 가능하고 또한 실시할 수 있을 것임이 명백할 것이다.

상술한 바와 같이 본 발명은 광학 기록재생장치의 피이드계를 안정시켜 고속억세스시 데이타의 독출시간을 개선할 수 있는 이점이 있다.

Claims (9)

1. 피이드 모터를 구비한 광학 기록 재생장치의 피이드계 회로에 있어서, 인가되는 트래킹 에러신호를 위상보상후 디스크의 외주나 내주방향으로 상기 피이드모터를 이동시키기위한 제어전압을 생성하는 피이드계 신호 발생수단과, 상기 신호 발생수단의 제어전압과 미리 설정된 센터전압중의 어느 일측을 인가되는 브레이크 선택신호에 응답하여 출력하기 선택수단과, 상기 피이드계신호 발생수단으로부터 인가되는 상기 제어전압을 상기 센터전압과 상기 센터전압보다 높은 안정전압으로 감시한 후 외부로부터 인가되는 모드 신호 및 클럭, 리세트신호에 의해 게이팅하여 상기 브레이크선택신호를 생성하는 브레이크 선택 신호 발생수단과, 상기 선택수단으로부터 선택출력된 상기 전압에 응답하여 상기 피이드 모터를 구동하기 위한 구동전압을 상기 피이드 모터에 인가하는 모터 구동수단수단으로 구성됨을 특징으로 하는 트랙 이동시의 피이드계 안정화회로.
2. 제1항에 있어서, 상기 브레이크 선택신호 발생수단이 상기 제어전압과 상기 모드신호를 입력하여 상기 디스크의 트랙상에 위치하고 있는 픽업이 리니어 영역내에 존재하는가를 검출하기 위해 상기 제어전압을 미리 설정된 최대 또는 최소기준전압으로 비교후 상기 모드신호와 게이팅한 리니어 랜지게이팅 신호를 생성하는 리니어 랜지 게이트부와, 상기 제어전압과 상기 센터전압이 일치하는 지점을 검출하기 위해 상기 제어전압을 상기 센터전압으로 비교후 상기 클럭신호에 의해 래치하여 제로크로스 신호를 발생하는 제로 크로스 검출부와, 상기 제어전압의 안정상태를 검출하기 위해 상기 제어전압을 상기 안정전압으로 비교후 상기 클럭신호에 의해 래치하여 안정상태 신호를 발생하는 안정상태 검출부와, 상기 제로크로스 신호 및 상기 안정상태신호 그리고 상기 모드신호를 입력하여 상기 클럭신호에 의해 래치된 상기 모드신호와 상기 안정상태신호를 게이팅하고 상기 제로크로스신호에 의해 래치하여 상기 브레이크 신호를 생성하는 브레이크 신호 생성부와, 상기 리니어 랜지게이팅신호와 상기 브레이크 신호를 상기 클럭신호에 의해 래치하여 상기 픽업의 위치를 감시하기 위한 윈도우 신호를 생성하는 윈도우부와, 상기 윈도우 신호 및 상기 브레이크 신호 그리고 상기 모드신호를 입력하여 게이팅함에 의해 상기 브레이크 선택신호를 출력하는 게이팅부로 구성됨을 특징으로 하는 트랙이동시의 피이드계 안정화 회로.
3. 제2항에 있어서, 상기 리니어 랜지 게이트부가 상기 제어전압에 각기 비반전단 및 반전단이 연결되고 반전단 및 비반전단에 상기 최대 및 최소 기준전압이 연결되어 각기 그 차를 비교출력하는 제1,2비교기와, 상기 제1,2비교기의 비교출력을 입력하여 오아게이팅함에 의해 어떠한 경우에도 상기 비교출력을 인가하도록 하는 제1오아게이트와, 상기 제1오아게이트의 출력과 상기 모드신호를 앤드게이팅하여 상기 리니어 랜지 게이팅신호를 인가하는 제1앤드게이트로 구성됨을 특징으로 하는 트랙이동시의 피이드계 안정화 회로.
4. 제2항에 있어서, 상기 제로 크로스 검출부가 상기 제어전압과 상기 센터전압을 비교하기 위해 상기 제어전압을 비반전단으로 입력하고 상기 센터전압을 반전단으로 입력하여 그 차를 비교출력하는 제3비교기와, 상기 제3비교기의 비교 출력을 상기 클럭신호에 의해 래치출력하며 상기 리세트 신호에 의해 리세트하는 제1플립플롭과, 상기 제1플립플롭의 래치출력을 입력하여 상기 클럭신호에 의해 래치출력하며 상기 리세트 신호에 의해 리세트하는 제2플립플롭과, 상기 제1플립플롭의 래치출력과 상기 제2플립플롭의 래치출력을 배타적 논리합하여 상기 제로크로스 신호를 인가하는 제1배타적 논리합게이트로 구성됨을 특징으로 하는 트랙이동시의 피이드계 안정화 회로.
5. 제2항에 있어서, 상기 안정상태 검출부가 상기 안정전압을 반전단으로 입력하고 상기 제어전압을 비반전단으로 입력하여 그 차를 비교 출력하는 제4비교기와, 상기 제4비교기의 비교출력을 상기 클럭신호에 의해 래치출력하며 상기 리세트신호에 의해 리세트하는 제3플립플롭과, 상기 제3플립플롭의 래치출력을 입력하여 상기 클럭신호에 의해 래치출력하며 상기 리세트 신호에 의해 리세트하는 제4플립플롭과, 상기 제3플립플롭의 래치출력과 상기 제4플립플롭의 래치출력을 배타적 논리합하여 상기 안정상태 신호를 인가하는 제2배타적 논리합게이트로 구성됨을 특징으로 하는 트랙이동시의 피이드계 안정화 회로.
6. 제2항에 있어서, 상기 브레이크 신호 생성부가 상기 모드신호를 상기 클럭신호에 의해 래치출력하는 제5플립플롭과, 상기 제5플립플롭의 래치출력과 상기 안정상태신호 및 상기 리세트신호를 입력하여 논리합하기 위한 제2오아게이트와, 상기 제2오아게이트의 오아출력에 의해 리세트되며 클럭단으로 인가되는 상기 제로크로스신호에 의해 하이상태의 입력을 래치출력하여 상기 브레이크 신호를 발생하는 제6플립플롭으로 구성됨을 특징으로 하는 트랙이동시의 피이드계 안정화 회로.
7. 제2항에 있어서, 상기 윈도우부가 상기 리세트 신호에 의해 리세트되며 상기 브레이크 신호를 상기 클럭신호에 의해 래치출력하는 제7플립플롭과, 상기 제7플립플롭의 래치출력과 상기 리세트 신호를 논리합하기 위한 제3오아게이트와, 상기 제3오아게이트의 출력에 의해 리세트되며 클럭단으로 인가되는 상기 리니어 랜지 게이팅신호에 의해 하이상태의 입력을 래치출력하여 상기 윈도우 신호를 발생하는 제8플립플롭으로 구성됨을 특징으로 하는 트랙이동시의 피이드계 안정화 회로.
8. 제2항에 있어서, 상기 게이팅부가 상기 윈도우 신호 및 상기 브레이크 신호 그리고 상기 모드신호를 입력하여 논리곱함에 의해 상기 브레이크 선택신호를 출력하는 앤드게이트로 구성됨을 특징으로 하는 트랙이동시의 피이드계 안정화 회로.
9. 제1항에 있어서, 상기 선택수단이 상기 피이드계 신호발생수단과 상기 모터구동수단간에 연결되어 상기 브레이크 선택신호에 대응하여 상기 제어전압이나 상기 센터전압을 선택적으로 출력하는 2입력 멀티플렉서로 구성됨을 특징으로 하는 트랙이동시의 피이드계 안정화 회로.