KR0164500B1 - 드롭아웃 검출신호 조절회로 - Google Patents

드롭아웃 검출신호 조절회로 Download PDF

Info

Publication number
KR0164500B1
KR0164500B1 KR1019950067550A KR19950067550A KR0164500B1 KR 0164500 B1 KR0164500 B1 KR 0164500B1 KR 1019950067550 A KR1019950067550 A KR 1019950067550A KR 19950067550 A KR19950067550 A KR 19950067550A KR 0164500 B1 KR0164500 B1 KR 0164500B1
Authority
KR
South Korea
Prior art keywords
signal
output
detection signal
unit
dropout detection
Prior art date
Application number
KR1019950067550A
Other languages
English (en)
Other versions
KR970050870A (ko
Inventor
김제원
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950067550A priority Critical patent/KR0164500B1/ko
Publication of KR970050870A publication Critical patent/KR970050870A/ko
Application granted granted Critical
Publication of KR0164500B1 publication Critical patent/KR0164500B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/24—Signal processing not specific to the method of recording or reproducing; Circuits therefor for reducing noise

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

본 발명은 드롭아웃 검출신호의 폭을 조절하여 절환잡음을 제거하여 주고, 드롭아웃 검출신호의 위치를 조절하여 지연시간을 보상하여 줌으로써, 드롭아웃을 정확하게 보상하여 줄 수 있는 드롭아웃 검출신호의 위치 및 폭조절회로에 관한 것이다.
본 발명의 드롭아웃 검출신호 조절회로는 클럭신호에 따라 드롭아웃 검출신호의 폭을 구하고, 절환잡음을 제거하기 위하여 펄스폭 제어신호에 따라 구해진 드롭아웃 검출신호의 폭을 조정하는 펄스폭조정부와, 지연시간을 보상하여 주기 위하여 클럭신호와 펄스위치 제어신호에 따라 펄스폭조정부를 통해 펄스폭이 조정된 드롭아웃검출신호의 위치를 조정하여 폭과 위치가 조정된 드롭아웃 검출신호를 출력하기 위한 펄스위치 조정부로 이루어 졌다.

Description

드롭아웃 검출신호 조절회로
제1도는 종래의 절환잡음용 드롭아웃 검출신호 발생회로도.
제2도는 제1도의 입, 출력파형도.
제3도는 본 발명의 실시예에 따른 드롭아웃 검출신호 조절회로도.
제4도는 (a)와(b)는 제3도의 드롭아웃 검출신호 조절회로의 입, 출력파형도.
제5도는 제3도의 드롭아웃 검출신호 조절회로의 상세회로도.
* 도면의 주요부분에 대한 부호의 설명
100 : 펄스폭 조정부 200 : 펄스위치 조정부
110 : 카운팅부 120 : 조정부
210 : 지연부 220 : 선택부
211-214 : 지연수단 221-224 : 선택수단
11-17 : T 플립플롭 21-25 : 익스클루시브 오아게이트
27, 31, 32, 41-44, 51-58, 61-75, 78 : D 플립플롭
33, 45, 59, 77 : 멀티플렉서
본 발명은 드롭아웃 검출기에 관한 것으로서, 특히 드롭아웃 검출신호의 위치 및 폭을 조정하여 드롭아웃구간과 정상영상신호간의 절환시에 발생되는 절환잡음을 제거하여 줄 수 있는 드롭아웃 검출신호의 위치 및 폭 조절회로에 관한 것이다.
디스크나 테이프등에 기록되어 있는 영상신호는 흠집이나 상처등에 의해 원래의 신호가 손상되어진다. 이렇게 손상된 신호는 재생시 화면에 치명적인 손상을 주게 되고, 데이터가 손실된 부분은 화면상에 하얀 줄 등으로 나타난다.
일반적인 영상시스템에서는 이러한 현상을 방지하기 위하여 누락(DROP OUT)된 신호를 검출하고, 신호가 누락된 부분에 영상신호의 라인상관성을 이용하여 바로 이전 1H라인의 영상 데이터를 삽입함으로서 영상신호의 드롭아웃을 보상하였다.
영상신호의 드롭아웃을 검출방식은 입력 FM신호의 진폭을 이용하여 드롭아웃으로 검출하는 방식과 주파수를 측정하여 드롭아웃을 검출하는 방식이 두가지가 있다. 따라서, 이러한 방식으로 검출된 드롭아웃 검출신호를 드롭아웃이 검출된 구간, 즉 영상신호가 누락된 부분에서 발생시켜 줌으로써 영상신호가 누락된 부분에 1H라인전의 영상신호로 치환하여 주었다.
그러나, 상기와 같이 영상신호가 드롭아웃된 부분을 검출하여 이를 보상하여 주는 경우에, 드롭아웃 검출펄스의 에지부분에서는 드롭아웃구간과 정상영상신호간의 스위칭에 따른 절환잡음(switching noise)이 발생되는 문제점이 있었다.
제1도는 종래의 드롭아웃 검출펄스의 에지부분에서 발생되는 절환잡음을 제거하기 위한 드롭아웃 검출신호 발생회로도를 도시한 것이다.
제1도는 종래의 절환잡음 제거용 드롭아웃 검출신호 발생회로도를 도시한 것이다.
제1도를 참조하면, 종래의 절환잡음 제거용 드롭아웃 검출신호 발생회로는 입력단(IN)에 인가된 드롭아웃 검출신호에 따라 구동되는 NPN 트랜지스터(Q1)와, 상기 트랜지스터(Q1)에 의해 구동되는 NPN 트랜지스터(Q2)와, 상기 NPN 트랜지스터(Q1)의 에미터와 NPN 트랜지스터(Q2)의 베이스 사이에 연결된 콘덴서(C1)와, 상기 NPN 트랜지스터(Q1,Q2)의 에미터에 각각 연결된 전류원(I1,I2)으로 구성된다.
상기한 바와 같은 구성을 갖는 제1도의 회로는 콘덴서와 전류량을 이용하여 절환잡음을 제거하여 주는 회로로서, 입력단(IN)에 인가되는 제2도(A)와 같은 드롭아웃 검출신호가 하이상태로 트리거되는 시점에서 트랜지스터(Q2)가 턴온된다.
이때, 트랜지스터(Q1)의 에미터에 연결된 전류원(I1)을 통해 흐르는 전류량을 수μA로 제한하여 설정하면, 트랜지스터(Q1)를 통해서 흐르는 전류는 콘덴서(C1)에 충전된다.
콘덴서(C1)에 충전된 전압이 일정치이상이 되면 트랜지스터(Q2)도 온되어 출력단(OUT)을 통해 하이상태의 신호가 출력된다.
한편, 드롭아웃 검출신호가 로우레벨로 트리거될 때 콘덴서(C1)에 충전된 전압은 방전되어 트랜지스터(Q2)는 오프되므로, 출력단(OUT)을 통해 제2도(B)와 같은 신호가 출력된다.
따라서, 출력단(OUT)을 통해 출력된 신호를 이용하여 드롭아웃구간과 영상신호구간을 겹치게 함으로써, 화면의 절환잡음을 제거할 수 있었다.
그러나, 상기의 회로는 입력되는 드롭아웃 검출신호에 대하여 항상 일정한 폭을 갖는 펄스를 출력하기 때문에 정확하게 절환잡음을 제거할 수 없는 문제점이 있었다.
그리고, 드롭아웃 검출신호는 디스크나 테이프에 기록된 영상 FM 신호에서 영상신호의 드롭아웃을 검출하기 때문에 검출된 드롭아웃 검출신호에 대하여 일정시간동안 지연시켜주는 것이 필요하다.
드롭아웃을 보상하여 주는 과정을 살펴보면, 영상 FM 신호는 영상신호 처리부 즉, FM 복조부 및 아날로그/디지탈 변환부를 통해 신호 처리된 다음 드롭아웃보상부에 인가된다. 그리고, 영상 FM 신호로부터 드롭아웃 검출부를 통해 검출된 드롭아웃 검출신호는 바로 드롭아웃 보상부에 인가된다. 따라서, 드롭아웃 보상부는 상기 신호 처리되니 영상신호와 함께 드롭아웃 검출신호를 입력하여 드롭아웃을 보상하여 주게 된다.
그러므로, 드롭아웃 검출부를 통해 검출된 드롭아웃 검출신호는 영상 FM 신호가 FM 복조부를 통해 복조되고 아날로그/디지탈 변환기를 통해 디지털 신호로 변환되는 시간 만큼 지연된 다음 드롭아웃 보상부에 인가되어야 정확하게 드롭아웃을 보상하여 주게 된다.
그러므로, 정확하게 드롭아웃을 보상하여 주기 위해서는 드롭아웃 검출 신호를 일정시간만큼 지연시켜주는 것이 요구된다. 통상적으로, FM 복조부와 아날로그/디지탈 변환부에 의한 지연시간은 시스템에 따라 다르지만, 통상 300 내지 600nS 정도의 지연시간을 갖는다.
본 발명은 상기한 바와같은 종래 기술의 문제점을 해결하기 위한 것으로서, 드롭아웃 검출신호의 폭을 조절하여 절환잡음을 제거하여 주고, 드롭아웃 검출신호의 위치를 조절하여 지연시간을 보상하여 줌으로써, 드롭아웃을 정확하게 보상하여 줄 수 있는 드롭아웃 검출신호 조절회로를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명이 드롭아웃 검출신호 조절회로는 클럭신호에 따라 드롭아웃 검출신호의 폭을 구하고, 절환잡음을 제거하기 위하여 펄스폭 제어신호에 따라 구해진 드롭아웃 검출신호의 폭을 조정하는 펄스폭 조정부와, 지연시간을 보상하여 주기 위하여 클럭신호와 펄스위치 제어신호에 따라 펄스폭조정부를 통해 펄스폭이 조정된 클럭신호와 펄스위치 제어신호에 따라 펄스폭조정부를 통해 펄스폭이 조정된 드롭아웃검출신호의 위치를 조정하여 폭과 위치가 조정된 드롭아웃 검출신호를 출력하기 위한 펄스위치 조정부로 이루어지는 것을 특징으로 한다.
상기 드롭아웃 검출신호 조절회로에 있어서, 펄스폭 조정부는 클럭신호에 따라 드롭아웃 검출신호의 폭을 구하는 카운팅부와, 카운팅부의 출력신호를 입력하여 펄스폭 제어신호에 따라 드롭아웃 검출신호의 폭을 조정하기 위한 조정부로 구성되는 것을 특징으로 한다.
상기 드롭아웃 검출신호 조절회로에 있어서, 펄스위치 조정부는 상기 펄스폭 조정부로부터 출력되는 폭조정된 드롭아웃 검출신호를 입력하여 클럭신호에 따라 소정시간동안 지연시켜 주기위한 지연부와, 상기 지연부를 통해 위치가 지연된 드롭아웃 검출신호와 상기 펄스폭 조정부로부터 출력되는 폭조정된 드롭아웃 검출신호를 입력하고, 펄스위치 제어신호에 따라 두입력신호중 하나를 선택하여 출력하는 선택부와, 상기 선택부의 출력신호를 입력하여 클럭신호의 상승에지에서 위치 및 폭조정된 드롭아웃 검출신호로서 출력하는 출력부로 구성되는 것을 특징으로 한다.
이하 본 발명의 실시에를 첨부된 도면에 의거하여 설명하면 다음과 같다.
제4도는 본 발명의 실시예에 따른 드롭아웃 검출신호 조절회로의 블록도를 도시한 것이다.
제4도를 참조하면, 본 발명의 실시예에 따른 드롭아웃 검출신호 조절회로는 클럭신호(CK)에 따라 드롭아웃 검출신호(DODS)의 폭을 구하고, 절환잡음을 제거하기 위하여 펄스폭 제어신호 (WI)에 따라 구해진 드롭아웃 검출신호의 폭을 조정하여 폭조정된 드롭아웃 검출신호(DODS')를 출력하는 펄스폭조정부(100)와, 지연시간을 보상하여 주기 위하여 클럭신호(CK)와 펄스위치 제어신호(PO)에 따라 펄스폭조정부(100)를 통해 폭조정된 드롭아웃검출신호(DODS')의 위치를 조정하여 폭과 위치가 조정된 드롭아웃 검출 신호(ADODS)를 출력하기 위한 펄스위치 조정부(200)로 이루어졌다.
상기한 바와 같은 구성을 갖는 드롭아웃 검출신호 조절회로에 따르면, 펄스폭 조정부(100)에서는 제5도(A)에 도시된 바와같이 드롭아웃 검출신호(DODS)를 입력하고, 펄스폭 제어신호(WI)에 따라 절환잡음을 제거하기 위하여 펄스의 폭을 가변시켜 폭조정된 드롭아웃 검출신호(DODS')를 출력하며, 펄스위치 조정부(200)에서는 영상 FM 신호의 FM 복조 및 아날로그/디지탈 신호처리에 따른 지연시간을 보상하여 주기 위하여 펄스위치 제어신호에 따라서 폭 조정된 드롭아웃 검출신호(ADODS)를 출력한다.
제6도는 제4도의 본 발명의 드롭아웃 검출신호 조절회로의 상세회로도를 도시한 것이다.
제6도를 참조하면, 본 발명의 드롭아웃 검출신호 조절회로에 있어서, 펄스폭 조정부(100)는 클럭신호(CK)에 따라 드롭아웃 검출신호(DODS)의 폭을 구하는 카운팅부(110)와, 카운팅부(110)의 출력신호를 입력하여 펄스폭 제어신호(WI)에 따라 드롭아웃 검출신호의 폭을 조정하기 위한 조정부(120)로 구성된다.
펄스폭 조정부(100)의 카운팅부(110)는 클럭단자에 클럭신호(CK)가 인가되고, 클리어단자(치)에 드롭아웃 검출신호(DODS)가 인가되며, 그의 출력이 다음단의 입력단(T)에 인가되도록 직렬구성된 제1내지 제7T플립플롭(11-17)으로 구성된다.
펄스폭 조정부(100)의 조정부(120)는 상기 T플립플롭(11-17)중 제3내지 제7T플립플롭(13-17)의 출력신호(YOT)가 일입력단에 인가되고, 타입력단에 펄스폭 제어신호(WI)가 최하위비트(LSB) WI0부터 최상위비트(MBS) WI4까지 1비트씩 순차적으로 인가되며, 두입력을 익스클루시브 오아하여 출력하는 익스클루시브 오아게이트(21-25)와, 상기 익스클루시브 오아 게이트(21-25)의 출력을 입력하여 논리 오아하여 상기 제1T플립플롭(11)의 입력단(T)으로 출력하는 오아 게이트(26)와, 상기 오아 게이트(26)의 출력신호를 일벽신호(D)로 하여 클럭신호(CK)의 상승에지에 출력단(YO)을 통해 폭조정된 드롭아웃 검출신호(DODS')를 출력하는 D플립플롬(27)으로 구성된다.
또한, 제6도를 참조하면, 본 발명의 드롭아웃 검출신호 조절회로에 있어서, 펄스위치 조정부(100)는 상기 펄스폭 조정부(100)로부터 출력되는 폭조정된 드롭아웃 검출신호(DODS')를 입력하여 클럭신호(CK)에 따라 소정시간동안 지연시켜 주기위한 지연부(210)와, 상기 지연부(210)를 통해 위치가 지연된 드롭아웃 검출신호와 상기 펄스폭 조정부(100)로부터 출력되는 폭조정된 드롭아웃 검출신호(DODS')를 입력하고, 펄스위치 제어신호(PO)에 따라 두입력신호중 하나를 선택하여 출력하는 선택부(220)와, 상기 선택부(220)의 출력신호를 입력하여 클럭신호(CK)의 상승에지에서 위치 및 폭조정된 드롭아웃 검출신호(ADODS)로서 출력하는 출력부(230)로 구성된다.
지연부(210)는 상기 펄스폭 조정부(100)로 부터 출력되는 폭조정된 드롭아웃 검출신호(DODS')를 입력하여 클럭신호(CK)에 따라 각각 소정시간(t1,t2,t3,t4)동안 지연시켜 주기위한 제1 내지 제4지연수단(211-214)로 구성된다.
선택부(220)는 상기 지연부(210)의 제1지연수단(211)를 통해 위치가 소정시간(t1)만큼 지연된 드롭아웃 검출신호와 상기 펄스폭 조정부(100)로 부터 출력되는 폭조정된 드롭아웃 검출신호(DODS')를 입력하고, 펄스위치 제어신호(PO)의 최하위비트(PO0)에 따라 두입력중 하나를 선택하여 출력하는 제1선택수단(221)과, 상기 지연부(210)의 제2지연수단(212)를 통해 위치가 소정시간(t2)만큼 지연된 드롭아웃 검출신호와 상기 제1선택수단(221)으로 출력되는 신호를 입력하고, 펄스위치 제어신호(PO)의 PO1에 따라 두입력중 하나를 선택하여 출력하는 제2선택수단(222)과, 상기 지연부(210)의 제3지연수단(213)를 통해 위치가 소정시간(T3)만큼 지연된 드롭아웃 검출신호와 상기 제2선택수단(222)으로부터 출력되는 신호를 입력하고, 펄스위치 제어신호(PO)의 PO2에 따라 두입력중 하나를 선택하여 출력하는 제3선택수단(223)과, 상기 지연부(210)의 제4지연수단(214)를 통해 위치가 소정시간(T4)만큼 지연도니 드롭아웃 검출신호와 상기 제3선택수단(223)으로부터 출력되는 신호를 입력하고, 펄스위치 제어신호(PO)의 PO3에 따라 두입력중 하나를 선택하여 출력하는 제4선택수단(224)로 구성된다.
상기 지연부(210)의 제1지연수단(211)은 상기 펄스폭 조정부(100)의 D플립플롭(27)으로부터 출력되는 폭조정된 드롭아웃 검출신호(DODS')를 입력신호(D)로 하고 그의 출력이 다음단의 입력신호로 인가되도록 직렬연결되어, 클럭신호(CK)에 따라 소정시간(T1)만큼 지연시켜 주기위한 D플립플롭(31,32)으로 구성된다.
상기 지연부(210)의 제2지연수단(212)은 상기 선택부(220)의 제1선택수단(221)으로부터 출력되는 신호를 입력신호(D)로 하고 그의 출력이 다음단의 입력신호로 인가되도록 직렬연결되어, 클럭신호(CK)에 따라 소정시간(T2)만큼 지연시켜 주기위한 D플립플롭(41-44)으로 구성된다.
상기 지연부(210)의 제3지연수단(213)은 상기 선택부(220)의 제2선택수단(222)으로부터 출력되는 신호를 입력신호(D)로 하고 그의 출력이 다음단의 입력신호로 인가되도록 직렬연결되어, 클럭신호(CK)에 따라 소정시간(T3)만큼 지연시켜 주기위한 D플립플롭(51-58)으로 구성된다.
상기 지연부(210)의 제4지연수단(214)은 상기 선택부(220)의 제3선택수단(223)으로부터 출력되는 신호를 입력신호(D)로 하고 그의 출력이 다음단의 입력신호로 인가되도록 직렬연결되어, 클럭신호(CK)에 따라 소정시간(T4)만큼 지연시켜 주기위한 D플립플롭(61-76)으로 구성된다.
상기 선택부(220)의 제1선택수단(221)은 상기 펄스폭 조정부(100)로부터 출력되는 폭조정된 드롭아웃 검출신호(DODS')를 일입력(I0)으로 하고, 상기 지연부(210)의 제1지연수단(211)의 D플립플롭(32)으로부터 출력되는 신호를 타입력(I1)으로 하며, 선택단자(S)에 인가되는 펄스위치 제어신호(PO)의 최하위비트(PO0)에 따라 두입력(I0,I1)중 하나를 선택하여 출력하는 멀티플렉서(33)로 구성된다.
상기 선택부(220)의 제2선택수단(222)은 상기 제1선택수단(221)의 멀티플렉서(33)의 출력을 일입력(I0)으로 하고, 상기 지연부(210)의 제2지연수단(212)의 D플립플롭(44)으로부터 출력되는 신호를 타입력(I1)으로 하며, 선택단자(S)에 인가되는 펄스위치 제어신호(PO)의 PO1에 따라 두입력(I0,I1)중 하나를 선택하여 출력하는 멀티플렉서(45)로 구성된다.
상기 선택부(220)의 제3선택수단(223)은 상기 제2선택수단(222)의 멀티플렉서(45)의 출력을 일입력(I0)으로 하고, 상기 지연부(210)의 제3지연수단(213)의 D플립플롭(58)으로부터 출력되는 신호를 타입력(I1)으로 하며, 선택단자(S)에 인가되는 펄스위치 제어신호(PO)의 PO2에 따라 두입력(I0,I1)중 하나를 선택하여 출력하는 멀티플렉서(59)로 구성된다. 상기 선택부(220)의 제4선택수단(224)은 상기 제3선택수단(223)의 멀티플렉서(59)의 출력을 일입력(I0)으로 하고, 상기 지연부(210)의 제4지연수단(214)의 D플립플롬(75)으로부터 출력되는 신호를 타입력(I1)으로 하며, 선택단자(S)에 인가되는 펄스위치 제어신호(PO)의 PO3에 따라 두입력(I0,I1)중 하나를 선택하여 출력하는 멀티플렉서(77)로 구성된다.
출력부(230)는 선택부(220)의 제4선택수단(224)의 멀티플렉서(77)로부터 출력되는 신호를 입력신호(D)로 하여 클럭신호(CK)의 상승에지에서 출력단(NO)을 통해 폭조정된 드롭아웃 검출신호(DODS')를 출력하는 D플립플롭(78)으로 구성된다.
또한, 본 발명의 드롭아웃 검출신호 조절회로는 클럭신호(CK)를 각각 지연시켜 펄스폭 조정부(100)와 펄스위치 조정부(200)에 각각 인가하기 위한 논리게이트(81-86)을 더 포함한다.
상기한 바와 같은 구성을 갖는 본 발명의 드롭아웃 검출신호 조절회로의 동작을 설명하면 다음과 같다.
먼저, 드롭아웃 검출신호(DODS)가 펄스폭 조정부(100)의 카운팅부(110)에 입력되면, 카운팅부(110)의 다수의 직렬연결된 T플립플롭(11-17)으로 구성된 31진 카운터는 클럭단자에 인가되는 클럭신호(CK)에 따라 입력된 드롭아웃 검출신호(DODS)의 폭을 카운팅한다.
드롭아웃 검출신호(DODS)의 폭을 카운팅된 플립플롭(11-17)중 플립플롭(13-17)의 출력갑이 조정부(120)의 익스클루시브 오아게이트(21-25)의 일입력으로 인가되고, 타입력에는 펄스폭 제어신호 WI4:0가 최하위비트 WI0부터 최상위비트 WI4까지 1비트씩 순차적으로 인가된다.
따라서, 조정부(120)는 두 입력신호를 익스클루시브 오아하여 오아 게이트(26)에 출력하고, 오아 게이트(26)의 출력은 플립플롭(27)이 입력단에 인가되어 클럭신호의 포지티브에지에서 폭조정된 드롭아웃 검출신호(DODS')가 출력된다.
이때, 펄스폭은 펄스폭제어신호(WI)의 LSB 1비트는 2클럭만큼의 펄스폭을 조정하여 주며, 펄스폭제어신호에 따른 펄스폭변화는 다음의 표 1과 같다.
상기와 같이 펄스폭이 조정된 드롭아웃 검출신호(DODS')는 펄스위치 조정부(200)를 통해 FM 복조부와 아날로그/디지탈 변환부를 통한 신호처리시간만큼 지연되어 위치를 조정하여 준다.
즉, 정확한 위치에서 드롭아웃을 보상하기 위하여 펄스위치 제어신호(PO)에 따라 지연부(210)를 통해 펄스위치를 제어하는데, 펄스위치는 각각 2개의 D플립플롭(31,32)로 구성된 제1지연수단(211), 4개의 D플립플롭(41-44)으로 구성된 제2지연수단(212), 8개의 D플립플롭(51-58)으로 구성된 제3지연수단(213) 및 16개의 D플립플롭(71-76)으로 구성된 제4지연수단(214)를 통해 T1,T2,T3 및 T4만큼 지연된다.
이때, 각 선택수단(221-224)의 멀티플렉서(33,45,59,77)는 펄스위치 제어신호(PO)에 따라 두입력신호중 하나를 선택출력하는데, 제1선택수단(221)의 멀티플렉서(33)는 펄스폭 조정부(100)로부터 출력되는 신호(DODS')를 일입력(i0)으로 하고, 제1지연수단(211)을 통해 T1만큼 지연된 출력을 타입력(I1)으로 하여, PO0가 0일때는 펄스폭 조정부(100)로부터 출력되는 신호(DODS')를 선택하여 제2지연수단(212)으로 인가하고, PO0가 1일때는 제1지연수단(211)의 출력을 선택하여 제2지연수단(212)에 인가한다.
제2 내지 제3선택수단(222-224)의 멀티플렉서(45,59,77)도 상기와 동일하게 동작하여 두입력단에 인가되는 신호중 하나를 선택하여 출력하게 된다.
펄스위 위치는 펄스위치 제어신호(PO)에 따라 선택할 수 있으며, 펄스위치 변화는 다음의 표 2와 같다.
그러므로, 상기한 바와같이 제4선택수단(224)의 멀티플렉서(76)의 출력은 출력부(230)의 D플립플롭(78)의 입력으로 인가되어 클럭펄스의 포지티브 에지에서 폭과 위치가 조정된 드롭아웃 검출신호 (ADODS)로서 출력되어 진다.
상기한 바와 같은 본 발명에 따르면, 펄스폭과 위치를 제어신호에 따라 일정한 범위내에서 조정이 가능하므로, 절환잡음을 제거하고, 영상 FM 신호처리에 따른 지연시간을 용이하게 보상하여 줄 수 있을 뿐만 아니라 일반적인 펄스폭 및 위치조절회로에 적용될 수 있다.
또한 본 발명은 아날로그 영역에서 펄스폭 조정을 디지털영역에서 펄스의 뒷부분과 앞부분가지 조절할 수 있는 이점이 있다.

Claims (17)

  1. 클럭신호(CK)에 따라 드롭아웃 검출신호(DODS)의 폭을 구하고, 절환잡음을 제거하기 위하여 펄스폭 제어신호(WI)에 따라 구해진 드롭아웃 검출신호의 폭을 조정하여 폭조정된 드롭아웃 검출신호(DODS')를 출력하는 펄스폭 조정부(100)와, 지연시간을 보상하여 주기 위하여 클럭신호(CK)와 펄스위치 제어신호 (PO)에 따라 펄스폭조정부(100)를 통해 폭조정된 드롭아웃 검출신호(DODS')의 위치를 조정하여 폭과 위치가 조정된 드롭아웃 검출신호(ADODS)를 출력하기 위한 펄스위치 조정부(200)로 이루어지는 것을 특징으로 하는 검출신호 조절회로.
  2. 제1항에 있어서, 펄스폭 조정부(100)는 클럭신호(CK)에 따라 드롭아웃 검출신호(DODS)의 폭을 구하는 카운팅부(110)와, 카운팅부(110)의 출력신호를 입력하여 펄스폭 제어신호(WI)에 따라 드롭아웃 검출신호의 폭을 조정하여 폭조정된 드롭아웃 검출신호 (DODS')를 출력하기 위한 조정부(120)로 구성되는 것을 특징으로 하는 드롭아웃 검출신호 조절회로.
  3. 제2항에 있어서, 펄스폭 조정부(100)의 카운팅부(110)는 클럭단자에 클럭신호(CK)가 인가되고, 클리어단자(cl)에 드롭아웃 검출신호(DODS)가 인가되며, 그의 출력이 다음단의 입력단(t)에 인가되도록 직렬구성된 제1내지 제7T플립플롭(11-17)으로 구성되는 것을 특징으로 하는 드롭아웃 검출신호 조절회로.
  4. 제2항에 있어서, 펄스폭 조정부(100)의 조정부(120)는 상기 T플립플롭(11-17)중 제3내지 제7T플립플롭(13-17)의 출력신호 (YQT)가 일입력단에 인가되고, 타입력단에 펄스폭 제어신호(WI)가 최하위비트(LSB) WI0부터 최상위비트(MSB) WI4까지 1비트씩 순차적으로 인가되며, 두 입력을 익스클루시브 오아하여 출력하는 익스클루시브 오아게이트(21-25)와, 상기 익스클루시브 오아게이트(21-25)의 출력을 입력하여 논리 오아하여 상기 제1T플립플롭(11)의 입력단(t)으로 출력하는 오아 게이트 (26)와, 상기 오아 게이트(26)의 출력신호를 입력신호(d)로 하여 클럭신호(CK)의 상승에지에서 출력단(YO)을 통해 폭조정된 드롭아웃 검출신호(DODS')를 출력하는 D플립플롭(27)으로 구성되는 것을 특징으로 하는 드롭 아웃 검출신호 조절회로.
  5. 제1항에 있어서, 펄스위치 조정부(200)는 상기 펄스폭 조정부(100)로부터 출력되는 폭조정된 드롭아웃 검출신호(DODS')를 입력하여 클럭신호(CK)에 따라 소정시간동안 지연시켜 주기위한 지연부(210)와, 상기 지연부(210)를 통해 위치가 지연도니 드롭아웃 검출신호와 상기 펄스폭 조정부(100)로부터 출력되는 폭조정된 드롭아웃 검출신호 (DODS')를 입력하고, 펄스위치 제어신호(PO)에 따라 두입력신호중 하나를 선택하여 출력하는 선택부(220)와, 상기 선택부(220)의 출력신호를 입력하여 클럭신호(CK)의 상승에지에서 위치 및 폭조정된 드롭아웃 검출신호(ADODS)로서 출력하는 출력부(230)로 구성되는 것을 특징으로 하는 드롭아웃 검출신호 조절회로.
  6. 제5항에 있어서, 상기 펄스위치 조정부(200)의 지연부(210)는 펄스폭 조정부(100)로부터 출력되는 폭조정된 드롭아웃 검출신호(DODS')를 입력하여 클럭신호(CK)에 EK라 각각 소정시간(T1,T2,T3,T4)동안 지연시켜 주기위한 제1내지 제4지연수단(211-214)로 구성되는 것을 특징으로 하는 드롭아웃 검출신호 조절회로.
  7. 제6항에 있어서, 상기 지연부(210)의 제1지연수단(211)은 상기 펄스폭 조정부(100)로부터 출력되는 폭조정된 드롭아웃 검출신호(DODS')를 입력신호(D)로 하고 그의 출력이 다음단의 입력신호로 인가되도록 직렬연결되어, 클럭신호(CK)에 따라 소정시간(T1)만큼 지연시켜 주기위한 D플립플롭(31,32)으로 구성되는 것을 특징으로 하는 드롭아웃 검출신호 조절회로.
  8. 제6항에 있어서, 상기 지연부(210)의 제2지연수단(212)은 상기 선택부(220)의 제1선택수단(221)으로부터 출력되는 신호를 입력신호(D)로 하고 그의 출력이 다음단의 입력신호로 인가되도록 직렬연결되어 , 클럭신호(CK)에 따라 소정시간(T2)만큼 지연시켜 주기 위한 D플립플롭(41-44)으로 구성되는 것을 특징으로 하는 드롭아웃 검출신호 조절회로.
  9. 제6항에 있어서, 상기 지연부(210)의 제3지연수단(213)은 상기 선택부(220)의 제2선택수단(222)으로부터 출력되는 신호를 입력신호(D)로 하고, 그의 출력이 다음단의 입력신호로 인가되도록 직렬연결되어, 클럭신호(CK)에 따라 소정시간(T3)만큼 지연시켜 주기위한 D플립플롭(51-58)으로 구성되는 것을 특징으로 하는 드롭아웃 검출신호 조절회로.
  10. 제6항에 있어서, 상기 지연부(210)의 제4지연수단(214)은 상기 선택부(220)의 제3선택수단(223)으로부터 출력되는 신호를 입력신호(D)로 하고 그의 출력이 다음단의 입력신호로 인가되도록 직렬연결되어, 클럭신호(CK)에 따라 소정시간(T4)만큼 지연시켜 주기위한 D플립플롭(61-76)으로 구성되는 것을 특징으로 하는 드롭아웃 검출신호 조절회로.
  11. 제6항에 있어서, 지연부(210)의 각 지연수단(211-214)을 통해 지연되는 시간은 T1T2T3T4인 것을 특징으로 하는 드롭아웃 검출신호 조절회로.
  12. 제5항에 있어서, 펄스위치 조정부(200)이 선택부(220)는 상기 지연부(210)의 제1지연수단(211)를 통해 위치가 소정시간(T1)만큼 지연된 드롭아웃 검출신호와 상기 펄스폭 조정부(100)로부터 출력되는 폭조정된 드롭아웃 검출신호(DODS')를 입력하고, 펄스위치 제어신호(PO)의 최하위비트(PO0)에 따라 두입력중 하나를 선택하여 출력하는 제1선택수단(221)와, 상기 지연부(210)의 제2지연수단(212)를 통해 위치가 소정시간(T2)만큼 지연된 드롭아웃 검출신호와 상기 제1선택수단(221)으로부터 출력되는 신호를 입력하고, 펄스위치 제어신호(PO)의 PO1에 따라 두입력중 하나를 선택하여 출력하는 제2선택수단(222)와, 상기 지연부(210)의 제3지연수단(213)를 통해 위치가 소정시간(T3)만큼 지연된 드롭아웃 검출신호와 상기 제2선택수단(222)으로부터 출력되는 신호를 입력하고, 펄스위치 제어신호(PO)의 PO2에 따라 두입력중 하나를 선택하여 출력하는 제3선택수단(223)와, 상기 지연부(210)의 제4지연수단(214)를 통해 위치가 소정시간(T4)만큼 지연된 드롭아웃 검출신호와 상기 제3선택수단(223)으로부터 출력되는 신호를 입력하고, 펄스위치 제어신호(PO)의 PO3에 따라 두입력중 하나를 선택하여 출력하는 제4선택수단(224)로 구성되는 것을 특징으로 하는 드롭아웃 검출신호 조절회로.
  13. 제12항에 있어서, 상기 선택부(220)의 제1선택수단(221)은 상기 펄스폭 조정부(100)로부터 출력되는 폭조정된 드롭아웃 검출신호(DODS')를 일입력(i0)으로 하고, 상기 지연부(210)의 제1지연수단(211)의 D플립플롭(32)으로부터 출력되는 신호를 타입력(I1)으로 하며, 선택단자(S)에 인가되는 펄스위치 제어신호(PO)의 최하위비트(PO0)에 따라 두입력(i0, I1)중 하나를 선택하여 출력하는 멀티플렉서(33)로 구성되는 것을 특징으로 하는 드롭아웃 검출신호 조절회로.
  14. 제12항에 있어서, 상기 선택부(220)의 제2선택수단(222)은 상기 제1선택수단(221)의 멀티플렉서(33)의 출력을 일입력(I0)으로 하고, 상기 지연부(210)의 제2지연수단(212)의 D플립플롬(44)으로부터 출력되는 신호를 타입력(I1)으로 하며, 선택단자(S)에 인가되는 펄스위치 제어신호(PO)의 PO1에 따라 두입력(I0, I1)중 하나를 선택하여 출력하는 멀티플렉서(45)로 구성 되는 것을 특징으로 하는 드롭아웃 검출신호 조절회로.
  15. 제12항에 있어서, 상기 선택부(220)의 제3선택수단(223)은 상기 제2선택수단(222)의 멀티플렉서(45)의 출력을 일입력(I0)으로 하고, 상기 지연부(210)의 제3지연수단(213)의 D플립플롭(58)으로부터 출력되는 신호를 타입력(I1)으로 하며, 선택단자(S)에 인가되는 펄스위치 제어신호(PO)의 PO2에 따라 두입력(I0,I1)중 하나를 선택하여 출력하는 멀티플렉서(59)로 구성되는 것을 특징으로 하는 들보아웃 검출신호 조절회로.
  16. 제12항에 있어서, 상기 선택부(220)의 제4선택수단(224)은 상기 제3선택수단(223)의 멀티플렉서(59)의 출력을 일입력(I0)으로 하고, 상기 지연부(210)의 제4지연수단(214)의 D플립플롭(75)으로부터 출력되는 신호를 타입력(I1)으로 하며, 선택단자(S)에 인가되는 펄스위치 제어신호(PO)의 PO3에 따라 두입력(I0,I1)중 하나를 선택하여 출력하는 멀티플렉서(77)로 구성되는 것을 특징으로 하는 드롭아웃 검출신호 조절회로.
  17. 제5항에 있어서, 출력부(230)는 상기 선택부(220)의 출력신호를 입력신호(D)로 하여 클럭신호(CK)의 상승에지에서 출력단(NQ)을 통해 폭조정된 드롭아웃 검출신호(DODS')를 출력하는 D플립플롭(78)으로 구성되는 것을 특징으로 하는 드롭아웃 검출신호 조절회로.
KR1019950067550A 1995-12-29 1995-12-29 드롭아웃 검출신호 조절회로 KR0164500B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950067550A KR0164500B1 (ko) 1995-12-29 1995-12-29 드롭아웃 검출신호 조절회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950067550A KR0164500B1 (ko) 1995-12-29 1995-12-29 드롭아웃 검출신호 조절회로

Publications (2)

Publication Number Publication Date
KR970050870A KR970050870A (ko) 1997-07-29
KR0164500B1 true KR0164500B1 (ko) 1999-03-20

Family

ID=19447789

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950067550A KR0164500B1 (ko) 1995-12-29 1995-12-29 드롭아웃 검출신호 조절회로

Country Status (1)

Country Link
KR (1) KR0164500B1 (ko)

Also Published As

Publication number Publication date
KR970050870A (ko) 1997-07-29

Similar Documents

Publication Publication Date Title
KR950702081A (ko) 보조 비디오 데이타 슬라이서(auxiliary video data slicer)
JPS62130092A (ja) 色輪郭の精細度増大用回路配置
US5274569A (en) Dual sense non-differencing digital peak detector
KR0164500B1 (ko) 드롭아웃 검출신호 조절회로
US6118393A (en) EFM signal frame period detecting circuit, and system for controlling the frequency of the bit synchronizing clock signal used for reproducing the EFM signal
KR100190788B1 (ko) 디지탈 동기화 장치
KR100629538B1 (ko) 제 1 디지털 신호의 에지와 제 2 디지털 신호의 에지 사이의 시간차를 검출하는 회로
JP3736190B2 (ja) ディジタルフィルタ
EP0398372B1 (en) Drop out compensation circuit
EP0456102B1 (en) Apparatus for conditioning a signal parameter
US5357545A (en) Synchronizing signal detecting circuit
JP3253581B2 (ja) ディジタルｐｌｌ回路
US5390030A (en) Peak holding circuit and video processing unit using the same
JP3252968B2 (ja) 垂直同期分離回路
JP2936800B2 (ja) 信号発生装置
KR0173769B1 (ko) 광디스크의 컷-오프 주파수 조절 장치
KR930005608Y1 (ko) 비디오 입력 자동 선택회로
KR0136350B1 (ko) 주파수 검지방식 복조장치
JP2908097B2 (ja) フロッピィディスク装置
US6943711B2 (en) Frequency-digital signal conversion circuit
KR950001797B1 (ko) 자동색상제어 회로
KR930004915Y1 (ko) 비데오 테이프 레코더의 무신호 부분 자동 감지회로
EP0316045A2 (en) TV input source identifier
JPH0522626A (ja) 同期分離回路
JPH08129707A (ja) 読取信号補正装置、磁気ディスク装置及び読取信号補正方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060830

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee