KR0164075B1 - 반도체 소자 - Google Patents
반도체 소자 Download PDFInfo
- Publication number
- KR0164075B1 KR0164075B1 KR1019950035364A KR19950035364A KR0164075B1 KR 0164075 B1 KR0164075 B1 KR 0164075B1 KR 1019950035364 A KR1019950035364 A KR 1019950035364A KR 19950035364 A KR19950035364 A KR 19950035364A KR 0164075 B1 KR0164075 B1 KR 0164075B1
- Authority
- KR
- South Korea
- Prior art keywords
- charge storage
- semiconductor device
- storage electrode
- word line
- storage electrodes
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 230000002093 peripheral effect Effects 0.000 claims description 4
- 238000000034 method Methods 0.000 abstract description 14
- 238000000059 patterning Methods 0.000 abstract description 4
- 230000005684 electric field Effects 0.000 abstract 1
- 239000000758 substrate Substances 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자에 관한 것으로서, Z자형 활성 영역을 갖는 Z자형 셀을 구비하는 반도체 소자에서 더미 워드선에 속하는 전하 저장전극을 셀블럭의 경계면쪽으로 이동시켜 배치하고, 전체적으로 각 열들간의 전하 전장 전극이 엇갈리도록 배치하여 반도체소자를 형성하였으므로, 리던던시 워드선에 속하는 전하 저장 전극의 패턴닝 공정시 공정여유도가 증가되고, 전하 저장 건극 패턴닝시 나칭이 감소되어 전하 저장 전극이 표면적이 증가되므로 정전 용량이 증가되어 공정 수율 및 소자 동작의 신뢰성을 향상시킬 수 있는 이점이 있다.
Description
제1도는 종래 기술에 따른 반도체 소자의 레이 아웃도.
제2도는 본 발명에 따른 반도체 소자의 레이 아웃도.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체 기판 2 : 활성 영역
3 : 워드선 3R : 리던던시 워드선
3D : 더미 워드선 4 : 전하 저장 전극
5 : 전하 저장 전극 콘택홀
본 발명은 반도체 소자의 전하 저장 전극의 전하 저장 전극의 배치에 관한 것으로서, 특히 활성 영역이 Z자형으로 형성되어 있는 Z자형 셀에서 리던던시 워드선과 연결되는 전하 저장 전극과 더미 워드선과 연결되는 전하 저장 전극을 서로 엇갈리게 배치하여 리던던시 셀의 전하 저장 전극 콘택홀 형성 공정 마진을 향상시켜 공정 수율 및 소자 동작의 신뢰성을 향상시킬수 있는 반도체 소자에 관한 것이다.
최근 반도체 소자의 고집적화 추세에 따라 셀 크기가 감소되어 충분한 정전 용량을 갖는 캐패시터를 형성하기가 어려워지고 있다.
특히, 하나의 모스 트랜지스터와 캐패시터로 구성되는 디램 소자에서는 캐패시터의 정전 용량을 증가시키기 위하여 유전 상수가 높은 물질을 유전막으로 사용하거나, 유전막의 두께를 얇게하거나 또는 전하 저장 전극의 표면적을 증가시키는 등의 방법이 있다.
그러나 이러한 방법들은 모두 각각의 문제점을 가지고 있다.
즉, 높은 유전 상수를 갖는 유전 물지로는 예를들어 Ta2O5, TiO2또는 SrTiO3등이 연구되고 있으나, 이러한 물질들은 접합 파괴 저압등과 같은 신뢰도 및 박막 특성등이 확실하게 확인되어 있지 않아 실제 소자에 적용하기가 어렵다.
또한 유전막 두께를 감소시키는 방법은 소자 동작시 유전막이 파괴되어 캐패시터의 신뢰도를 감소시키는 문제점이 있다.
제1도는 종래 기술에 따른 반도체 소자의 레이 아웃도로서, 하나의 셀 블럭을 도시한 예이다.
먼저, 반도체 기판(1)상에 Z자형 활성 영역(2)들이 정의되어 있으며, 일련의 워드선(3)들이 가로 방향으로 형성되어 있다. 여기서 상기 워드선(3)들은 하나의 활성 영역(2)에 4개가 걸쳐지도록 형성되며, 상기 셀블럭의 상하 양측에는 주변회롤영역과의 단차에 의한 특성악화를 보상하기 위한 더미 워드선(3D)이 형성되어있고, 그 바로 내측에는 리페어에 사용되는 리던던시 워드선(3R)이 형성되어 있다.
또한 상기 활성 영역(2)의 양측에 각각 하나씩의 전하 저장 전극(4)이 형성되어 있고, 상기 전하 저장 전극(4)은 전하 저장 전극 콘택홀(5)을 통하여 상기 반도체 기판(1)에 형성되어있는 소오스/드레인전극(도시되지 않음)과 접촉되어 있다.
여기서 상기 전하 저장 전극(4)들은 상기 콘택홀(5)을 중심으로 대칭형상으로 형성되어있다.
상기와 같은 종래 기술에 따른 반도체 소자는 전하 저장 전극이 대칭으로 배열되어있어 셀블럭의 양측에 형성되는 리던던시 워드선과 접속되는 전하 저장 전극의 경우에는 패턴 공정 여유도가 작아지고, 나칭등이 발생하여 공정 수율 및 소자동작의 신뢰성이 떨어지는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 Z자형 셀에서 전하 저장 전극을 각행에 대하여 엇갈리게 형성하여 리던던시 워드선과 그에 속하는 전하 저장 전극 형성 공정시의 공정유도가 증가되어 공정 수율 및 소자 동작의 신뢰성을 향상시킬 수 있는 반도체 소자를 제공함에 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 특징은, Z자 형상으로 형성되어 있는 다수개의 활성 영역과, 상기 활성 영역의 일측을 가로지르는 일련의 워드선들과, 상기 활성 영역에서 전하 저장 전극 콘택으로 예정되어있는 부분과 접촉되는 전하 저장 전극들을 구비하는 반도체 소자에 있어서, 상기 반도체 소자의 셀블럭 양측에 형성되는 더미 워드선에 속하는 전하 저장 전극을 주변회로영역으로 치우치게하여 전하 저장 전극들이 일렬씩 엇갈리게 형성함에 있다.
이하, 본 발명에 따른 반도체 소자에 관하여 첨부도면을 참조하여 상세히 설명한다.
제2도는 본 발명에 따른 반도체 소자의 레이 아웃도로서, 하나의 셀 블럭을 도시한 예이다.
먼저, 반도체 기판(1)상에 Z자형 활성 영역(2)들이 정의되어있으며, 상기 활성 영역(2)들은 각렬별로 서로 반전된 형상으로 배열되어 있고, 다결정실리콘층 패턴으로된 일련의 워드선(3)들이 일정 간격으로 가로방향으로 형성되어있다. 여기서 상기 워드선(3)들은 하나의 활성 영역(2)에 대하여 4개가 걸쳐지도록 형성한다.
상기의 셀블럭의 상하 양측에는 더미 워드선(3D)이 형성되어있어 주변회로영역과의 단차에 의한 특성 악화를 보상하며, 상기 더미 워드선(3D)의 내측에는 리페어에 사용되는 리던던시 워드선(3R)이 형성되어 있다.
또한 상기 활성 영역(2)의 상하 양측에 각각 하나씩의 전하 저장 전극(4)이 다결정실리콘층 패턴으로 형성되어있고, 상기 전하 저장 전극(4)은 전하 저장 전극 콘택홀(5)을 통하여 상기 반도체 기판(1)에 형성되어있는 소오스/드레인전극(도시되지 않음)과 접촉되어 있다.
여기서 상기 더미 워드선(3D)에 속하는 전하 저장 전극(4)들은 셀로서의 역할을 수행하지 않으므로 셀블럭의 경계면에 접하도록 형성하기 위하여 전하 저장 전극(4)들이 일렬씩 엇갈리게 배치되어있어 콘택홀(5)에 대하여 비대칭을 이룬다.
따라서 리던던시 워드선(3R)에 속하는 전하 저장 전극(4)들은 상대적으로 셀블럭 경계와 더 많은 거리가 이격되므로 공정여유도가 증가되며, 공정여유도가 없는 더미 워드선(3D)에 속하는 전하 저장 전극(4)들은 셀로 사용되지 않으므로 크기가 감소되어도 소자의 동작에 영향을 미치지 않는다. 더욱이 전하 저장 전극(4)들이 엇갈리게 배치되어있어 전하저장 전극(4)의 경계면에서의 난반사가 감소되어 나칭이 방지되므로 전하 저장 전극의 표면적이 증가된다.
이상에서 설명한 바와 같이, 본 발명에 따른 반도체 소자는 Z자형 활성 영역을 갖는 Z자형 셀을 구비하는 반도체 소자에서 더미 워드선에 속하는 전하 저장 전극을 셀블럭의 경계면쪽으로 이동시켜 배치하고, 전체적으로 각 열들간의 전하 저장 전극이 엇갈리도록 배차하여 반도체 소자를 형성하였으므로, 리던던시 워드선에 속하는 전하 저장 전극의 패턴닝 공정시 공정여유도가 증가되고, 전하 저장 전극 패턴닝시 나칭이 감소되어 전하 저장 전극이 표면적이 증가되므로 정전 용량이 증가되어 공정 수율 및 소자 동작의 신뢰성을 향상시킬 수 있는 이점이 있다.
Claims (3)
- Z자 형상으로 형성되어 있는 다수개의 활성 영역과, 상기 활성 영역의 일측을 가로지르는 일련의 워드선들과, 상기 활성 영역에서 전하 저장 전극 콘택으로 예정되어있는 부분과 접촉되는 접촉되는 전하 저장 전극들을 구비하는 반도체소자에 있어서, 상기 반도체 소자의 셀블럭 양측에 형성되는 더미 워드선에 속하는 전하 저장 전극을 주변회로영역으로 치우치게하여 전하 저장 전극들이 일렬씩 엇갈리게 형성되어있는 반도체 소자.
- 제1항에 있어서, 상기 더미 워드선이 셀브럭의 상하 양측에 두 개가 형성되어있는 것을 특징으로하는 반도체 소자.
- 제1항에 있어서, 상기 리던던시 워드선이 상기 더미 워드선의 내측에 두 개가 형성되어 있는 것을 특징으로 하는 반도체 소자.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950035364A KR0164075B1 (ko) | 1995-10-13 | 1995-10-13 | 반도체 소자 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950035364A KR0164075B1 (ko) | 1995-10-13 | 1995-10-13 | 반도체 소자 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970024128A KR970024128A (ko) | 1997-05-30 |
| KR0164075B1 true KR0164075B1 (ko) | 1998-12-01 |
Family
ID=19430150
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950035364A KR0164075B1 (ko) | 1995-10-13 | 1995-10-13 | 반도체 소자 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0164075B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100706817B1 (ko) * | 2006-03-13 | 2007-04-12 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 그 형성 방법 |
-
1995
- 1995-10-13 KR KR1019950035364A patent/KR0164075B1/ko not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100706817B1 (ko) * | 2006-03-13 | 2007-04-12 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 그 형성 방법 |
| US7847332B2 (en) | 2006-03-13 | 2010-12-07 | Samsung Electronics Co., Ltd. | Nonvolatile memory devices with oblique charge storage regions and methods of forming the same |
| US8035149B2 (en) | 2006-03-13 | 2011-10-11 | Samsung Electronics Co., Ltd. | Nonvolatile memory devices with oblique charge storage regions and methods of forming the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970024128A (ko) | 1997-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5276344A (en) | Field effect transistor having impurity regions of different depths and manufacturing method thereof | |
| US5043780A (en) | DRAM cell having a texturized polysilicon lower capacitor plate for increased capacitance | |
| KR910019230A (ko) | 반도체기억장치 및 그 제조방법 | |
| JP3110328B2 (ja) | 半導体記憶装置 | |
| KR960006037A (ko) | 적층 캐패시터를 가지는 반도체 메모리 소자 및 그 제조 방법 | |
| KR940012615A (ko) | 반도체메모리장치 및 그 제조방법 | |
| US4131906A (en) | Dynamic random access memory using MOS FETs and method for manufacturing same | |
| US5352621A (en) | Method for manufacturing an internally shielded dynamic random access memory cell | |
| CN114388508A (zh) | 动态随机存取存储器及其形成方法 | |
| KR960003771B1 (ko) | 반도체 메모리장치 | |
| KR0157189B1 (ko) | 반도체 기억장치 및 그 제조방법 | |
| KR0164075B1 (ko) | 반도체 소자 | |
| KR100673011B1 (ko) | 노어형 플래시 메모리 장치 및 그 제조 방법 | |
| EP0514905B1 (en) | Semiconductor memory device and manufacturing method thereof | |
| KR20120088134A (ko) | 반도체 장치 | |
| US4173819A (en) | Method of manufacturing a dynamic random access memory using MOS FETS | |
| KR100307989B1 (ko) | 메모리셀영역 및 주변회로영역을 구비한 반도체 메모리장치 | |
| US6916671B2 (en) | Gate oxide measurement apparatus | |
| KR0161809B1 (ko) | 적층형 박막 트랜지스터를 가진 반도체 메모리장치 | |
| KR0131720B1 (ko) | 반도체소자 | |
| KR100252864B1 (ko) | 반도체소자 및 그 제조방법 | |
| KR0150987B1 (ko) | 상.하로 분리된 커패시터를 갖는 디램 장치 및 그 제조방법 | |
| KR100219512B1 (ko) | 반도체소자 | |
| KR0172829B1 (ko) | 반도체 메모리 셀어레이 | |
| KR100264878B1 (ko) | 셀 정전용량의 감소 방지를 위한 반도체메모리 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100825 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |