KR0163974B1 - 반도체디바이스의 제조방법 및 평가방법 - Google Patents

반도체디바이스의 제조방법 및 평가방법 Download PDF

Info

Publication number
KR0163974B1
KR0163974B1 KR1019940014438A KR19940014438A KR0163974B1 KR 0163974 B1 KR0163974 B1 KR 0163974B1 KR 1019940014438 A KR1019940014438 A KR 1019940014438A KR 19940014438 A KR19940014438 A KR 19940014438A KR 0163974 B1 KR0163974 B1 KR 0163974B1
Authority
KR
South Korea
Prior art keywords
substrate
impurity
film
conductive
window portion
Prior art date
Application number
KR1019940014438A
Other languages
English (en)
Other versions
KR950001977A (ko
Inventor
노부히사 타나카
타카시 이와사키
순이치 요네야마
야스히로 이구치
Original Assignee
쿠라우찌 노리타카
스미도모덴기고오교오 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쿠라우찌 노리타카, 스미도모덴기고오교오 가부시기가이샤 filed Critical 쿠라우찌 노리타카
Publication of KR950001977A publication Critical patent/KR950001977A/ko
Application granted granted Critical
Publication of KR0163974B1 publication Critical patent/KR0163974B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PIN type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2258—Diffusion into or out of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)

Abstract

폐관법은 Ⅲ - V족 화합물 반도체웨이퍼에서 불순물을 선택적으로 확산시키기 위해 이용되어 왔다. 폐관법은 V족원소의 기압을 가압화함으로써 V족원소가 웨이퍼표면에서 분리되는 것을 방치하기에 편리한 방법이다. 개관법은 V족원소의 기압의 변동때문에 결함없이 불순물을 확산시키는 데에 실패했다. 두 방법은 모두 불순물을 함유한 기체를 이용한 기상확산에 의존해왔다. 본 발명에서는 고체상으로 불순물을 확산시키는 개관법을 사용한다. 본 발명은 윈도우부분(개구부)을 가지는 억제마스크막을 웨이퍼상에 선택적으로 형성하고 개봉반응관에서 불순물함유막을 기상반응에 의해 윈도우부분상에 성장시킨다. 불순물은 불순물함유막에서 기판으로 고체 -고체 인터페이스를 가로질러 확산한다. 불순물확산은 막의 성장과 동시에 발생하거나 혹은 다른 온도에서 막의 성장후에 발생할 수도 있다. Ⅲ - V족 화합물반도체는 불순물확산중에 고체막으로 피복된다. 이와 같이 본 발명은 웨이퍼의 표면에서 V족원소가 분리되는 문제점을 해결하는 것이다.

Description

반도체디바이스의 제조방법 및 평가방법
제1도는 본 발명의, 막형성과 불순물확산이 동시에 있는 경우에 있어서의 불순물확산의 공정의 샘플의 단면도.
제2도는 본 발명의 불순물확산 전의 막형성의 경우에 있어서 윈도우부분상의 막형성 후의 불순물확산의 공정의 샘플의 단면도.
제3도는 수광소자의 일례를 도시한 부분 단면사시도.
제4도는 제3도의 디바이스의 제조공정의 전반을 도시한 샘플의 단면도.
제5도는 제3도의 디바이스의 제조공정의 후반을 도시한 샘플의 단면도.
제6도는 InP기판상의 SiN막(억제마스크막)의 퇴적공정 후, SiN막상에 윈도우부분을 형성하여 윈도우부분에서의 InP기판의 노출면상에 Zn이 도핑된(이하, Zn도핑이라 함) InGaAs막을 성장시킨 샘플의 단면도.
제7도는 Zn확산공정후에 InP기판에서 Zn도핑 InGaAs막을 에칭시킨 샘플의 단면도.
제8도는 InP기판상에 Zn도핑 InGaAs막을 성장시키는 횡형의 기상장치의 개략단면도.
제9도는 InP기판상에 Zn도핑 InGaAs막을 퇴적하여 Zn을 확산시킨 후, 막표면으로부터의 깊이와 불순물함유막 및 InP기판의 Zn농도사이의 관계를 도시한 그래프.
제10도는 InP기판상에 Zn도핑 InGaAs막을 퇴적하여 Zn을 확산시키고 윈도우 부분으로부터 InGaAs막을 제거한 후, InP기판표면으로부터의 깊이와 InP기판상의 Zn농도사이의 관계를 도시한 그래프.
* 도면의 주요부분에 대한 부호의 설명
1 : InP기판 2 : InP버퍼층
3 : InGaAs수광층 4 : InP윈도우층
5 : n측전극 6 : 억제마스크막
7 : SiN막 8 : p형불순물확산영역
9 : 수광영역 10 : p측전극
11 : Ga소스보트 12 : In소스보트
13 : Zn소스 14 : 반응관
15,16 : 히터 17 : 기판(웨이퍼, 결정)
18 : 수소가스(H2)실린더 19,29,31 : 도관
21,25,30 : 유량제어기 22,26 : 버블러
24 : 개구단 32 : 전단부
본 발명은 Ⅲ - V족 화합물 반도체디바이스를 제조하는 방법에 관한 것으로서, 특히, 불순물확산방법에 관한 것이다. Ⅲ - V족 화합물반도체는 GaAs, GaP, InP, InSb 등을 의미한다. 불순물확산이라는 것은 불순물원자가 소정의 여기(excitation), 예를 들면, 열에 의해 표면을 통과하여 반도체내로 도입되어서 반도체의 도전형으로 전환되는 처리이다. p형 불순물 또는 n형 불순물은 기체로 전환되어 표면을 통과하여 반도체내로 도입된다. 많은 종류의 p형 불순물과 n형 불순물이 Ⅲ - V족 화합물반도체로 알려져 있는데, 예를 들어, p형 영역은 Ⅲ - V족 화합물반도체내에 아연(Zn)을 확산시킴으로써 형성되는 것이다.
또한, 에피택셜성장에 의해 기판상에 불순물원자를 함유한 반도체층이 형성될 수 있다. 그러나 에피택셜성장은 불순물원자를 균일하게 함유하는 납작한 막을 형성한다. 불순물확산은 불순물원자를 함유한, 일단 성장한 결정을 도핑할 수 있으며 어느 임의의 패턴으로 불순물을, 혹은 사진석판에 의해 결정을 도핑할 수 있다. 열확산에 의한 불순물원자의 도핑은 실리콘(Si)반도체디바이스의 기술에서 잘 공지되어 있다. 실리콘반도체의 경우에 있어서, SiO2막은 절연, 패시베이션막으로 이용된다. 본 발명은 Si가 아닌 Ⅲ - V족 화합물반도체의 불순물확산의 개선을 목적으로 한다. 패시베이션막의 문제외에도, Ⅲ - V족 화합물반도체는 실리콘과는 다른 문제점이 있다.
불순물이 도핑될 수 있는 피확산결정은 결정형태, 예를 들어, InP, GaAs나 GaP의 웨이퍼 혹은 웨이퍼나 또 다른 박막상에 에피택셜성장된 막에 따라 다양하다. 이러한 피결정을 이제부터 간단히 기판이라 부르기로 한다. 이와 같이 불순물이 확산될 수 있는 기판에는 웨이퍼외에도 박막이 있다. 선택확산이라는 것은 불순물이 다른 영역에는 도핑되지 않고 한정된 영역으로만 도핑되는 것을 의미한다. 불순물확산의 범위는 기판면에서 미리 결정되므로 이를 선택확산이라고 한다.
반도체에 관한 많은 교과서가 제조상에서 불순물을 반도체결정내로 선택적으로 확산시키는 방법을 설명하고 있다. 예를 들어, 최신 반도체소자입문(세이분 도오신코샤 p.54 - p.58)은 선택적인 불순물확산의 종래의 방법에 대해 설명하고 있다. 불순물은 기상(vapor - phase), 액상(liquid - phase) 또는 고체상(solid - phase)에 의해 피결정체내로 확산된다. 예를 들어, 실리콘(Si)에 인(P)을 도핑하는 경우, 원료는 적색(red) 인(P), P2O5, POCl3, PBr3, PH2등 중의 하나가 된다. 실온에서 적색인과 P2O5는 고체이고, PBr3와 POCl3은 액체, PH3는 기체이다. 어느 경우에서든, 불순물원료는 기판을 수용한 용기와는 별도의 용기에 수용되기 때문에 원료는 기화시켜야 한다.
고체원료의 경우, 원료는 가열에 의해 기화되어 캐리어기체로 운반된다. 액체원료의 경우, 원료를 버블러내에 수용하여 캐리어기체에 의해 버블링함으로써 캐리어기체와 함께 운반된다. 기체원료의 경우, 간단히 캐리어기체에 의해 운반될 수 있다.
실리콘웨이퍼에 대한 선택적인 불순물의 확산기술은 이미 완성되었다. 선택확산에서는 n형영역을 형성하는 불순물로서 인(P)을, p형영역을 형성하는 불순물로서는 붕소(B)를 사용한다. 도핑되어서는 안되는 영역은 기판상에서 마스크의 역할을 하는 SiO2의 절연막으로 피복된다. 그 다음에 불순물을 함유한 기체가 마스크된 기판상에 도입된다. 불순물원자는 표면의 피복되지 않은 부분과 접촉하여 피복되지 않은 표면속으로 확산한다. 불순물확산은 장치의 관점에서 볼 때 2가지의 범주로 분류되는데, 하나는 폐관법이고 다른 하나는 개관법이다.
개관법은 양단을 개방한 관내에 반도체기판(웨이퍼)을 설치하고, 기판을 가열하여 한쪽 개구단으로는 원료기체를 도입하고 다른쪽 개구단으로는 기체를 배출하는 방법이다. 개관법은 원료기체의 유량과 불순물의 비율을 제어할 수 있다. 폐관법은 단부가 있는 석영관 혹은 유리관내에 반도체웨이퍼(기판)를 설치하고 관을 진공으로 만든 다음, 불순물을 함유한 원료기체로 관을 채우고 가스버너의 불꽃으로 단부를 녹임으로써 단부를 폐쇄하는 방법이다. 폐관법은 폐관내에 기체가 봉입되므로 기체의 불순물의 비율을 변화할 수 없다. 불순물의 원료공급장치는 불순물의 상태, 즉, 고체원료, 액체원료 또는 기체원료에 따라 다르다. 통상, 개관법은 실리콘반도체디바이스의 불순물확산에 적합한 방법이다.
Ⅲ - V족 화합물반도체의 불순물확산방법은 예를 들어, M.WADA,M.SEKO,K.SAKA KIBARA SEKIGUCHI, Zn Diffusion into InP Using Dimethylzinc as a Zn Source, Jpn. J. Appl. Phys. vol. 28, L1700 - 1703(1989)에 의해 설명된다.
상기 논문은 횡형의 반응로(爐)내에 InP웨이퍼(기판)를 설치하고, DMZ(헬륨(He)에 의해 1500ppm으로 희석된 dimethylzinc)는 200sccm, PH3는 200sccm 그리고 나머지는 캐리어기체(H2:부피50%+N2:부피50%)로 이루어진 4.6slm의 원료기체를 공급하여, 400℃∼570℃의 기판(웨이퍼)온도, 76Torr 압력에서 Zn을 InP웨이퍼내로 확산시키는 방법을 제안했다. 확산시간은 0.5∼2시간이다. Ⅲ∼V족 화합물반도체의 확산은 실리콘확산과는 달리, 고온에서 V족원소의 용해압력이 높기 때문에 V족원소가 결정표면에서 용해되지 않도록 하는 방안이 필요하다. 따라서, 결정 표면에서의 인(P)의 해리를 억제하기 위해 PH3기체, V족원소기체를 반응로 내로 공급한다. 이 방법은 개관법의 범주에 속한다.
폐관법은 폐단부와 개구단이 있는 석영관내에 반도체기판과 불순물원료를 수용하고 개구단으로부터 관을 진공으로 만든 다음, 개구단을 밀봉하고 반응로의 폐관을 가열하여 기판내로 불순물을 확산시키는 공정으로 이루어진 확산방법이다. 관이 밀봉되기 때문에, 내부공간은 난류가 생기는 일이 없으며 준평형상태로 유지된다. 물론 폐관법은 실리콘반도체디바이스에 대해서도 또한 유용할 것이다. 하지만 실제로 폐관법은 실리콘에 대해서는 거의 이용되지 않고 있다.
반대로, Ⅲ - V족화합물 반도체디바이스는 항상 폐관법에 의해 제조되어 왔다. 이 경우에, 기판(웨이퍼), 불순물 소스, 주기율표의 V족 원소의 고체는 석영관내에 수용된다. V족원소가 기판의 표면에서 용해되는 것을 억제하기 위해 관내로 봉입된다. 폐관법은 불순물을 작은 기판내에 실험적으로 확산시키기에 적합하고 편리한 방법이다.
폐관법에 의한 InP결정내로의 아연(Zn)확산의 개선에 대해서 일본국 특공평 2-24369호에 제안되어 있다. ZnP2가 불순물소스로 이용되었으며 기판과 불순물소스 ZnP2는 석영관내에 수용되어 밀봉되었다. 그 다음에 ZnP2는 국부적으로 가열되어 Zn3P2+P의 증기로 용해되었다. Zn3P2+P의 증기는 석영관의 내부표면상에서 응축되고 Zn은 열에 의해 InP결정내로 확산되었다. 불순물인 아연(Zn)과 V족원소의 압력을 제어하는 인(P)은 Zn과 P의 화합물의 형태로 이용되므로 본 방법에서는 Zn소스와 P소스를 개별적으로 공급할 필요가 없다. 게다가 본 방법은 폐관에서의 압력의 제어가 용이하도록 하였다.
폐관법에 의한 확산은 반도체웨이퍼, V족원소의 소스 그리고 불순물소스를 석영관에 설치하고 관을 밀봉한 다음, 반응로의 폐관을 가열하여 불순물을 기판내로 확산시키는 것이다. 폐관법에서는 확산종료후에 석영앰플(quartz ample)을 냉각시키는데, 그러면 확산영역은 불순물 혹은 V족원소의 성분에 의해 오염되기 쉽다. 석영앰플이 깨지면, 앰플의 파편이 결정의 표면에 부착된다. 이 깨진 파편을 제거하기 위해서는 여분의 공정과 시간이 필요하다.
개관법은 결정웨이퍼(기판)를 개봉반응관(예를 들어, 석영)내에 설치하고 기판을 가열한 다음, V족원소와 불순물을 함유한 기체를 기판에 공급하여 기상으로부터 직접 기판내로 불순물을 확산한다. 이때, 반응관내에는 난류가 발생하기 쉬운데 난류는 기체 중의 압력과 조성을 불안정하게 한다. 기류 중의 V족기체의 분압의 감소는 웨이퍼의 표면으로부터 V족기체가 해리되도록 유도한다. V족기체의 용해는 기판의 확산영역의 표면의 결정학적 특성을 저하시킨다. 게다가 확산의 진행시에는 기판이 기체에 노출되므로 기체 중의 먼지나 오염물질이 기판에 부착되기 쉽다.
제조상의 단점외에도, 종래의 확산방법은 검사중에 또 다른 단점에 노출된다. 종래의 방법은 기상으로부터 불순물원자를 확산시키므로 확산의 질을 평가하기가 어렵다. 웨이퍼전체의 광학적 관찰로는 불순물확산의 질을 평가할 수 없으므로 웨이퍼를 여러 디바이스칩으로 분할하여 칩을 디바이스상태로 패키지에 설치하고 전류를 인가함으로써 소자를 검사하기 전에는 불순물확산의 이상이 검출되지 않는다. 이러한 전기조사는 디바이스의 불량을 한 번에 결정할 수 있다. 전기조사에서 실격된 불량디바이스는 패키지와 함께 폐기되는데 이와 같이 거절물품이 된 재료, 공정처리 그리고 패키지는 전부 소용이 없게 된다. 그러므로 칩으로 분할되기 전에 웨이퍼공정에서 불순물확산의 불량을 발견할 수 있는 방법이 바람직하다. 확산의 결함이 제작의 초기단계에 검출될 수 있다면 실격된 칩을 공정상에서 제거함으로써 실격된 칩에 대한 그 다음 공정은 생략될 수 있다.
본 발명의 확산방법은 고농도의 불순물이 도핑된 불순물함유막을 기판상에 선택적으로 성장시키는 공정, 불순물함유막의 결정성장동안에 불순물원자를 열에 의해, 성장중인 불순물함유막에서 기판으로 확산시키는 공정, 기판을 냉각시키는 공정 및 확산영역이 기판상에 나타날 때까지 기판으로부터 불순물함유막을 선택적으로 제거하는 공정으로 이루어져 있다. 불순물확산은 불순물함유막의 성장과 동시에 발생한다.
즉, 본 발명의 신규의 확산방법은 선택적인 막의 성장과 선택적인 에칭에 의존한다. 불순물확산의 종래의 방법은 기상으로부터의 확산방법을 사용해 왔다. 본 발명은 종래의 방법과는 달리, 고체상으로부터의 확산방법을 활용한다. 고체상의 확산은 본 발명의 두드러진 특징이다. 불순물함유막은 불순물의 고체상확산을 위해 기판상에 일단 선택적으로 성장하기 때문에, 원료기체는 불순물함유 기체, V족 원소기체 그리고 캐리어 기체 뿐만 아니라 불순물함유막을 형성하는 원료기체까지도 포함한다. 기판은 확산진행중에 불순물함유막으로 피복되므로 먼지나 오염물질이 기판의 표면에 부착되지 않는다. 불순물함유막으로 기판을 피복함으로써 V족 원소기체는 기판의 표면에서 승화되지 않는다. 불순물함유막은 기판으로부터 선택적으로 에칭될 수 있기 때문에, 불순물함유막의 원료는 기판의 원료와 달라야만 한다.
이제, 제1도 및 제2도에 의해서 본 발명의 확산방법을 설명할 것이다. 도면에서 기판이라는 것은, 광범위하게는, 그 위에 불순물원자가 도핑될 수 있는 결정을 의미한다. 기판은 Ⅲ - V족 원소웨이퍼 뿐만 아니라, 그 위에 에피택셜층 또는 전극이 있는 에피택셜층이 제작된 웨이퍼까지도 함축하고 있다. 기판은 불순물이 도핑된 피결정체라고 해야 하지만 간단히 기판이라 한다.
제1도는 불순물확산의 공정을 나타낸 것이다. 제1도의 (1)에 있어서, 억제마스크막은 증발, 스퍼터링 혹은 CVD법에 의해 기판상에 퇴적된다. 억제마스크막은 다음 공정에서 퇴적될 수 있는 막의 형성을 억제할 수 있는 재료이면 어떤 것이든 될 수 있다. 그 다음에, 그 위에 불순물원자가 도핑될 억제마스크막의 일부가 제1도의 (2)에서와 같이 사진석판에 의해 제거된다. 기판의 일부는 억제막의 윈도우부분(개구부)을 통해 노출된다. 종래의 방법에서는 기판을 가열하여 불순물함유 기체를 공급함으로써 윈도우부분상에 기상으로 불순물원자를 확산시키곤 했었다.
본 발명에서는 그러한 기상으로의 불순물확산방법을 사용하지 않고 다른 방법으로 윈도우부분상에 불순물함유막을 성장시킨다. 불순물함유막이라는 것은 기판결정과는 다르며, 고농도의 불순물원자를 함유하는 결정을 의미한다. 불순물함유막은 막의 원료기체와 불순물을 기판상에 동시에 공급함으로써 형성된다. 불순물함유막을 형성하는 적합한 방법은 막의 재료, 예를 들어, 증발, 스퍼터링, CVD 등에 의존한다. 제1도의 (3)은 불순물함유막이 점차로 성장하고 있는 공정을 나타낸 것이다. 불순물함유막은 고농도의 불순물원자를 함유한다. 게다가 기판은 고온으로 가열되어 있다. 불순물은 불순물함유막에서 기판으로 고체 - 고체인터페이스를 가로질러 확산한다. 불순물함유막의 결정성장과 불순물원자의 확산이 동시에 발생하는 것이 본 발명의 특징이다. 이와 같은 불순물함유막의 성장과 동시에 불순물을 확산시키는 공정은 반도체결정표면의 불순물농도를 높게 하여, 전극과 반도체결정과의 오옴접촉을 이루기 쉽게 하기 위한 것이다. 따라서 불순물함유막의 성장과 동시에 불순물을 확산시키는 공정은 반도체레이저나 발광다이오드 등의 발광소자의 P형접촉층에의 Zn확산 등에 이용할 수 있다. 제1도의 (4)는 불순물함유막의 성장의 종료를 나타낸 것이다. 하지만 불순물확산은 동일조건 혹은 다른 온도의 또 다른 조건에서 여전히 계속된다. 불순물원자는 기판표면에서 기판내로 확산한다. 확산영역은 기판내에서 계속 증가하고 있으며 확산영역의 깊이는 확산의 시간에 의해 제어될 수 있다. 확산이 종료됐을 때, 기판은 동일상태에서 냉각되고, 윈도우부분은 여전히 불순물 함유막으로 피복되어 있으므로 오염물질은 냉각처리중에도 기판과 결코 접촉할 수 없다. 불순물함유막이 공정중에도 기판을 보호하므로 기판의 표면은 반응로 내의 기체 중 어느 성분에 의해서도 오염되지 않는다.
기판이 실온 또는 그 이하의 온도로 냉각될 때, 불순물함유막은 제1도의 (5)와 같이 윈도우부분으로부터 선택적인 에칭에 의해 제거된다. 확산영역이 노출되어도 억제마스크막아래의 영역에서는 불순물이 포함되어 있지 않다. 제1도는 불순물확산이 불순물함유막의 형성과 동시에 발생하는 경우의 공정을 나타낸 것이다. 불순물확산의 온도는 막형성의 온도와 동일하며 불순물확산의 시간 또한 막형성의 시간과 동일하다.
하지만 소정의 불순물 또는 소정의 기판은 막형성과 불순물확산에 대한 최적의 온도가 달라야 한다. 그렇지 않으면 두 공정의 적당한 시간이 다를 것이다. 어떤 불순물은 막을 형성하는 데에는 짧은 시간이, 불순물원자를 확산시키는 데에는 긴 시간이 걸린다. 막형성에 대한 최적의 시간 또는 최적의 온도가 불순물확산시의 최적의 시간 또는 최적의 온도와 다를 경우, 두 공정은 다른 온도, 다른 시간에서 공정되어야만 한다.
그러한 경우, 막형성은 제2도와 같이 불순물확산 보다 먼저 진행해야 한다. 제2도의 (1)은 억제마스크막이 퇴적된 공정후에, 사진석판에 의해 디바이스의 중앙부에 윈도우부분(개구부)을 형성하고, 윈도우부분상에서 불순물함유막을 선택적으로 성장시키는 샘플을 나타낸 것이다. 공정중에서 확산의 최적온도 보다 낮은 온도때문에 불순물확산은 거의 발생하지 않는다. 그 다음에 기판이 불순물확산의 최적온도까지 가열되면 제2도의 (2)와 같이, 불순물원자가 막에서 기판으로 확산되기 시작한다. 이것은 불순물의 고체상확산이다. 이제, 기판 보다 고농도의 불순물이 있는, 표면에 근접한 부분을 확산영역이라고 한다. 확산영역은 시간이 경과함에 따라 증가한다. 제2도의 (3)은 확산영역의 두께가 적당한 샘플의 상태를 나타낸다. 그 다음에 불순물의 확산이 완료된다. 이와 같은, 불순물함유막의 성장 후 불순물을 성장시키는 공정은, 반도체결정표면의 불순물농도를 높게 할 목적에 추가하여, 불순물의 확산깊이를 어느 일정레벨이상으로 하는 데에 그 목적이 있다. 즉, 불순물함유막의 성장시간만으로는 확산깊이가 불충분한 경우에, 고온으로 유지함으로써 불순물이 보다 깊이 확산한다. 구체적으로는 제3도의 수광소자로 설명할 수 있다. 이 소자의 경우, 불순물의 고농도영역을 InP윈도우층표면으로부터, InP윈도우층과 InGaAs수광층계면에서 겨우 InGaAs수광층에 들어온 곳까지의 범위를 제어할 필요가 있다. 이것은 수광소자의 감도 및 응답속도를 양호하게 유지하기 위해 필요하다. 이 불순물농도분포를 실현하기 위해서는, 불순물함유막의 성장시간만에 의한 확산으로는 불충분하다. 따라서, 성장후에 고온어니일링하여 불순물함유막으로부터의 확산을 행할 필요가 있다. 이와 같이 하여 제2도의 (4)와 같이 불순물은 기판내에서 적당한 깊이에 도달하고 다음에 샘플은 적당한 온도로 냉각된다. 불순물함유막이 윈도우부분에서 제거되면, 불순물확산영역이 윈도우부분에서 노출된다(제2도의 (5)).
이제, 본 발명의 장점을 설명한다. 웨이퍼상의 억제마스크막의 개구부상에 불순물함유막을 선택적으로 성장시키는 공정과, 불순물을 불순물함유막에서 기판의 피복되지 않은 부분으로 고체 - 고체 인터페이스를 가로질러 확산시키는 공정으로 이루어져 있는 본 방법은 종래와 방법과 비교하여 우수한 다음과 같은 장점을 갖는다.
① 본 발명은 에피택셜막이 있는 웨이퍼상에 억제마스크막을 제조하고, 사진 석판에 의해 마스크막에 윈도우부분을 형성한 다음, 윈도우부분상에 불순물함유막을 성장시켜, 불순물을 에피택셜층으로 고체 - 고체 인터페이스를 가로질러 확산시킨다. 불순물확산의 진행중에 기판의 윈도우부분은 불순물함유막으로 피복되므로 표면은 억제마스크막과 불순물함유막에 의해 보호된다. 반응관 내의 V족원소의 압력이 제어되지 않더라도 V족원소는 기판의 표면에서 분리되지 않는다. 따라서 불순물함유막에 의해 불순물확산의 진행중에 화학양론이 유지될 수 있다.
② 본 발명에서 기판은 윈도우부분이 있는 억제마스크막으로 피복되고, 윈도우부분(개구부)상에 불순물함유막을 퇴적시키며 불순물원자를 막에서 에피택셜층으로 확산시킨다. 웨이퍼는 기판의 표면이 불순물함유막으로 여전히 보호되고 있는 상태에서 냉각되며, 기판의 표면은 냉각처리중에 청결하게 유지된다. 그러므로 웨이퍼의 표면은 확산 뿐만 아니라 냉각중에도 오염물질로 인해 오염되지 않는다.
③ 본 발명은 개구부상에 불순물함유막을 형성함으로써 불순물을 확산시킨다. 불순물함유막을 성장시키는 화학반응은 웨이퍼(기판)의 온도에 의해 제어되고 원료기체의 조성에는 변동이 일어나지 않는다. 기판온도의 제어에 의해 불순물함유막은 안정한 조성비로 성장할 수 있다. 막조성의 안정성은 기판에서 불순물의 분포(농도)로 트랜스크라이브(transcribe)된다. 이와 같이 불순물의 농도는 기판의 개구부(윈도우부분)에 있어서 표면전체에서 균일해진다. 동일한 공정이 복수의 웨이퍼에 대해 반복될 때 불순물의 동일한 분포는 모든 웨이퍼에 대하여 쉽게 이루어진다. 불순물농도의 안정성으로 인해 제작자는 임의의 불순물의 농도를 갖는 웨이퍼를 제작할 수 있다.
④ 종래, 폐관법은 Ⅲ - V족 화합물반도체의 불순물확산법을 사용하여 왔다. 종래법과는 달리, 본 발명은 불순물확산을 위해 개관법을 사용한다. 이와 같이, 본 발명은 큰 사이즈의 웨이퍼에도 적용될 수 있는데 이것은 개관법의 큰 장점 중의 하나이다. 종래의 폐관법은 폐관의 한정된 단면때문에 넓은 웨이퍼에 대해서는 처리할 수 없었다. 큰 사이즈의 웨이퍼의 적용성은 제작비를 크게 절감시킨다. 예를 들어, 본 발명은 여전히 직경이 2인치인 Ⅲ - V족 화합물반도체 웨이퍼에 대한 불순물원자를 확산시키는 데에도 이용될 수 있는 것이다.
⑤ 다음의 장점은 더욱 급진적이다. 본 발명에서는 불순물 확산진행중에 불순물함유막으로 웨이퍼의 표면을 피복하는데, 이 불순물함유막의 피복으로 인해 V족원소가 웨이퍼의 표면에서 용해되는 것을 방지한다. 고온에서의 결정표면으로부터의 V족원소의 해리는 Ⅲ - V족 화합물반도체의 공통적인 불편함이었다. 본 발명은 종래의 방법 보다 더욱 신뢰성있는 확산방법이다. 신뢰성있는 확산이라는 것은 균일한 확산의 가능성과 확산깊이의 용이한 제어성을 의미한다.
실리콘과는 달리, Ⅲ - V족 화합물반도체는, 공통적으로, 고온에서 V족원소의 증기압이 높다는 단점이 문제였었다. V족원소는 기판결정 혹은 막결정의 표면에서 분리되기 쉽다. V족원소의 분리는 Ⅲ - V족 화합물반도체에 대해서 공통적인 문제점이다.
실리콘반도체는 상기 문제점을 완전히 해결한다. 실리콘에서의 불순물확산은 온도, 시간 혹은 확산계수의 요인에 의해 지배된다.
Ⅲ - V족 화합물반도체의 경우에 있어서, 불순물확산은 온도, 시간 및 확산 계수외에도 V족원소의 빈자리에 의해서도 있을 수 있다. V족원소(P,As 등)는 고온에서 기상으로 증발하기 쉽다. 그러므로 폐관법은 고체의 P소스 혹은 고체의 As소스를 밀봉관내에 수용한다. 그 다음에 V족원소의 분압을 충분한 수준으로 유지하여 V족원소의 고체소스의 온도를 제어함으로써 V족원소가 결정에서 분리되지 않도록 한다. 종래의 확산방법이 폐관법에 의존해왔던 이유는 V족원소의 압력을 용이하게 제어할 수 있기 때문이다.
개관법은 관내에 V족원소를 함유한 기체를 흐르게 하여 V족원소의 분압을 증가시킴으로써 V족원소가 결정표면에서 분리하지 못하도록 한다. 하지만 V족원소의 해리는 기체 중 조성의 변동 혹은 압력의 변동때문에 완전히 막을 수는 없다. V족원소의 빈자리가 광학현미경 관찰에 의해 명백하게 발견되지 않아도 결정표면상 어딘가에 V족원소의 빈자리는 여전히 존재하고 있음이 틀림없다. V족원소의 빈자리는 불순물확산에 지대한 영향을 미친다. 다른 조건이 동일할 때에도, 불순물확산의 분포와 깊이는 V족원소의 빈자리의 분포에 의해 굉장한 영향을 받는다. 결정표면에서의 V족원소의 분리는 불순물의 기상확산의 경우에서 항상 심각한 문제점이다.
하지만 본 발명은 개구부의 표면을 먼저 불순물함유막으로 피복한다. 확산중에, 표면은 불순물함유막에 의해 보호되기 때문에, V족원소는 V족원소의 기압에 관계없이 Ⅲ - V족 화합물반도체결정의 표면으로부터 용해되지 않는다.
⑥ 고체 - 고체 인터페이스를 가로지르는 확산계수는 기상에서의 확산계수 보다 작다. 확산이 균일하고 확산의 깊이를 정확히 제어하는 본 발명에서는 작은 확산계수가 바람직하다.
⑦ 본 발명은 확산의 결과의 정확한 평가라는 또 하나의 장점이 있다. 종래의 방법은 최종상태의 특성, 예를 들어, 확산의 깊이 또는 캐리어밀도만을 조사해 왔었다. 이와 달리, 본 발명은 중간공정 상태의 확산특성을 평가할 수 있다. 본 발명은 확산공정중에 지속되는 불순물함유막을 중간상태로 간주한다. 불순물함유막은 공정의 검사에 대해서도 유용하다. 불순물함유막은 막을 손상시키지 않고 X선회절 혹은 광루미네슨스에 의해 조사(exam)될 수 있다. 불순물함유막의 검사에 의해 불순물확산이 제어된 것을 간접적으로 확인할 수 있다. 약간의 무질서가 발생할 때, 문제점은 중간상태의 불순물함유막을 분석함으로써 발견될 수 있다. 불순물함유막의 존재는 확산공정을 안정화하고 기능이상의 분석을 용이하게 하는 장점을 갖게 한다.
⑧ 본 발명은 웨이퍼공정중에 확산의 질을 조사할 수 있다. 통상, 반도체디바이스의 제작은 절연막의 형성, 전극의 제작, 불순물확산 등의 단계가 필요하다. 절연막과 전극은 현미경에 의해 용이하게 관찰될 수 있으므로, 형태나 모양의 광학적 관찰로써 절연막이나 전극의 질을 평가할 수 있다. 하지만 확산이 피확산결정의 외관을 변형시키지 못하기 때문에, 광학적 관찰은 불순물확산의 질을 조사하는 데에는 소용이 없다.
불순물확산의 무질서가 반도체디바이스에 이상을 일으킬 때, 광학적 관찰로는 결함의 근거를 판단할 수 없다. 확산공정의 질은 웨이퍼로부터 스크라이브(scribe)된 각 칩을 패키지내에 설치하고, 전극을 리드로 와이어본드하여 소자에 인가하는 최종단계에서 먼저 조사된다. 확산의 불규칙성으로 인해 다양한 결함이 발생한다. 어떤 경우에서는, 확산마스크로 작용하는 절연막(예를 들어, SiN막)이 때때로 작은 구멍(결함)을 갖거나 또는 웨이퍼의 주변에서는 일부가 박리되기도 한다. 그러한 억제마스크막의 결함은 반도체디바이스의 질을 저하시키는 제어할 수 없는 확산을 발생시킨다. 광학적 관찰에 의해서는 절연막의 결함으로 인한 확산의 이상을 검출할 수 없다.
반대로, 본 발명에서는 광학적 관찰에 의해 확산의 질을 조사할 수 있다. 본 발명에 있어서, 절연마스크막에 구멍, 미소한 구멍, 혹은 박리가 발생할 때, 불순물함유 결정의 작은 알갱이는 결함에서 비정상적으로 성장한다. 절연억제마스크막은 불순물함유막의 퇴적을 억제한다. 구멍, 작은 구멍 혹은 박리의 발생에서, 억제막은 일부가 없어진다. 이와 같이 불순물을 함유한 작은 알갱이는 결함에서 비정상적으로 성장한다. 결함에 의해 유도된 결정은 대단히 크다. 광학현미경으로 관찰하면 결함 유도결정을 발견할 수 있다. 그러므로 본 발명은 불순물함유막이 성장하는 공정, 기판내로 불순물을 확산시키는 공정, 웨이퍼를 냉각시키는 공정후에 자동현미경으로 웨이퍼를 관찰한다. 자동현미경은 웨이퍼를 관찰하여 화상메모리내에 웨이퍼전체의 화상을 입력한 다음, 화상처리에 의해 각 디바이스의 화상을 인식하고 각 장치의 화상과 화상메모리내에 저장된 표준디바이스화상을 비교한다. 만약 피관찰디바이스에 표준디바이스의 막외에 다른 불순물함유막이 있다면, 피관찰디바이스는 절연, 억제마스크막에 어떤 결함이 있었음이 틀림없다. 여분의 불순물함유결정은 결함에서 성장했음이 틀림없다. 그러한 여분의 불순물함유 결정이 있는 디바이스는 실격될 것이다. 실격된 디바이스는 웨이퍼상의 위치에 따라 디바이스유닛에 할당된 번호로 메모리된다. 그 다음에 불순물함유막이 제거되고 웨이퍼는 다량의 개개의 칩으로 스크라이브된다. 분리된 칩으로부터, 실격된 물품으로 판정받은 디바이스의 칩은 화상처리의 공정에서 메모리된 번호를 식별함으로써 그 단계에서 제거된다. 즉, 본 발명은 현미경관찰에 의해 웨이퍼공정단계에서 실격된 디바이스를 발견할 수 있다.
⑨ 본 발명은 디바이스의 검사나 선별을 간단하게 한다. 반도체디바이스의 제조에 있어서는, 웨이퍼공정에 의해 1매의 웨이퍼로부터 다수의 디바이스를 일거에 제조한다. 하지만 반도체디바이스의 검사는 실제로 전류를 인가함으로써 패키지에 설치된 개개의 칩에 대해 행한다. 검사는 전체의 웨이퍼공정후에 행해진다. 디바이스는 여러가지 특징을 고려하여 평가해야 한다. 결정(에피택셜층과 기판)의 질에 따른 특징은 위치의 함수로서 웨이퍼상에서 연속적으로 변화한다. 질의 연속적변화는 결함이 모이기 쉽다는 것을 의미한다. 웨이퍼의 전체의, 종합적관찰은 특히 집합적 결함을 발견하기에 유리하다.
웨이퍼의 광학적 관찰로 조사될 수 없는 특성은 칩을 웨이퍼에서 분리하여, 패키지에 각 칩을 설치하고 패키지의 리드에 디바이스의 패드를 접속함으로써 평가해야 한다. 개개의 조사에는 칩이 고정되는 패키지가 필요하다. 디바이스가 최종조사에서 결함이 있는 것으로 판명나면 소자전체가 폐기될 것이다. 칩에서 패키지를 분리할 수 없으므로 결함없는 패키지마저 칩과 함께 폐기된다. 조사결과는 때때로 제작자로 하여금 패키지의 비용과 패키지에 칩을 설치하는 비용을 낭비하도록 한다.
게다가 모든 디바이스를 하나씩 조사하는데 오랜 시간이 걸린다. 동시에 전체를 조사하는 것이 각각하는 것 보다 더 바람직하다. 실제로 전류를 인가함으로써 패키지에 고정된 각 디바이스를 평가하는 것 보다 어떤 방법에 의해 1매의 웨이퍼에 여전히 존재하는 디바이스를 점검하는 것이 더 편리하다. 그러한 전체의 조사는 시간과 패키지를 삭감할 것이다.
본 발명은 절연, 억제마스크막의 결함상에서의 불순물함유결정의 불규칙적인 성장을 관찰함으로써 웨이퍼상의 모든 디바이스의 특성을 조사할 수 있다. 전체의 종합적인 조사에 의해 웨이퍼상에서 결함있는 디바이스를 발견해 낸다. 결함이 있는 디바이스는 웨이퍼상의 어드레스번호에 의해 메모리된다. 웨이퍼가 여러 칩으로 스크라이브될 때, 결함이 있는 디바이스는 제거되어 폐기된다. 결함이 있는 디바이스칩은 패키지에 설치하지 않음으로써 패키지를 절약하고 검사시간 또한 삭감된다. 본 발명은 웨이퍼공정중에 결함이 있는 디바이스를 발견하여 디바이스의 검사비용을 성공적으로 감소시킨다.
이하, 첨부도면을 참조하면서 본 발명의 바람직한 실시예에 대해 상세히 설명한다.
본 발명은 n형 InP기판상에 Zn원자를 선택적으로 확산시키는 실시예를 설명함으로써 분명해질 것이다. Zn확산은 InP형의 수광소자를 제조하기 위해 사용된다. 기판은 실리콘(Si)이 도핑된 n형 InP이다. 본 발명에서는 p형 불순물확산에 의해 n형기판의 일부를 p형영역으로 전환한다. Zn, Mg, Cd는 InP에 대하여 p형 불순물이다. 본 발명은 어떠한 불순물에도 적용할 수 있다. 본 발명에 대해서 Zn불순물의 경우로 설명한다.
본 발명에서는 n형 InP기판상의 마스크의 윈도우부분상에 Zn도핑 InGaAs막을 선택적으로 성장시키고 Zn원자를 고체상확산에 의해 Zn도핑 InGaAs막으로부터 InP기판내로 확산시킨 후, 다음 공정에 의하여 InP기판상의 윈도우부분에 p형영역을 형성한다. 본 발명은 수광소자를 제조하는 공정의 일부로 이용할 수 있다.
제3도는 잘 알려진 수광소자의 기본구조를 설명한 것이다. 기판(1)은 n형 InP단결정이다. n형 InP기판(1)상에는 InP버퍼층(2), InGaAs수광층(3) 및 InP윈도우층(4)이 순차로 에피택셜성장되어 있다. InP기판(1)의 바닥면에는 n측 전극(1)이 형성되어 있고 윈도우부분(개구부라고도 함)이 있는 억제마스크층은 증발 혹은 CVD 및 사진석판에 의해 InP윈도우층(4)상에 선택적으로 형성된다. 아연(Zn)과 p형 불순물은 억제마스크층의 개구부를 통과하여 열에 의해 InP윈도우층(4)과 InGaAs수광층(3)내로 아래쪽으로 선택적으로 확산된다. 확산영역은 각 디바이스의 중앙부에 형성되어 있다. 이 중앙부에 p형영역, I형영역 및 n형영역이 순차로 형성되어 있다. a부분은 제3도 아래에 확대되어 도시되어 있다. 확대도에서 제1층은 Zn이 도핑된 p형층이고 제2층은 공핍층, 제3층은 n형 결정이다. 핀접합은 중앙영역에 형성되어 있고, 주변부는 SiN막(7)으로 피복되어 있다. SiN막이 없는 표면의 중앙부는 수광영역(9)이다. p측전극(10)은 수광영역(9)의 일부위에 퇴적되어 있으며, 디바이스가 수광소자로 이용될 때 전압은 n측전극(5)과 p측전극(10)사이에 역으로 인가될 것이다.
제4도 및 제5도는 잘 알려진 수광소자의 제조공정을 순차로 나타낸 것이다. 제4도의 (1)은 출발재인 InP단결정기판(웨이퍼)을 나타낸다. 이들 그림이 단일디바이스의 단면도를 나타내고는 있지만, 다량의 동등한 디바이스가 웨이퍼공정에 의해 단일웨이퍼상에서 동시에 제조되고 있는 것이다. 상술한 바와 같이 InP버퍼층, InGaAs수광층 및 InP윈도우층은 InP기판상에 순차로 에피택셜성장되어 있다. 또한, 제4도의 (2)와 같이 InP윈도우층상에 SiN(Si3N4:질화실리콘)막이 퇴적되어 있고 그 다음에, 질화막(SiN)의 일부가 제거되어 확산을 위한 윈도우부분이 형성된다. 제4도의 (3)이 이 상태이다. 아연(Zn)은 윈도우부분을 통해 에피택셜층으로 확산된다. 제4도의 (4)는 확산 후 윈도우부분의 가장자리의 확대도이다. 확산은 개구부(윈도우부분)아래의 InGaAs수광영역의 중앙부로 진행된다.
종래의 방법은 Zn을 기상으로 확산시키기 위해 사용되었다. 하지만, 본 발명에서는 제6도 및 제7도와 같이 고체상으로 P형불순물을 확산하였다. 고체상의 확산은 본 발명의 특징이다. 불순물확산이 종료될 때, 불순물함유막은 백스퍼터링(back - sputtering)에 의해 제거되며 제4도의 (5)와 같이 반사방지코팅막(AR)이 웨이퍼전체에 형성된다.
AR코팅막의 일부가 제거되고 p측전극이 수광영역(제5도의 (6))의 개구부상에 퇴적된다. p측전극은 p형불순물 확산영역과 접촉하고 있다. 인근디바이스사이의 이등분선을 따라 코팅막을 절단함으로써 모든 디바이스에 대하여 AR코팅막이 분리된다. p측전극과 p형 InP층의 일부를 가열하여 합금화하여 InP의 p형영역과 p측전극이 오옴접촉을 하도록 한다. 제5도의 (7)은 웨이퍼에서의 디바이스의 상태를 나타낸다. 제5도의 (8)과 같이 n측전극은 InP기판의 바닥면에 형성되어 있다. n측전극은 또한 적당한 온도에서 가열되어 InP기판과 합금화된다. 주석(Sn)은 n측전극의 바닥면에 도금되어 있다. 상기 공정이 모두 웨이퍼공정이다. 그 다음에 웨이퍼는 분열선에서 개개의 칩으로 스크라이브된다(제5도의 (10)). 단일웨이퍼에서 다량의 칩이 얻어지고 모든 칩은 패키지내에 수용되어 개별적으로 검사될 것이다. 그리고 패키지내에는 개개의 칩이 수용될 것이다. 제4도 및 제5도의 공정은 공통적이고 통상적인 수광소자의 제조단계이다.
본 발명은 불순물확산공정이라는 점에서 통상적인 종래의 제조방법과 다르다. 제4도의 (4)의 불순물확산은 제6도 및 제7도와 같은 고체상확산에 의해서 이루어진다.
첫째, 윈도우부분은 SiN막상에서 디바이스의 중앙부에 선택적으로 형성된다. Zn, In, Ga, As 등을 함유한 원료가스를 공급하여 개구부(윈도우부분)상에 Zn도핑 InGaAs막(불순물함유막)을 성장시킨다. SiN막은 그 위에 InGaAs가 퇴적되지 못하도록 하는 특성이 있다. 즉, SiN은 InGaAs의 결정성장을 억제한다. 그러므로 InGaAs막은 개구부에 드러나는 기판의 표면상에만 성장할 수 있다. 개구부상에 퇴적된 InGaAs는 고농도의 Zn을 함유한 막이다. 고농도로 도핑된 InGaAs막은 개구부를 꽉 채우게 된다.
웨이퍼는 적당한 온도에서 소정의 시간동안 가열되어 유지된다. Zn은 Zn도핑 InGaAs막에서 가장 근접한 InP윈도우층과 그 다음 근접한 InGaAs수광층으로 고체 - 고체 인터페이스를 가로질러 확산한다. 불순물이 고체상태로 확산되므로 확산속도는 느리다. 속도가 느리다는 것이 결점이긴 하지만, InGaAs막중에서의 불순물의 농도가 균일하기 때문에, 개구부(윈도우부분)의 전면에서의 불순물의 분포(농도)는 균일하게 된다. 또한, 개구부는 불순물확산동안에 InGaAs막에 의해 피복되어 보호되므로 오염물질이나 먼지에 의해 오염되지 않는다. 기판의 표면은 기판에서 불순물이 확산하는 중에도 청결하게 유지된다.
균일한 분포와 청결한 표면외에도, 본 발명은 결함을 발견하기에 편리하다. 만일 SiN막에 불완전한 퇴적으로 인해 개구부를 제외한 일부에 우연히 구멍이 형성되었다면 InP기판이 구멍에 의해 부분적으로 노출된다. 또, InGaAs도 이 구멍에서 성장할 것이다. 그러한 구멍에서의 변칙성장은 현미경관찰에 의해 발견될 수 있다. 이와 같이, 확산공정의 결함이 제조의 초기단계에서 발견될 수 있다는 것인데 이러한 결함의 조기검출이 또한 본 발명의 장점이 된다.
불순물확산이 종료되면 웨이퍼를 냉각시키고 현미경으로 조사한다. Zn도핑 InGaAs가 InP웨이퍼에서 제거되고 나서 웨이퍼는 제4도의 (5)에서 제5도의 (10)까지의 다음 공정으로 처리될 것이다.
제8도는 본 발명의 방법에 의해 불순물을 확산하는 반응장치의 단면도이다. Ga소스보트(11), In소스보트(12) 및 Zn소스(13)는 반응관(14)내부에 설치되어 있다. 반응관은 축방향으로 정렬한 2개의 히터(15)와 (16)가 있는 횡형의 반응로이다. 반응관(14)의 외부에는 수소가스실린더(18)가 있어 고순도의 수소가스를 반응관(14)으로 공급하고 버블러(22)와 (26)는 액체AsCl3를 함유하고 있어 반응관(14)에 AsCl3을 공급한다. 버블러는 비소(As)를 염화물의 형태로 반응관(14)에 공급한다. 수소가스가 버블러(22)와 (26)에 공급되어 액체AsCl3에 기포가 발생하게 한다. 수소가스는 캐리어기체로서 버블러(22)와 (26)에 도입되고 버블러(22)와 (26)은 소정의 장치(도시되어 있지 않음)에 의해 실온 혹은 또 다른 일정한 온도로 유지된다. V족원소가 염화물로서 공급되기 때문에 본 실시예의 방법을 클로라이드VPE법이라고 한다. 이 클로라이드법은 다른 기상법, 예를 들면, MOCVD 및 하이드라이드VPE 보다 안전성에서 우수하다.
다른 방법으로, 수소화물AsH3와 PH3등도 기상으로 V족원소를 공급하기 위해 이용된다. MOCVD 및 하이드라이드VPE법은 비소(As) 또는 인(P)의 수소화물을 함유한 원료기체로부터 Ⅲ - V족의 화합물반도체를 제조하는 방법이다. MOCVD 및 하이드라이드VPE법은 V족원소를 도입하는 방법의 차이에 의해 구별된다. 본 발명은 또한 MOCVD법 혹은 하이드라이드VPE법에서의 불순물확산에 적용될 수 있다.
이제, 장치의 기능에 대해 설명한다. 반응관 내의 Ga소스보트(11)에는 Ga금속이 함유되어 있고 In소스보트(12)에는 In금속이 함유되어 있다. Zn소스(13)는 Ga소스보트(11)의 부근에 위치해 있고, 소스보트(11) 및 (12)와 Zn소스(13)는 반응관(14)의 전반부에 위치해 있다. 웨이퍼(17)는 InP기판, InP버퍼층, InGaAs수광층, InP윈도우층 그리고 상기에서 에피택셜성장과 사진석판의 공정에 의해 이미 형성된 개구부가 있는 질화실리콘막으로 이루어져 있다. 웨이퍼(17)는 반응관(14)의 후반부에 위치해 있다. 본 실시예에서는 억제마스크막으로는 SiN막을, 불순물함유막으로는 InGaAs막을 사용한다. 예를 들어, 반응중에 웨이퍼의 부분은 680℃의 온도로 유지되고 소스보트의 부분은 810℃의 온도로 유지된다. 각 부분의 온도는 히터(15)와 (16)의 파워에 의해 임의로 조정할 수 있다.
수소가스실린더(18)는 고순도의 수소가스(H2)를 공급한다. 수소가스(H2)는 도관(19)과 유량제어기(21) 및 (25)를 통과하여 버블러(22) 및 (26)내에 있는 액체 AsCl3로 도입된다. 수소기체는 캐리어기체로서 액체 AsCl3이 기포가 발생하도록 하고 AsCl3/H2의 혼합기체를 반응관(14)으로 운반한다. 한쪽 버블러(22)에서 생성되는 혼합기체 AsCl3/H2는 도관(23)을 통과하여 Ga소스보트(12) 및 Zn소스(13)의 부근에 위치한 개구단(24)으로부터 반응관(14)내로 도입된다. 소스부분이 한층 더 높은 온도(예를 들어, 810℃)로 유지되고 Ga와 Zn의 일부는 뜨거운 전반부에서 기화된다. 혼합기체 AsCl3/H2가 Ga와 Zn의 증기속으로 도입되기 때문에 기상반응은 Ga기체, Zn기체, AsCl3및 H2사이의 범위에서 발생한다.
반대로, 다른쪽 버블러(26)는 AsCl3과 H2의 또 다른 혼합기체를 생성한다. AsCl3/H2가스는 도관(27)을 통과하여 반응관(14)에서의 In소스보트(12)의 윗부분에 도달한다. 기상반응은 Ga소스보트(11)윗부분에서는 Ga의 염화물을, In소스보트(12)윗부분에서는 In의 염화물을 생성한다. 또한, 수소가스실린더(18)로부터 공급된 수소기체는 또 다른 도관(29)을 흘러 유량제어기(30)를 통과한다. 그 다음에 수소기체는 도관(31)을 통과하여 반응관(14)의 전단부(32)로 도입된다. AsCl3/H2와 수소기체(H2)의 흐름은 유량제어기(21), (25), (30)에 의해 정밀하게 제어될 수 있다.
소스보트(11) 및 (12)와 아연(Zn)에서 제조된 염화물InCl과 CaCl은 캐리어기체에 의해 웨이퍼(기판)(17)로 운반된다. 웨이퍼(17)는 질화실리콘(SiN)막으로 부분적으로 피복되어 있고 InP기판은 SiN막의 구멍에서 일부가 노출된다. 기상반응에 의해 합성된 InGaAs는 InP결정의 노출면에 에피택셜성장된다. 고농도의 Zn이 기상에 포함되기 때문에, InGaAs결정은 고농도의 불순물 Zn을 함유한다. 제6도는 InGaAs막이 충분한 두께로 성장한 상태를 나타낸 것이다. InGaAs막의 성장과 동시에 InP층으로 Zn의 고체상확산이 일어난다. Zn은 열에 의해 InGaAs막에서 InP윈도우층과 InGaAs수광층으로 확산한다.
Zn의 확산으로 인해 InP윈도우층과 InGaAs수광층중에 p형영역이 생성된다. 본 실시예에서, InP기판의 n형 캐리어(전자)농도는 5×1015㎝-3이고 Zn도핑 InGaAs 층의 p형캐리어(구멍)의 농도는 1.0×1019㎝-3이다.
고체상확산에 의해 Zn원자는 열에 의해 Zn도핑 InGaAs막에서 InP윈도우층과 InGaAs수광층으로 운반된다. 고체상확산의 종료후에, 깊이방향으로의 Zn의 분포(농도)가 측정된다. 제9도는 불순물의 수직분포를 측정한 결과를 나타낸 것이다. 제9도에서 횡축은 ㎛단위의 불순물함유막(Zn도핑 InGaAs막)의 표면으로부터의 깊이이다. 본 실시예에서 Zn도핑 InGaAs의 깊이는 2.5㎛정도이다. 2.5㎛ 보다 더 깊은 부분은 InP윈도우층과 InGaAs수광층부분이다. 그리고 종축은 p형 캐리어(구멍)의 농도이다.
제9도에 있어서, j와 k사이의 범위는 불순물함유막(Zn도핑 InGaAs막)에 해당하며, 막의 농도는 거의 초기구멍농도와 동일한 1×1019㎝-3로 높다. 구멍의 농도는 결정에서의 Zn의 농도와 거의 동일하다. 고체상확산에 의해 막에서의 Zn원자가 감소하더라도, 확산된 Zn원자의 비율은 막내에 도핑된 Zn원자의 총량에 비해 훨씬 작다. p형 캐리어농도는 k와 l사이에서 급강하하는데 k∼l부분은 InGaAs결정과 InP층사이의 경계이다. k∼l범위 내의 Zn원자는 주로 InP층으로 확산된다. l∼n까지의 부분은 순차로 웨이퍼상의 InP윈도우층과 InGaAs수광층에 해당한다. l∼m∼n부분에 있어서 p형캐리어의 농도는 거의 일정하고 약1×1018㎝-3∼2×1018㎝-3정도이다. 구멍의 농도는 n∼o에서 다시 급강하하는데 n과 o사이의 범위는 Zn도핑 InGaAs막으로부터 멀리 떨어져 있다. 그러므로 이 범위에는 Zn이 거의 도달하지 못한다. n∼o 보다 더 깊은 다음 부분은 공핍층(i형)이 된다.
그 다음에 불순물함유 InGaAs막은, InP는 그대로 남게 하고 InGaAs만을 제거하는 부식액으로 에칭함으로써 InP윈도우층에서 제거된다. 예를 들어, 인산(H3PO4)과 과산화수소(H2O2)의 혼합액이 부식액으로 사용된다면 InGaAs막만을 제거하고 손상되지 않은 InP결정이 남게 된다.
제10도에 샘플의 p형 불순물(구멍)의 농도를 측정한 결과가 도시되어 있다. 횡축은 InP윈도우층의 상면으로부터의 거리이고, 종축은 구멍의 농도이다. p∼q(약 0㎛∼2㎛)의 상부는 1×1018㎝-3∼2×1018㎝-3사이의 안정적인 p형 캐리어농도를 가진다. q∼r의 더 깊은 부분에서는 구멍농도가 급강하하여 3㎛의 깊이지점에서는 p형캐리어(구멍)농도가 겨우 1×1017㎝-3이다. p형 캐리어농도의 곡선은 InP웨이퍼의 표면상의 p형 영역의 형성을 나타낸다.
제3도와 같이 수광소자는 개관법에 속하는 본 발명의 확산방법에 의해 제조된다. 그리고나서 수광소자의 암전류, 감도, 응답속도 등의 특성이 측정된다. 본 발명에 의해 제조된 수광소자는 종래의 폐관 확산방법에 의해 제조된 수광소자와 동등한 암전류, 감도, 응답속도를 갖는 것으로 판명되었다. 본 발명에 의해 제조된 장치는 폐관확산방법에 의해 제조된 장치 보다 열등하지 않다.

Claims (9)

  1. 제1도전형의 기판의 표면에 윈도우부분을 가지는 억제마스크막을 성장시키는 공정, 상기 기판의 억제마스크막으로 피복되지 않은 윈도우부분상에 제2도전형의 불순물을 함유한 불순물함유막을 성장시키는 공정, 상기 불순물함유막의 성장과 동시에 불순물을 고체상으로 상기 불순물함유막에서 상기 기판으로 확산시키는 공정, 상기 제1도전형 기판내에 제2도전형 영역을 부분적으로 생성하는 공정 및 상기 기판에서 상기 불순물함유막을 선택적으로 제거하는 공정으로 이루어진 것을 특징으로 하는 반도체디바이스의 제조방법.
  2. 제1도전형의 기판의 표면에 윈도우부분을 가지는 억제마스크막을 성장시키는 공정, 상기 기판의 억제마스크막으로 피복되지 않은 윈도우부분상에 제2도전형의 불순물을 함유한 불순물함유막을 성장시키는 공정, 상기 불순물함유막의 성장다음에 불순물을 고체상으로 상기 불순물함유막에서 상기 기판으로 확산시키는 공정, 상기 제1도전형 기판내에 제2도전형 영역을 부분적으로 생성하는 공정 및 상기 기판에서 상기 불순물함유막을 선택적으로 제거하는 공정으로 이루어진 것을 특징으로 하는 반도체디바이스의 제조방법.
  3. 제1도전형의 기판의 표면에 윈도우부분을 가지는 억제마스크막을 성장시키는 공정, In, Ga, As 그리고 P에서 선택한 3개 혹은 4개의 원소로 구성되고 상기 억제마스크막으로 피복되지 않은 윈도우부분상에 제2도전형의 불순물을 함유한 불순물함유막을 성장시키는 공정, 불순물을 상기 불순물함유막에서 상기 기판으로 고체 - 고체 인터페이스를 가로질러 확산시키는 공정, 상기 제1도전형 기판내에 제2도전형 영역을 부분적으로 생성하는 공정 및 상기 기판에서 상기 불순물함유막을 선택적으로 제거하는 공정으로 이루어진 것을 특징으로 하는 반도체디바이스의 제조방법.
  4. n형 도전체인 기판의 표면에 윈도우부분을 가지는 억제마스크막을 성장시키는 공정, In, Ga, As 그리고 P에서 선택한 3개 혹은 4개의 원소로 구성되고 상기 기판의 억제마스크막으로 피복되지 않은 윈도우부분상에 Zn, Mg 그리고 Cd에서 선택한 p형 불순물을 함유한 불순물함유막을 성장시키는 공정, p형 불순물을 상기 불순물함유막에서 상기 기판으로 고체 - 고체 인터페이스를 가로질러 확산시키는 공정, 제1도전형 기판내에 제2도전형 영역을 부분적으로 생성하는 공정 및 상기 기판에서 상기 불순물함유막을 선택적으로 제거하는 공정으로 이루어진 것을 특징으로 하는 반도체디바이스의 제조방법.
  5. 제1도전형의 기판의 표면에 윈도우부분을 가지는 억제마스크막을 성장시키는 공정, In, Ga, As 그리고 P에서 선택한 3개 혹은 4개의 원소로 구성되고 P 혹은 As의 염화물과 수소기체를 함유한 기체를 용융금속 Ga 혹은 용융금속 In 그리고 용융불순물이 있는 반응관과 기판에 공급함으로써 상기 기판의 억제마스크막으로 피복되지 않은 윈도우부분상에 제2도전형의 불순물을 함유한 불순물함유막을 성장시키는 공정, 제2도전형 불순물을 상기 불순물함유막에서 상기 기판으로 고체 - 고체 인터페이스를 가로질러 확산시키는 공정, 상기 제1도전형 기판내에 제2도전형 영역을 부분적으로 생성하는 공정 및 상기 기판에서 상기 불순물함유막을 선택적으로 제거하는 공정으로 이루어진 것을 특징으로 하는 반도체디바이스의 제조방법.
  6. 제1도전형의 기판의 표면에 윈도우부분을 가지는 억제마스크막을 성장시키는 공정, In, Ga, As 그리고 P에서 선택한 3개 혹은 4개의 원소로 구성되고 P 혹은 As의 수소화물과 수소기체를 함유한 기체를 용융금속 Ga 혹은 용융금속 In 그리고 용융불순물이 있는 반응관과 기판에 공급함으로써 상기 기판의 억제마스크막으로 피복되지 않은 윈도우부분상에 제2도전형의 불순물을 함유한 불순물함유막을 성장시키는 공정, 제2도전형 불순물을 상기 불순물함유막에서 상기 기판으로 고체 - 고체 인터페이스를 가로질러 확산시키는 공정, 상기 제1도전형 기판내에 제2도전형 영역을 부분적으로 생성하는 공정 및 상기 기판에서 상기 불순물 함유막을 선택적으로 제거하는 공정으로 이루어진 것을 특징으로 하는 반도체디바이스의 제조방법.
  7. 제1도전형의 기판의 표면에 윈도우부분을 가지는 억제마스크막을 성장시키는 공정, In, Ga, As 그리고 P에서 선택한 3개 혹은 4개의 원소로 구성되고 상기 기판이 있는 반응관내에 P 혹은 As의 수소화물, In 혹은 Ga의 유기금속기체 그리고 수소기체를 함유한 기체를 공급함으로써 상기 기판의 억제마스크막으로 피복되지 않은 윈도우부분상에 제2도전형 불순물을 함유한 불순물함유막을 성장시키는 공정, 제2도전형 불순물을 상기 불순물함유막에서 상기 기판으로 고체 - 고체 인터페이스를 가로질러 확산시키는 공정, 상기 제1도전형 기판내에 제2도전형 영역을 부분적으로 생성하는 공정 및 상기 기판에서 상기 불순물함유막을 선택적으로 제거하는 공정으로 이루어진 것을 특징으로 하는 반도체디바이스의 제조방법.
  8. 제1도전형의 기판의 표면에 윈도우부분을 가지는 억제마스크막을 성장시키는 공정, 기판의 억제마스크막으로 피복되지 않은 윈도우부분상에 제2도전형 불순물을 함유한 불순물함유막을 성장시키는 공정, 제2도전형 불순물을 상기 불순물함유막에서 상기 기판으로 고체 - 고체 인터페이스를 가로질러 확산시키는 공정, 상기 제1도전형기판내에 제2도전형영역을 부분적으로 생성하는 공정 및 억제마스크막의 기판 내의 구멍 혹은 결함에서 성장하는 결정을 함유하는 불순물을 현미경으로 관찰하고 디바이스의 질을 상기 기판이 스크라이브되어 디바이스칩으로 분리되기 전에 판정하는 공정으로 이루어진 것을 특징으로 하는 반도체디바이스의 검사방법.
  9. 제1도전형의 기판의 표면에 윈도우부분을 가지는 억제마스크막을 선택적으로 성장시키는 공정, 제2도전형 불순물을 함유한 불순물함유막을 기판의 억제마스크막으로 피복되지 않은 윈도우부분상에 성장시키는 공정, 제2도전형 불순물을 불순물함유막에서 기판으로 고체 - 고체 인터페이스를 가로질러 확산시키는 공정, 상기 제1도전형기판내에 제2도전형 영역을 부분적으로 생성하는 공정 및 억제마스크막의 기판 내의 구멍 혹은 결함에서 성장하는 결정을 함유하는 불순물을 현미경으로 관찰하고 기판을 화상처리한 다음, 각 디바이스의 화상을 표준디바이스의 화상과 비교하여 각 피관찰디바이스와 표준디바이스의 차이를 발견해서 상기 기판이 스크라이브되어 디바이스칩으로 분리되기 전에 디바이스의 질을 판정하는 공정으로 이루어진 것을 특징으로 하는 반도체디바이스의 검사방법.
KR1019940014438A 1993-06-23 1994-06-23 반도체디바이스의 제조방법 및 평가방법 KR0163974B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP5177233A JPH0714791A (ja) 1993-06-23 1993-06-23 半導体素子の製造方法と評価方法
JP93-177233 1993-06-23

Publications (2)

Publication Number Publication Date
KR950001977A KR950001977A (ko) 1995-01-04
KR0163974B1 true KR0163974B1 (ko) 1999-02-01

Family

ID=16027484

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940014438A KR0163974B1 (ko) 1993-06-23 1994-06-23 반도체디바이스의 제조방법 및 평가방법

Country Status (4)

Country Link
EP (1) EP0631300A3 (ko)
JP (1) JPH0714791A (ko)
KR (1) KR0163974B1 (ko)
CA (1) CA2126292A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4022997B2 (ja) 1998-07-29 2007-12-19 住友電気工業株式会社 ３−５族化合物半導体結晶へのＺｎ拡散方法及び拡散装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5858317B2 (ja) * 1978-06-12 1983-12-24 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション 気相成長法
US5126281A (en) * 1990-09-11 1992-06-30 Hewlett-Packard Company Diffusion using a solid state source

Also Published As

Publication number Publication date
CA2126292A1 (en) 1994-12-24
JPH0714791A (ja) 1995-01-17
KR950001977A (ko) 1995-01-04
EP0631300A3 (en) 1997-10-08
EP0631300A2 (en) 1994-12-28

Similar Documents

Publication Publication Date Title
JP4982355B2 (ja) ゲルマニウム膜の形成方法
US8129208B2 (en) n-Type conductive aluminum nitride semiconductor crystal and manufacturing method thereof
EP0238830B1 (en) Epitaxial growth method and apparatus therefor
JP3889939B2 (ja) 半導体基板の製造方法及びその使用
US3131098A (en) Epitaxial deposition on a substrate placed in a socket of the carrier member
JP2004522294A (ja) 化学的蒸着処理に使用する改良された受容体
GB2436398A (en) Bulk semiconductor substrates
US9240316B2 (en) Method for producing an epitaxially coated semiconductor wafer
US20140190401A1 (en) Method, system, and apparatus for doping and for multi-chamber high-throughput solid-phase epitaxy deposition process
KR0163974B1 (ko) 반도체디바이스의 제조방법 및 평가방법
JP3298467B2 (ja) エピタキシャルウェーハの製造方法
Gottlieb Vapor Phase Transport and Epitaxial Growth of GaAs1− x P x Using Water Vapor
CN117642530A (zh) 用于确定生产外延用衬底的柴可拉斯基生长条件的适合性的方法
Weiss et al. Kerfless wafering approach with Si and Ge templates for Si, Ge and III-V epitaxy
Papazian et al. Epitaxial Deposition of Germanium onto Semi‐Insulating GaAs
JP3948577B2 (ja) 半導体単結晶薄膜の製造方法
Robein et al. Iron incorporation in InP layers using a ferrocene source in atmospheric pressure MOVPE
JPH0782997B2 (ja) 半導体ウェーハの製造方法
JPH06104193A (ja) 化合物半導体結晶の気相成長方法及びその装置
Matsuoka et al. Electrical characterization of crystal defects and oxygen in czochralski silicon using a gate-controlled diode
WO2022168369A1 (ja) リン化インジウム基板、半導体エピタキシャルウエハ、リン化インジウム単結晶インゴットの製造方法及びリン化インジウム基板の製造方法
JP3648521B2 (ja) 有機金属気相成長装置及び有機金属気相成長方法
Matragrano et al. Characterization and elimination of surface defects in Gax In1− xP grown by organometallic vapor phase epitaxy
Ando Recent progress in multi-wafer CBE systems
JPS63503379A (ja) テルルを含む物質の蒸着方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100825

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee