KR0162757B1 - 분리절연막을 이용한 공중교각 금속의 형성방법 - Google Patents
분리절연막을 이용한 공중교각 금속의 형성방법 Download PDFInfo
- Publication number
- KR0162757B1 KR0162757B1 KR1019940036028A KR19940036028A KR0162757B1 KR 0162757 B1 KR0162757 B1 KR 0162757B1 KR 1019940036028 A KR1019940036028 A KR 1019940036028A KR 19940036028 A KR19940036028 A KR 19940036028A KR 0162757 B1 KR0162757 B1 KR 0162757B1
- Authority
- KR
- South Korea
- Prior art keywords
- metal
- base metal
- insulating film
- photoresist
- pattern
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5221—Crossover interconnections
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 장치의 제조방법에 있어서, 특히 안정화된 공중교각(airbridge) 금속을 형성하는 방법에 관한 것이다.
본 발명에 의한 공중교각(airbridge) 금속의 형성방법에 의하면, 기저금속이 화학적인 방법에 의해 증착된 분리절연막과 접촉되기 때문에 종래의 포토레지스트와 접촉된 기저금속 사이에서 나타날 수 있는 계면에 따른 측면 방향의 Au 성장을 억제할 수 있으며, 금속선 간의 간락 발생을 방지할 수 있기 때문에 금속선간의 간격을 줄일 수 있다.
또한, 공정을 안정화 시킴과 아울러 단순화 시킬 수 있기 때문에 수율을 향상시킬 수 있다.
Description
제1도 내지 제9도는 본 발명에 의한 공중교각 금속의 형성방법을 각 단계별로 나타낸 공정 단면도로서,
제1도는 기판위에 공중교각 영역을 정의하는 공정을 나타낸 공정도.
제2도는 기저금속(base metal) 증착공정을 나타낸 단면도.
제3도는 절연막 증착공정을 나타낸 단면도.
제4도는 공중교각 금속을 형성하기 위한 포토레지스트 패턴을 나타낸 단면도.
제5도는 절연막 식각 공정을 도시한 단면도.
제6도는 공중교각 금속을 증착한 후의 단면도.
제7도는 상층 포토레지스트 패턴을 제거한 후의 단면도.
제8도는 절연막을 식각한 후의 단면도.
제9도는 공중교각 금속 형성후의 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 반절연 GaAs기판 2 : 하층 레지스트패턴
3 : 금속막 4 : 기저금속
5 : 절연막 6 : 상층 레지스트패턴
7 : 공중교각 금속
본 발명은 반도체 장치의 제조방법에 관한 것으로서, 특히 안정화된 공중교각(airbrige) 금속을 형성하는 방법에 관한 것이다.
일반적인 반도체 장치의 제작에 있어서, 공중교각은 도금되는 금속의 두께가 약 2㎛ 이상으로 매우 두껍다.
통상의 도금 과정은 하층 포토레지스트 패턴 형성후 기저금속(base metal)을 증착하고, 증착된 기저금속 위에 상층의 포토레지스트 패턴을 형성한다.
이때, 형성되는 포토레지스트는 기저금속과 접촉되어 있으며, 패턴 형성후 Au의 도금이 진행된다.
이와 같이 도금과정에서 포토레지스트 패턴과 금속 사이의 접착은 포토레지스트막의 도포 및 열처리, 노광과 형상등의 여러가지 공정조건에 따라 달라질 수 있기 때문에 재현성이 떨어진다.
상층 포토레지스트막의 형성후 진행되는 공중교각 금속의 도금은 성장되는 금속의 그레인(grain)사이즈가 작아야 하기 때문에 2㎛ 이상의 두꺼운 금속층을 필요로 하게 되고, 그 결과 매우 긴 도금 시간을 필요로 한다.
따라서, 기저금속과 포토레지스트 사이의 접착이 좋지 않으면, 이 두 박막 사이로 금속이 성장하게 되며, 접촉이 좋더라도 Au의 성장이 진행되는 동안 패턴의 접촉상태가 나빠진 포토레지스트막과 기저금속 사이로 Au 성장이 일어난다.
이와같이 측면에 성장되는 Au의 압력에 의해 레지스트막이 스트레스를 받아 접착력이 저하되고, 금속간의 단락이 일어나는 문제점이 있다.
본 발명은 상술한 공중교각 형성 공정에서 패턴 상호간의 거리가 가까워짐에 따라 도금 과정에서 패턴 상호간의 접촉 또는 리프트-오프 과정에서 발생하기 쉬운 패턴 상호간의 접촉을 배제하기 위한 것으로서, 공정을 단순화하고 공정의 여유도를 개선하여 안정된 공중교각 금속을 형성할 수 있는 방법을 제공하는데 그 목적이 있다.
상기 목적에 부응하는 본 발명의 특징은 상·하부 포토레지스트 패턴과 그 사이에 개재된 기저금속을 이용하여 공중교각을 형성하는 방법에 있어서, 상기 기저금속과 상층 포토레지스트 패턴 사이에 분리 절연막을 형성하는 공정을 부가함으로써 측면 방향의 공중교각 금속성분의 성장을 배제하는 것이다.
이하, 본 발명에 의한 공중교각 금속의 형성방법을 각 단계별로 도시한 제1도 내지 제9도를 참조하여 본 발명을 보다 상세히 설명한다.
먼저, 제1도에 도시된 바와 같이, 금속막 패턴(3)이 형성된 반절연성 GaAs기판(1) 위에 하층 포토레지스트 패턴(2)을 형성한다.
상기 포토레지스트 패턴(2)은 포토레지스트 층을 입히고, 공중교각 영역을 1차로 정의하여 패턴을 형성한다.
이어, 제2도에 도시된 바와 같이, 기판의 전면에 전자선 증착 방법으로 Ti/Au등을 증착하여 기저금속(base metal)(4)을 형성한다.
이어서 상층의 포토레지스트 패턴을 바로 형성하는 종래의 방법과 달리, 제3도에 도시한 바와 같이, 상기 기저금속(4)과 하층 레지스트 패턴(2)과의 분리를 위한 분리 절연막(5)을 전면에 도포한다.
이때, 상기 하층 레지스트막(2)이 손상되지 않도록 ECR(electron cyclotron resonant) 증착방법을 이용하여 상온에서 SiN와 같은 절연물을 증착한다. 이와같이 증착된 절연막(5)은 화학적인 방법에 의해서 증착되기 때문에 그 하부의 기저금속(4)과 우수한 접촉상태를 유지할 수 있다.
제4도에 도시된 바와 같이, 포토레지스트를 도포한 후 패터닝하여 상층 레지스트 패턴(6)을 형성한다.
이 상층 레지스트 패턴(6)은 공중교각 영역을 2차로 정의한다.
이어, 상기 상층 레지스트 패턴(6)에 의해 노출된 분리 절연막(5)을 식각하여 기저금속(4)을 노출시킨다(제5도 참조).
이어서, 제6도에 도시된 바와 같이, 상기 상층 레지스트 패턴(6)을 마스크로 이용하여 노출된 기저금속(4) 위에 공중교각 금속(7)을 성장시킨다.
그리고, 제7도에 도시된 바와 같이, 금속 성장이 완료된 기판을 세척한 후 상기 상층 레지스트 패턴(6)을 노광 및 현상함으로써, 상층 레지스트 패턴(6)을 제거한다.
상기 공정을 통하여 노출된 분리 절연막(5)을 건식식각 또는 습식식각에 의해 제거한다(제8도 참조).
제8도에 도시된 바와 같이, 상기 분리 절연막(6)의 식각으로 노출된 기저금속(4)은 Au/Ti의 순서로 나타나게 되므로, 먼저 증착된 Au를 식각한 후, 연속적으로 Ti을 식각한다.
최종적으로, 하층 포토레지스트(2)를 아세톤으로 제거하면, 제9도에 도시된 바와 같은 공중교각(7)을 형성할 수 있다.
이때, 상기 기저금속(4)을 식각하지 않고, 이온밀링(ion milling)에 의해 제거할 수도 있다.
이상에서 설명한 바와 같이, 본 발명의 공중교각 형성방법에 의하면, 기저금속이 포토레지스트와 직접 접촉되지 않고, 화학적인 방법으로 증착된 분리 절연막에 의해 접촉되기 때문에 종래의 포토레지스트와 기저금속 사이에서 나타날 수 있는 계면에 따른 측면방향의 Au 성장을 억제할 수 있다.
따라서, 금속 간(공중교각 간 또는 공중교각과 게이트 간)의 단락을 방지할 수 있기 때문에 금속선의 간격을 줄일 수 있다.
또한, 공중교각의 손상을 방지함으로써 공정을 안정화시킴과 아울러 단순화 시킬 수 있기 때문에 수율을 향상시킬 수 있는 효과를 발휘한다.
Claims (1)
- 금속막 패턴이 형성된 기판 위에 포토레지스트 층을 증착하여 공중교각 영역을 1차 정의하여 하층 포토레지스트 패턴을 형성하는 공정; 기판의 전면 위에 기저금속을 증착하고, 그 위에 분리 절연막을 도포하는 공정; 상기 분리 절연막의 상부에 포토레지스트를 도포하고 공중교각 영역을 2차로 정의하여 상층 레지스트 패턴을 형성하는 공정; 상기 상층 레지스트 패턴에 의해 노출된 분리 절연막을 식각하여 기저금속을 노출시키는 공정; 그 노출된 기저금속의 위에 공중교각 금속을 성장시키는 공정; 상기 상층 레지스트 패턴, 상기 분리 절연막을 제거하고, 노출된 부분의 기저금속과 상기 하층 레지스트 패턴을 차례로 제거하는 공정; 을 수행하여 측면 방향의 공중교각 금속성분의 성장을 배제하도록 이루어진 것을 특징으로 하는 분리절연막을 이용한 공중교각 금속(airbridge-metal)의 형성방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940036028A KR0162757B1 (ko) | 1994-12-22 | 1994-12-22 | 분리절연막을 이용한 공중교각 금속의 형성방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940036028A KR0162757B1 (ko) | 1994-12-22 | 1994-12-22 | 분리절연막을 이용한 공중교각 금속의 형성방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR960026924A KR960026924A (ko) | 1996-07-22 |
KR0162757B1 true KR0162757B1 (ko) | 1998-12-01 |
Family
ID=19402947
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019940036028A KR0162757B1 (ko) | 1994-12-22 | 1994-12-22 | 분리절연막을 이용한 공중교각 금속의 형성방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0162757B1 (ko) |
-
1994
- 1994-12-22 KR KR1019940036028A patent/KR0162757B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR960026924A (ko) | 1996-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4670297A (en) | Evaporated thick metal and airbridge interconnects and method of manufacture | |
US4839304A (en) | Method of making a field effect transistor with overlay gate structure | |
US4145459A (en) | Method of making a short gate field effect transistor | |
US4076860A (en) | Method of forming electrode wirings in semiconductor devices | |
US4843024A (en) | Method of producing a Schottky gate field effect transistor | |
US5140387A (en) | Semiconductor device in which gate region is precisely aligned with source and drain regions | |
US4824800A (en) | Method of fabricating semiconductor devices | |
US9859205B2 (en) | Semiconductor device having an airbridge and method of fabricating the same | |
KR0162757B1 (ko) | 분리절연막을 이용한 공중교각 금속의 형성방법 | |
KR0163742B1 (ko) | T형 게이트의 형성방법 | |
CN1112288A (zh) | 在半导体表面制造t形栅极的方法 | |
JPS61240684A (ja) | シヨツトキ−型電界効果トランジスタ及びその製造方法 | |
JPS63175480A (ja) | リセス型mesfetの製造方法 | |
JPS5817689A (ja) | ジヨセフソン回路の製造方法 | |
JPS6039875A (ja) | 半導体装置の製造方法 | |
JPS627715B2 (ko) | ||
KR920002026B1 (ko) | 다층사진공정을 이용한 금속층 연결방법 | |
JPH05283429A (ja) | 薄膜トランジスタ装置の製造方法 | |
KR100272577B1 (ko) | 바이폴라 트랜지스터의 제조방법 | |
JPH01251642A (ja) | 半導体装置の製造方法 | |
JPS62281356A (ja) | 半導体装置の製造方法 | |
JPS61224425A (ja) | 半導体装置のパタ−ン形成方法 | |
JPH05218212A (ja) | 半導体装置の製造方法 | |
JPH0453131A (ja) | 半導体装置の製造方法 | |
JPH0364933A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20070831 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |