KR0161337B1 - 출력신호의 온/오프 전환기능을 갖는 증폭회로 - Google Patents

출력신호의 온/오프 전환기능을 갖는 증폭회로 Download PDF

Info

Publication number
KR0161337B1
KR0161337B1 KR1019950004471A KR19950004471A KR0161337B1 KR 0161337 B1 KR0161337 B1 KR 0161337B1 KR 1019950004471 A KR1019950004471 A KR 1019950004471A KR 19950004471 A KR19950004471 A KR 19950004471A KR 0161337 B1 KR0161337 B1 KR 0161337B1
Authority
KR
South Korea
Prior art keywords
circuit
output
transistor
switch
switch circuit
Prior art date
Application number
KR1019950004471A
Other languages
English (en)
Inventor
노리오 쮸죠
요시히꼬 하야시
아끼오 오사끼
Original Assignee
가나이 쯔또무
가부시끼가이샤 히다찌세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쯔또무, 가부시끼가이샤 히다찌세이사꾸쇼 filed Critical 가나이 쯔또무
Application granted granted Critical
Publication of KR0161337B1 publication Critical patent/KR0161337B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/52—Circuit arrangements for protecting such amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H03K17/615—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors in a Darlington configuration

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

출력신호의 온/오프 전환기능을 갖는 증폭회로에 관한 것으로서, 출력신호의 온/오프 전환기능을 갖고 비교적 저전력에서 고속으로 동작하는 증폭회로를 제공하기 위해서, 입력트랜지스터와 출력트랜지스터로 이루어진 인버티드달링톤회로와 출력트랜지스터의 이미터와 베이스 사이에 접속된 제1스위치회로 및 입력트랜지스터의 이미터와 출력트랜지스터의 컬렉터 사이에 접속된 제2스위치회로를 포함하는 구성으로 되어 있다
이러한 구성에 의해, 축소화가 가능하고 고속으로 동작하고 스위치회로를 거쳐서 흐르는 전류를 감소할 수 있고 전압요구가 적으므로, 출력신호의 온/오프전환기능을 갖는 증폭회로를 싱글칩상의 IC에 형성할 수 있다.

Description

출력신호의 온/오프 전환기능을 갖는 증폭회로
제1도는 본 발명에 의한 출력신호의 온/오프 전환기능을 갖는 증폭회로의 제1 실시예를 도시한 회로도.
제2도는 본 발명에 의한 출력신호의 온/오프 전환기능을 갖는 증폭회로의 제2 실시예를 도시한 회로도.
제3도는 본 발명에 의한 출력신호의 온/오프 전환기능을 갖는 증폭회로의 제3 실시예를 도시한 회로도.
제4도는 본 발명에 의한 출력신호의 온/오프 전환기능을 갖는 증폭회로의 제4 실시예를 도시한 회로도.
제5도는 본 발명에 의한 출력신호의 온/오프 전환기능을 갖는 증폭회로의 제5 실시예를 도시한 회로도.
제6도는 본 발명에 따른 출력신호의 온/오프 전환 기능을 갖는 증폭회로가 마련된 모놀리식 IC의 회로도.
제7도는 본 발명에 의한 출력신호의 온/오프 전환기능을 갖는 증폭회로를 드라이버로서 사용하는 반도체소자 시험장치의 블럭도.
제8도는 출력신호의 온/오프 전환기능을 갖는 증폭회로가 마련된 과부하 차단기능을 갖는 전력증폭회로의 블럭도.
본 발명은 출력의 온/오프 전환이 가능하고 각종 신호를 증폭하는 증폭회로에 관한 것이다.
종래, 증폭회로에 출력신호의 온/오프 전환기능을 부가적으로 마련하기 위해서는 증폭회로의 출력에 스위치회로를 접속하고 있었다. 그러한 출력신호의 온/오프 전환기능을 갖는 증폭회로는 일본국 특허공개공보 소화54-148358에 개시된 다이오드브리지를 사용한 스위치회로 등의 종래의 스위치회로에 종래의 증폭회로를 접속하는 것에 의해 구성된다. 출력신호의 온/오프 전환기능을 갖는 증폭회로는 다이오드브리지에 전류를 공급하는 것에 의해서 출력신호를 생성하고, 다이오드브리지에 공급되는 전류를 감소하는 것에 의해서 출력신호를 차단하고 있었다.
증폭회로에 출력신호의 온/오프 전환기능을 부가하기 위해서는 스위치회로의 다이오드브리지에 증폭회로의 최대전류의 1∼1. 5배의 전류를 출력전류의 대소(大小)에 상관없이 계속해서 공급해야 한다. 이 때문에, 증폭회로와 다이오드브리지를 갖는 증폭회로는 전류이용효율이 낮고 큰 소비전력을 필요로 한다는 문제점이 있으며, 특히 출력전류의 피크값이 높고 평균값이 작은 경우에는 현저한 문제이고, 최악의 경우에는 실용적인 회로를 설계할 수 없게 된다는 경우도 발생하였다.
또한, 다이오드브리지의 구성다이오드의 전류허용량은 증폭회로의 최대전류의 1∼1. 5배이어야 한다. 다이오드의 치수가 커지고 기생용량이 증가하므로, 고속 증폭회로를 구성하는 것이 곤란하였다.
본 발명의 목적은 출력신호의 온/오프 전환기능을 갖는 증폭회로에 있어서 비교적 저전력이고 고속으로 동작가능한 증폭회로를 제공하는 것이다.
상기 목적을 달성하기 위해서, 본 발명에 관한 출력신호의 온/오프 전환기능을 갖는 증폭회로는 제1 트랜지스터와 제2 트랜지스터로 이루어지는 인버티드 달링톤회로를 사용하고, 비교적 적은 전류가 흐르는 제2 트랜지스터의 베이스와 이미터 사이 및 제1 트랜지스터의 이미터와 제2 트랜지스터의 컬렉터 사이에 스위치회로를 접속한 것이다.
스위치회로에 흐르는 전류량이 적으므로, 스위치회로의 소자를 소형화할 수 있고 기생용량을 저감할 수가 있다. 따라서, 동일프로세스에 의해 생산된 트랜지스터를 이용해서 더욱 고속으로 동작가능한 출력신호의 온/오프 전환기능을 갖는 증폭회로를 실현할 수가 있다.
스위치회로에 다이오드브리지를 사용한 경우에 다이오드브리지의 제어에 소요되는 전류량을 1/2로 저감할 수 있으므로, 출력신호의 온/오프 전환기능을 갖는 증폭회로의 저소비 전력화가 가능하게 된다.
제1도는 본 발명에 의한 출력신호의 온/오프 전환기능을 갖는 증폭회로의 제1 실시예를 도시한 회로도이다.
제1도에 있어서 출력신호의 온/오프 전환기능을 갖는 증폭회로는 입력트랜지스터인 npn트랜지스터(1)과 출력트랜지스터인 pnp트랜지스터(2)로 이루어지는 인버티드달링톤회로, 출력트랜지스터(2)의 베이스와 이미터 사이에 접속된 스위치회로(3), 입력트랜지스터(1)의 이미터와 출력트랜지스터(2)의 컬렉터 사이에 접속된 스위치회로(4) 및 바이어스회로(5)를 포함한다.
출력신호의 공급시에는 스위치회로(3)을 오프로 하고 스위치회로(4)는 온으로 한다. 트랜지스터(1), (2)가 인버티드달링톤회로를 구성하도록 접속되어 있고, 이것에 의해 출력신호의 온/오프 전환기능을 갖는 증폭회로는 높은 전류이득을 갖고 증폭된 전류신호를 출력단자로 공급(출력)한다.
출력신호의 차단시에는 스위치회로(3)을 온으로 해서 트랜지스터(2)가 차단영역에서 동작하도록 하고, 스위치회로(4)를 오프로 해서 트랜지스터(1)이 구성하는 이미터폴로워회로를 출력단자에서 분리한다. 증폭회로의 출력단자에서는 차단영역에서 동작하는 트랜지스터(2)의 컬렉터만이 보이고, 증폭회로의 출력임피던스는 증가하게(고임피던스로)로 된다.
이 실시예에 있어서 증폭회로의 2개의 트랜지스터는 입력전압이 적당한 입력전압범위내일 때에는 출력시와 출력차단시 모두 포화영역에서 동작하지 않는다. 따라서, 출력시와 출력차단시의 전환을 고속으로 실행할 수가 있다.
또한, 트랜지스터(1)에 흐르는 전류량을 트랜지스터(2)에 흐르는 전류량의 1/2이하로 하기 때문에, 스위치회로(3), (4)의 전류허용량은 이미터폴로워회로의 출력에 스위치를 접속한 증폭회로의 스위치회로에 비해서 1/2이하이어도 좋고, 이 때문에 스위치회로(3), (4)의 소자도 소형으로 된다. 스위치회로(3), (4)의 면적은 이미터폴로워회로의 출력에 스위치회로를 접속한 증폭회로의 스위치회로에 비해서 1/2이하이므로, 작은 면적의 1칩(싱글칩)상에 증폭회로를 IC로 형성(집적화)할 수가 있다.
스위치회로(3), (4)의 면적이 소형이고 스위치회로(3), (4)가 비교적 작은 기생용량을 갖고 있으므로, 출력신호의 온/오프 전환기능을 갖는 종래의 증폭회로의 트랜지스터와 동일한 트랜지스터를 구비하는 증폭회로를 출력신호의 온/오프전환기능을 갖는 종래의 증폭회로보다도 고속으로 동작시킬 수가 있다.
제2도는 본 발명에 의한 출력신호의 온/오프 전환기능을 갖는 증폭회로의 제2 실시예를 도시한 회로도이다.
제2도에 있어서 증폭회로는 입력트랜지스터인 npn트랜지스터(1)과 출력트랜지스터인 pnp트랜지스터(2)로 이루어지는 인버티드달링톤회로, 출력트랜지스터(2)의 베이스와 컬렉터 사이에 접속된 스위치회로(3), 입력트랜지스터(1)의 이미터와 출력트랜지스터(2)의 컬렉터 사이에 접속된 다이오드브리지(4b)와 정전류원(4a), (4c)로 구성된 스위치회로(4) 및 바이어스회로(5)를 포함한다.
출력신호의 공급시에는 스위치회로(3)을 오프로 해서 전류원(4a), (4c)에서 전류를 공급하여 다이오드브리지(4b)를 도통시킨다. 트랜지스터(1), (2)는 인버티드달링톤회로를 구성하도록 접속되어 있으므로, 증폭회로는 높은 전류이득을 갖고 증폭된 전류신호를 출력단자로 공급한다.
출력신호의 차단시에는 스위치회로(3)을 온으로 해서 트랜지스터(2)가 차단영역에서 동작하도록 하고, 스위치(4)의 전류원(4a), (4c)에서 공급되는 전류를 저감하여 다이오드브리지(4b)를 차단하며 트랜지스터(1)이 구성하는 이미터폴로워 회로를 출력단자에서 분리한다. 증폭회로의 출력단자에서는 차단영역에서 동작하는 트랜지스터(2)의 컬렉터만이 보이고, 증폭회로의 출력임피던스는 증가하게 된다.
트랜지스터(1)에 공급되는 전류는 트랜지스터(2)에 공급되는 전류의 1/2이하로 한다.
이미터폴로워회로의 출력에 스위치회로(4)와 동일한 전류원과 다이오드브리지로 구성된 스위치회로를 접속한 증폭회로에 비해서 스위치회로의 전류원의 전류량을 1/2이하로 할 수 있다. 또, 스위치회로의 전류원은 스위치회로에 흐르는 최대전류의 1∼1. 5배 범위내의 전류를 출력전류와 관계없이 계속적으로 공급할 필요가 있고, 따라서 이 실시예의 증폭회로는 이미터폴로워회로의 출력에 스위치회로(4)와 동일한 전류원과 다이오드브리지로 구성된 스위치회로를 접속한 증폭회로에 비해서, 증폭회로에 최대전류가 흐르고 있을 때에는 그 소비전력을 3/4이하로 하고, 증폭회로에 전류가 흐르지 않는 경우에는 상기 값의 1/2이하로 할 수가 있다 소비전류의 저하는 출력전류의 피크값이 크고 평균값이 작은 경우, 예를 들면 CMOS부 또는 TTL회로를 구동하기 위해 사용되는 경우에 특히 효과가 있다.
소비전류가 작아지기 때문에, 증폭회로의 발열량이 저감하여 1칩상에 집적화할 수 있게 된다.
제3도는 본 발명에 의한 출력신호의 온/오프 전환기능을 갖는 증폭회로의 제3 실시예를 도시한 회로도이다.
제3도에 있어서 증폭회로는 입력트랜지스터인 pnp트랜지스터(1)과 출력트랜지스터인 npn트랜지스터(2)로 이루어지는 인버티드달링톤회로, 출력트랜지스터(2)의 베이스와 이미터 사이에 접속된 스위치회로(3), 입력트랜지스터(1)의 이미터와 출력트랜지스터(2)의 컬렉터 사이에 접속된 스위치회로(4) 및 바이어스회로(5)를 포함한다.
출력신호의 공급시에는 스위치회로(3)을 오프로 하고 스위치회로(4)는 온으로 한다. 트랜지스터(1) 및 (2)는 인버티드달링톤회로를 구성하도록 접속되므로, 증폭회로는 높은 전류이득을 갖고 증폭된 전류를 출력단자로 공급(출력)한다.
출력신호의 차단시에는 스위치회로(3)을 온으로 해서 트랜지스터(2)가 차단영역에서 동작하도록 하고, 스위치회로(4)를 오프로 해서 트랜지스터(1)이 구성하는 이미터폴로워회로를 출력단자에서 분리한다. 증폭회로의 출력단자에서는 차단영역에서 동작하는 트랜지스터(2)의 컬렉터만이 보이고, 증폭회로의 출력임피던스는 증가하게 된다
스위치회로(4)는 제2도에 도시한 바와 같은 다이오드브리지와 정전류원을 포함하는 스위치회로(4)로 대체할 수도 있다.
제4도는 본 발명에 의한 출력신호의 온/오프 전환기능을 갖는 증폭회로의 제4 실시예를 도시한 회로도이다.
제4도에 있어서 증폭회로는 입력트랜지스터인 npn트랜지스터(1)과 출력트랜지스터인 pnp트랜지스터(2)로 이루어지는 제1 인버티드달링톤회로, 출력트랜지스터(2)의 베이스와 이미터 사이에 접속된 스위치회로(3), 입력트랜지스터인 pnp트랜지스터(1')와 출력트랜지스터인 npn트랜지스터(2')로 이루어지는 제2 인버티드달링톤회로, 출력트랜지스터(2')의 베이스와 이미터 사이에 접속된 스위치회로(3'), 입력트랜지스터(1) 및 (1')의 이미터와 출력트랜지스터(2) 및 (2')의 컬렉터 사이에 접속된 스위치회로(4) 및 레벨시프트회로(6)을 포함한다.
출력신호의 공급시에는 스위치회로(3) 및 (3')를 오프로 하고 스위치회로(4)는 온으로 한다. 트랜지스터(1)과 트랜지스터(2)는 제1 인버티드달링톤회로를, 트랜지스터(1')와 트랜지스터(2')는 제2 인버티드달링톤회로를, 또한 트랜지스터(1), (1')와 트랜지스터(2), (2')는 푸시풀회로를 구성하도록 접속되어 있으므로, 증폭회로는 높은 전류이득을 갖고 증폭된 전류를 출력단자로 공급(출력)한다.
출력신호의 차단시에는 스위치회로(3) 및 (3')를 온으로 해서 트랜지스터 (2) 및 (2')가 차단영역에서 동작하도록 하고, 스위치회로(4)는 오프로 해서 트랜지스터(1) 및 (1')가 구성하는 푸시풀회로를 출력단자에서 분리한다. 증폭회로의 출력단자에서는 차단영역에서 동작하는 트랜지스터(2) 및 (2')의 컬렉터만이 보이고, 증폭회로의 출력임피던스는 증가하게 된다. 이 실시예에서 사용된 푸시풀 증폭회로에 있어서 고속출력 차단기능을 갖는 증폭회로를 실현할 수가 있다.
스위치회로(4)는 다이오드브리지와 정전류원을 갖는 제2도의 스위치회로로 대체할 수도 있다. 이 때, 푸시풀회로의 출력에 전류원과 다이오드브리지의 조합으로 구성된 스위치회로를 접속한 증폭회로에 비해서 스위치회로의 전류원의 전류량을 1/2이하로 할 수가 있다. 스위치회로의 전류원은 스위치회로의 최대 전류의 1∼1. 5배의 전류범위내에서 출력전류의 대소에 관계없이 전류를 공급할 필요가 있다. 따라서, 이 실시예의 증폭회로는 푸시풀회로의 출력에 전류원와 다이오드브리지로 구성된 스위치회로를 접속한 종래의 증폭회로에 비해서 소비전력을 3/4이하로 할 수 있고, 어떤 전류도 흐르게 하고 있지 않은 경우에는 상기와 같은 종래의 증폭회로에 비해서 그 소비전력을 1/2이하로 할 수가 있다.
소비전력의 저하는 출력전류의 피크값이 크고 평균값이 작은 경우, 예를 들면 CMOS유닛 또는 TTL회로를 구동하기 위해 사용하는 경우에 특히 효과가 있다.
소비전력이 작아지기 때문에, 증폭회로의 발열량이 저감하여 1칩상에 집적화할 수 있게 된다.
제5도는 본 발명에 의한 출력신호의 온/오프전환기능을 갖는 증폭회로의 제5 실시예를 도시한 회로도이다.
제5도에 있어서 증폭회로는 입력트랜지스인 n채널 MOS트랜지스터(1)과 출력트랜지스터인 p채널 MOS트랜지스터(2)로 이루어지는 인버티드달링톤회로, 출력트랜지스터(2)의 게이트와 소스 사이에 접속된 스위치회로(3), 입력트랜지스터(1)의 소스와 출력트랜지스터(2)의 드레인 사이에 접속된 스위치회로(4) 및 바이어스회로(5)를 포함한다.
출력신호의 공급시에는 스위치회로(3)을 오프로 하고 스위치회로(4)는 온으로 한다. 트랜지스터(1) 및 트랜지스터(2)는 인버티드달링톤회로를 구성하고 있으므로, 증폭회로는 높은 전류이득을 갖고 증폭된 전류를 출력단자로 공급(출력)한다.
출력신호의 차단시에는 스위치회로(3)을 온으로 해서 트랜지스터(2)가 차단영역에서 동작하도록 하고, 스위치회로(4)를 오프로 해서 트랜지스터(1)이 구성하는 소스폴로워회로를 출력단자에서 분리한다. 증폭회로의 출력단자에서는 차단영역에서 동작하는 트랜지스터(2)의 드레인만이 보이고, 증폭회로의 출력임피던스는 증가하게 된다.
증폭회로는 제3도의 증폭회로와 마찬가지로 입력트랜지스터로서 p채널 MOS트랜지스터를, 출력트랜지스터로서 n채널 MOS트랜지스터를 사용해도 좋다.
또, 증폭회로는 제4도의 증폭회로와 마찬가지로, 입력트랜지스터로서의 n채널 MOS트랜지스터와 출력트랜지스터로의 p채널 MOS트랜지스터로 이루어지는 인버티드달링톤회로 및 입력트랜지스터로서의 p채널 MOS트랜지스터와 출력트랜지스터로서의 n채널 MOS트랜지스터로 이루어지는 인버티드달링톤회로를 포함하는 푸시풀 증폭회로이어도 좋다.
스위치회로(4)는 제2도에 도시한 바와 같은 다이오드브리지와 정전류원으로 구성한 스위치회로로 대체할 수도 있다.
제6도는 본 발명에 의한 출력신호의 온/오프 전환기능을 갖는 증폭회로의 제6 실시예를 도시한 회로도이다.
제6도에 있어서 증폭회로는 입력트랜지스터인 npn트랜지스터(1)과 출력트랜지스터인 pnp트랜지스터(2)로 이루어지는 인버티드달링톤회로, 출력트랜지스터(2)의 베이스와 컬렉터 사이에 접속된 스위치회로(3), 입력트랜지스터(1)의 이미터와 출력트랜지스터(2)의 컬렉터 사이에 접속된 스위치회로(4) 및 바이어스회로(5)를 포함한다. 증폭회로 또는 증폭회로의 입력측에 또 하나의 회로를 접속해서 형성되는 회로는 1칩상에 집적화한 것이다
칩은 증폭회로의 또는 증폭회로의 입력측에 접속된 회로의 입력신호단자(8a), 증폭회로의 신호출력상태 또는 신호차단 상태신호를 결정하는 신호단자(8b) 및 증폭회로의 출력신호단자(8c)를 구비한다.
출력신호의 공급시에는 신호단자(8b)에 차단신호가 인가(입력)되는 것에 의해, 스위치회로(3)을 오프로 하고 스위치회로(4)를 온으로 한다. 트랜지스터(1) 및 (2)는 인버티드달링톤회로를 구성하도록 접속된다. 증폭회로는 높은 전류이득을 갖고 증폭된 전류를 출력단자(8c)로 공급(출력)한다.
출력신호의 차단시에는 스위치회로(3)을 온으로 해서 신호단자(8b)에 신호가 인가되는 것에 의해서 트랜지스터(2)가 차단영역에서 동작하도록 하고, 스위치회로(4)를 오프로 해서 트랜지스터(1)이 구성하는 이미터폴로워회로를 출력단자(8c)에서 분리한다. 출력단자(8c)에서는 차단영역에서 동작하는 트랜지스터(2)의 컬렉터만이 보이고, 증폭회로의 출력임피던스는 증가하게 된다.
집적화한 증폭회로는 제3도에 도시한 바와 같이 입력트랜지스터로서 pnp트랜지스터를 사용하고 출력트랜지스터로서 npn트랜지스터를 사용하는 것이어도 좋고, 제4도에 도시한 바와 같이 입력 npn트랜지스터와 출력 pnp트랜지스터로 이루어지는 인버티드달링톤회로 및 입력 pnp트랜지스터와 출력 npn트랜지스터로 이루어지는 인버티드달링톤회로를 갖는 푸시풀 증폭회로이어도 좋고, 제5도에 도시한 바와 같이 입력 n채널 MOS트랜지스터와 출력 p채널 MOS트랜지스터를 사용하는 것이어도 좋고. 또는 제3도에 도시한 바와 같이 입력 p채널 MOS트랜지스터와 출력 n채널 MOS트랜지스터를 사용하는 것이어도 좋으며, 또는 제4도에 도시한 바와 같이 입력 n채널 MOS트랜지스터와 출력 p채널 MOS트랜지스터로 이루어지는 인버티드달링톤회로 및 입력 p채널 MOS트랜지스터와 출력 n채널 MOS트랜지스터로 이루어지는 인버티드달링톤회로를 갖는 푸시풀 증폭회로이어도 좋다.
또한, 스위치회로(4)는 제2도에 도시한 바와 같은 다이오드브리지와 정전류원으로 구성된 스위치회로(4)로 대체해도 좋다.
제7도는 본 발명에 의한 출력신호의 온/오프 전환기능을 갖는 증폭회로를 사용한 반도체소자 시험장치(testing system)의 블럭도이다.
제7도에 있어서 반도체소자는 타이밍신호 발생기(9), 패턴발생기(10), 파형포매터(waveform formatter)(11), 디지탈비교기(12), I/O제어기(13), 본 발명에 의한 증폭회로(14a)가 출력회로로서 마련된 드라이버(14), 아날로그비교기(15) 및 샘플(피시험)소자(17)에 전기적으로 접속된 전송선(16)을 포함한다. 타이밍신호 발생기(9)에서 생성된 타이밍신호(9c)와 패턴발생기(10)에서 생성된 패턴신호(10c)를 I/0제어기(13)에 의해 합성하고, 드라이버(14)내에 포함된 증폭회로(14a)의 스위치회로(14b)를 오프로 하고 증폭회로(14a)의 스위치회로(IBc)를 온으로 하여 I/O전환기능을 갖는 드라이버(14)내의 증폭회로(14a)를 출력상태로 설정한다 타이밍신호 발생기(9)에서 생성된 타이밍신호(9a)와 패턴발생기(10)에서 생성된 테스트패턴(103)는 파형포매터(11)에 의해 합성되고, 그의 출력신호(113)는 드라이버(14)로 보내지며, 상기 드라이버는 파형포매터(11)의 출력(11a)에 대응하는 시험파형신호(14d)를 전송선(16)을 거쳐서 샘플소자(17)로 보낸다.
이 파형신호(14d)의 응답으로서의 샘플소자(17)에서 생성되는 출력신호(17a)를 받기 위해서는 타이밍신호 발생기(9)에서 생성된 타이밍신호(9c)와 패턴발생기(10)에서 생성된 패턴신호(10c)를 I/O제어기(13)에 의해 합성하고, 드라이버(14)내에 포함된 증폭회로(14a)의 스위치회로(14b)를 온으로 하고 증폭회로(14a)의 스위치회로(14c)를 오프로 해서 I/O전환기능을 갖는 드라이버(14)내의 증폭회로(14a)를 차단상태로 한다. 샘플소자(17)의 출력신호(17a)는 아날로그비교기(15)에 의해 전압변환해서 0 또는 1의 디지탈값으로 변환한 후, 디지탈비교기(12)에 의해 패턴발생기(10)에서 생성한 양품(良品)소자의 응답인 기대값(10b)와의 사이에서 타이밍신호(9b)가 가리키는 시각에 디지탈값의 비교를 실행한다.
드라이버(14)내의 증폭회로(14a)는 제3도에 도시한 바와 같이 입력 pnp트랜지스터와 출력 npn트랜지스터로 이루어지는 증폭회로이어도 좋고, 제4도에 도시한 바와 같이 입력 npn트랜지스터와 출력 pnp트랜지스터로 이루어지는 인버티드달링톤회로 및 입력 pnp트랜지스터와 출력 npn트랜지스터로 이루어지는 인버티드달링톤회로를 포함하는 푸시풀 증폭회로이어도 좋고, 제5도에 도시한 바와 같이 입력 n채널 MOS트랜지스터와 출력 p채널 MOS트랜지스터로 이루어지는 증폭회로이어도 좋고, 또는 제3도에 도시한 바와 같이 입력 p채널 MOS트랜지스터와 출력 n채널 MOS트랜지스터로 이루어지는 증폭회로이어도 좋고, 또는 제4도에 도시한 바와 같이 입력 n채널 MOS트랜지스터와 출력 p채널 MOS트랜지스터로 이루어지는 인버티드달링톤회로 및 입력 p채널 MOS트랜지스터와 출력 n채널 MOS 트랜지스터로 이루어지는 인버티드달링톤회로를 포함하는 푸시풀 증폭회로이어도 좋다.
또한, 스위치회로(14c)는 제2도에 도시한 바와 같은 다이오드브리지와 정전류원으로 구성된 스위치회로(4)로 대체할 수도 있다.
반도체소자 시험장치에 있어서 드라이버(14)는 샘플소자(17)의 각각의 핀에 대해서 1개 마련할 필요가 있다. 이 때문에, 반도체소자에는 수십개의 드라이버가 존재하게 된다. 본 발명에 의해 각 드라이버에 포함된 증폭회로(14a)를 소형화해서 I/O전환기능을 갖는 각각의 드라이버를 소형화하는 것에 의해, 반도체소자 시험장치를 소형화할 수가 있다. 동일사이즈의 종래 반도체소자 시험장치보다 더 많은 드라이버를 구비하는 경우, 본 발명의 증폭회로(14a)를 사용하는 반도체소자 시험장치는 종래 반도체소자 시험장치에 의해 테스트할 수 있던 샘플소자보다 많은 핀을 갖는 샘플소자를 측정할 수 있고, 또한 동시에 측정하는 샘플소자수를 증가해서 시험비용을 저감할 수 있게 된다. 본 발명에 의해 드라이버에 포함된 증폭회로(14a)를 저소비전력화하여 I/O전환기능을 갖은 드라이버를 저소비전력화하는 것에 의해서, 반도체소자 시험장치의 소비전력을 저감할 수가 있다.
본 발명의 증폭회로를 사용하는 반도체소자 시험장치의 드라이버는 증폭회로(14a)의 출력에 스위치회로를 접속해서 I/O전환기능을 실행하는 드라이버에 비해서 드라이버 차단시의 출력용량을 작게 할 수가 있다. 따라서, 샘플소자(17)의 출력신호(17a)를 각각의 드라이버내에 포함된 증폭회로(14a)의 증폭회로의 출력에 스위치회로를 접속해서 I/O전환기능을 실행하는 드라이버를 갖는 반도체 소자 시험장치보다 정확하게 아날로그비교기(15)에 의해서 측정할 수가 있다.
소비전력의 감소나 집적화했을 때의 드라이버(14)에서 스위치회로가 차지하는 면적의 저하에 의해서 드라이버(14)를 1칩상에 집적화하는 것, 드라이버(14)와 아날로그비교기(15)를 1칩상에 집적화하는 것, 드라이버(14), 아날로그비교기(15) 및 파형포매터(11)을 1칩상에 집적화하는 것, 드라이버(14), 아날로그비교기(15), 파형포매터(11), 타이밍신호 발생기(9) 및 디지탈비교기(12)를 1칩상에 집적화하는 것, 드라이버(14), 아날로그비교기(15), 파형포매터(11), 타이밍신호 발생기(9), 디지탈비교기(12) 및 패턴발생기(10)을 1칩상에 집적화하는 것이 가능하다.
이것에 의해, 반도체소자 시험장치를 소형화할 수 있어 종래의 동일사이즈의 반도체소자 시험장치에 의해 테스트할 수 있던 샘플소자보다 더 많은 핀을 갖는 샘플소자를 측정할 수 있고, 동시에 측정하는 샘플소자수가 증가하여 테스트비용을 저감하는 것이 가능하게 된다.
제8도는 본 발명에 도시된 출력신호의 온/오프 전환기능을 갖는 증폭회로를 사용한 과부하 차단기능을 갖는 전력증폭회로의 블럭도이다.
제8도에 있어서 과부하 차단기능을 갖는 전력증폭회로는 그의 출력측에 본 발명에 의한 증폭회로(18a)가 마련된 전력증폭회로(18)과 전류감시회로(19)를 포함하고 있다.
전력증폭회로(18)의 증폭회로(18a)에 있어서, 스위치회로(14b)는 오프로 하고 스위치회로(14c)는 온으로 한다. 전력증폭회로(18)은 입력단자에 인가된 신호를 증폭해서 출력전류(186)를 생성한다. 전력증폭회로(18)의 출력전류(186)는 전류감시회로(19)에 의해서 감시하고, 전력증폭회로의 출력단자에 접속된 부하가 한계를 초과해서 과도하게 증가하는 경우 및 전력증폭회로(18)의 출력전류(184)가 부여된 한계전류를 초과해서 증가하는 경우, 증폭회로(18a)의 스위치회로(14b)를 온으로 하고 증폭회로(18a)의 스위치회로(14c)를 오프로 한다. 그 후, 전력증폭회로(18)의 출력임피던스는 증가하게 되어 전력증폭회로(18)의 트랜지스터의 과전류에 의한 손상을 방지한다.
전력증폭회로(18)의 증폭회로(18a)는 제3도에 도시한 바와 같이 입력 pnp트랜지스터와 출력 npn트랜지스터가 마련된 증폭회로이어도 좋고, 제4도에 도시한 바와 같이 입력 npn트랜지스터와 출력 pnp트랜지스터로 이루어지는 인버티드달링톤회로 및 입력 pnp트랜지스터와 출력 npn트랜지스터로 이루어지는 인버티드달링톤회로를 갖는 푸시풀 증폭회로이어도 좋고, 제5도에 도시한 바와 같이 입력 n채널 MOS트랜지스터와 출력 p채널 MOS트랜지스터가 마련된 증폭회로이어도 좋고, 또는 제3도에 도시한 바와 같이 입력 p채널 MOS트랜지스터와 출력 n채널 MOS트랜지스터가 마련된 증폭회로이어도 좋고, 또는 제4도에 도시한 바와 같이 입력 n채널 MOS트랜지스터와 출력 p채널 MOS트랜지스터로 이루어지는 인버티드달링톤회로 및 입력 p채널 MOS트랜지스터와 출력 n채널 MOS트랜지스터로 이루어지는 인버티드달링톤회로가 마련된 증폭회로이어도 좋다.
상술한 바와 같이, 본 발명에 의한 출력신호의 온/오프 전환기능을 갖는 증폭회로에 의하면, 스위치회로에 흐르는 전류량을 저감할 수 있기 때문에 소형화, 고속화 및 저소비전력화를 실현할 수 있고, 이것에 의해 출력신호의 온/오프 전환기능을 갖는 증폭회로를 1칩상에 집적화할 수가 있다.

Claims (23)

  1. 출력신호의 온/오프 전환기능을 갖는 증폭회로로서, 입력트랜지스터와 출력트랜지스터로 이루어지는 인버티드달링톤회로, 상기 출력트랜지스터의 베이스와 이미터 사이에 접속된 제1 스위치회로 및 상기 입력트랜지스터의 이미터와 상기 출력트랜지스터의 컬렉터 사이에 접속된 제2 스위치회로를 포함하는 것을 특징으로 하는 증폭회로.
  2. 제1항에 있어서, 상기 제1 스위치회로를 오프로 하고 상기 제2 스위치회로를 온으로 해서 출력신호를 송출하고 상기 제1 스위치회로를 온으로 하고 상기 제2 스위치회로를 오프로 해서 상기 출력신호를 차단하는 수단을 더 포함하는 것을 특징으로 하는 증폭회로.
  3. 제1항에 있어서, 상기 스위치회로에 흐르는 전류량은 상기 증폭회로의 출력전류의 1/2이하인 것을 특징으로 하는 증폭회로.
  4. 제1항에 있어서, 제2 인버티드달링톤회로를 더 포함하고, 상기 제1 및 제2 인버티드달링톤회로는 푸시풀회로배열로 접속되어 있는 것을 특징으로 하는 증폭회로.
  5. 제1항에 있어서, 상기 출력신호는 CMOS유닛과 TTL회로로 구성되는 군중의 1개를 구동하기 위해 사용되는 것을 특징으로 하는 증폭회로.
  6. 제1항에 있어서, 상기 인버티드달링톤회로와 상기 제1 및 제2 스위치소자는 모놀리식 IC 1칩상에 형성되는 것을 특징으로 하는 증폭회로.
  7. 타이밍신호 발생기, 패턴발생기, 상기 타이밍신호 발생기에서 생성된 타이밍신호와 상기 패턴발생기에서 생성된 테스트패턴을 수신하도록 접속되어 있는 파형포매터, 테스트되는 샘플소자가 출력신호를 발생할 때에 그의 출력임피던스를 증가시키는 제어신호와 상기 파형포매터의 출력신호를 수신하도록 접속되고 I/O전환기능을 갖는 드라이버, 상기 드라이버의 출력시험신호를 상기 샘플소자로 전송하는 전송선, 상기 전송선을 거쳐 공급되는 시험신호에 따라서 상기 샘플소자에서 공급되는 출력신호를 받도록 접속되고 상기 샘플소자에서 공급되는 출력신호와 기준전압을 비교하는 아날로그 비교기 및 상기 타이밍신호 발생기에서 발생된 타이밍신호에 의해 특정되는 시각에 논리적인 비교를 위해 상기 아날로그 비교기의 출력신호와 상기 패턴발생기에서 발생되는 기대값을 비교하는 디지탈 비교기를 포함하고, 상기 드라이버는 입력트랜지스터와 출력트랜지스터로 이루어지는 인버티드달링톤회로, 상기 출력트랜지스터의 베이스와 이미터 사이에 접속된 제1 스위치회로 및 상기 입력트랜지스터의 이미터와 상기 출력트랜치스터의 컬렉터 사이에 접속된 제2 스위치회로를 구비하고, 상기 제1 및 제2 스위치회로는 상기 제어신호를 받도록 접속되어 있고 상기 드라이버의 상기 I/O전환기능을 제어하는 것을 특징으로 하는 반도체소자 시험장치.
  8. 입력트랜지스터와 출력트랜지스터로 이루어지는 인버티드달링톤 회로, 상기 출력트랜지스터의 베이스와 이미터 사이에 접속된 제1 스위치회로 및 상기 입력트랜지스터의 이미터와 상기 출력트랜지스터의 컬렉터 사이에 접속된 제2 스위치회로를 갖는 증폭회로와 상기 증폭회로의 출력신호를 감시하는 전류감시회로를 포함하고, 상기 전류감시회로는 상기 출력신호를 수신하는 입력단자, 상기 증폭회로의 제1 및 제2 스위치회로에 접속된 제어단자 및 상기 증폭회로의 출력신호가 소정의 한계를 초과하면 상기 제1 스위치수단을 온으로 하고 상기 제2스위치수단을 오프로 하는 신호를 상기 제어단자로 보내는 수단을 갖는 것을 특징으로 하는 전력증폭회로.
  9. 제1항에 있어서, 상기 제2 스위치회로는 다이오드브리지회로를 구비하는 것을 특징으로 하는 증폭회로.
  10. 제8항에 있어서, 상기 제1 스위치회로를 오프로 하고 상기 제2 스위치회로를 온으로 해서 상기 출력신호를 송출하며 상기 제1 스위치회로를 온으로 하고 상기 제2 스위치 회로를 오프로 해서 상기 출력신호를 차단하는 수단을 더 포함하는 것을 특징으로 하는 전력증폭회로.
  11. 제8항에 있어서, 제2 인버티드달링톤회로를 더 포함하고, 상기 제1 인버티드달링톤회로와 상기 제2 인버티드달링톤회로는 푸시풀회로 배열로 접속되어 있는 것을 특징으로 하는 전력증폭회로.
  12. 제8항에 있어서, 상기 제2 스위치회로는 다이오드브리지회로를 구비하는 것을 특징으로 하는 전력증폭회로.
  13. 제8항에 있어서, 상기 전력증폭회로는 단일 IC 칩상에 형성되는 것을 특징으로 하는 전력증폭회로.
  14. 출력신호의 온/오프 전환기능을 갖는 증폭회로로서, 입력트랜지스터와 출력트랜지스터로 이루어지는 인버티드달링톤회로, 상기 출력트랜지스터의 게이트와 소스 사이에 접속된 제1 스위치회로 및 상기 입력트랜지스터의 소스와 상기 출력트랜지스터의 드레인 사이에 접속된 제2 스위치회로를 포함하는 것을 특징으로 하는 증폭회로.
  15. 제14항에 있어서, 상기 제1 스위치회로를 오프로 하고 상기 제2 스위치회로를 온으로 해서 상기 출력신호를 송출하며 상기 제1 스위치회로를 온으로 하고 상기 제2 스위치 회로를 오프로 해서 상기 출력신호를 차단하는 수단을 더 포함하는 것을 특징으로 하는 증폭회로.
  16. 제14항에 있어서, 상기 입력 및 출력트랜지스터는 CMOS기술을 이용해서 제조되는 것을 특징으로 하는 증폭회로.
  17. 제14항에 있어서, 상기 제2 스위치회로는 다이오드브리지회로를 구비하는 것을 특징으로 하는 증폭회로.
  18. 제14항에 있어서, 제2 인버티드달링톤회로를 더 포함하고, 상기 제1 인버티드달링톤회로와 상기 제2 인버티드달링톤회로는 푸시풀회로 배열로 접속되어 있는 것을 특징으로 하는 증폭회로.
  19. 제14항에 있어서, 상기 증폭회로는 단일 IC칩상에 형성되는 것을 특징으로 하는 출력신호의 온/오프 전환기능을 갖는 증폭회로.
  20. 입력트랜지스터와 출력트랜지스터로 이루어지는 인버티드달링톤회로, 상기 출력트랜지스터의 게이트와 소스 사이에 접속된 제1 스위치회로 및 상기 입력트랜지스터의 소스와 상기 출력트랜지스터의 드레인 사이에 접속된 제2스위치회로를 갖는 증폭회로와 상기 증폭회로의 출력신호를 감시하는 전류감시회로를 포함하고, 상기 전류감시회로는 상기 출력신호를 수신하는 입력단자, 상기 증폭회로의 제1 및 제2 스위치회로에 접속된 제어단자 및 상기 증폭회로의 출력신호가 소정의 한계를 초과하면 상기 제1 스위치수단을 온으로 하고 상기 제2 스위치수단을 오프로 하는 신호를 상기 제어단자로 보내는 수단을 갖는 것을 특징으로 하는 전력중폭회로.
  21. 제20항에 있어서, 상기 제1 스위치회로를 오프로 하고 상기 제2 스위치회로를 온으로 해서 상기 출력신호를 송출하며 상기 제1 스위치회로를 온으로 하고 상기 제2 스위치 회로를 오프로 해서 상기 출력신호를 차단하는 수단을 더 포함하는 것을 특징으로 하는 전력증폭회로.
  22. 제20항에 있어서, 상기 입력 및 출력트랜지스터는 CMOS기술을 이용해서 제조되는 것을 특징으로 하는 전력증폭회로.
  23. 제20항에 있어서, 상기 전력증폭회로는 단일 IC칩상에 형성되는 것을 특징으로 하는 전력증폭회로.
KR1019950004471A 1994-03-07 1995-03-06 출력신호의 온/오프 전환기능을 갖는 증폭회로 KR0161337B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP06035568A JP3129077B2 (ja) 1994-03-07 1994-03-07 半導体試験装置
JP94-035568 1994-03-07

Publications (1)

Publication Number Publication Date
KR0161337B1 true KR0161337B1 (ko) 1999-03-20

Family

ID=12445367

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950004471A KR0161337B1 (ko) 1994-03-07 1995-03-06 출력신호의 온/오프 전환기능을 갖는 증폭회로

Country Status (3)

Country Link
US (1) US5541553A (ko)
JP (1) JP3129077B2 (ko)
KR (1) KR0161337B1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6087843A (en) * 1997-07-14 2000-07-11 Credence Systems Corporation Integrated circuit tester with test head including regulating capacitor
US6853181B1 (en) * 2003-12-31 2005-02-08 Teradyne, Inc. Silicon-on-insulator channel architecture for automatic test equipment
US6172566B1 (en) 1999-02-17 2001-01-09 Kabushiki Kaisha Toshiba Low noise amplifier
DE19917863C1 (de) * 1999-04-20 2001-01-25 Fraunhofer Ges Forschung Schaltung zum Verarbeiten eines Analogsignals und Bildsensor
US7043033B1 (en) * 2002-03-15 2006-05-09 National Semiconductor Corporation Mode control for audio amplifier coupling
JP2004072638A (ja) * 2002-08-08 2004-03-04 Fujitsu Ltd 分布増幅器
US6693478B1 (en) * 2002-08-09 2004-02-17 Texas Instruments Incorporated System and method for implementing soft power up
DE102004027367B4 (de) * 2004-06-04 2011-04-07 Infineon Technologies Ag Verfahren zum Übertragen von Leitungssignalen über eine Leitungseinrichtung und Übertragungsvorrichtung
JP2009284245A (ja) * 2008-05-22 2009-12-03 Mitsubishi Electric Corp アクティブバラン回路
WO2012144373A1 (ja) * 2011-04-21 2012-10-26 ルネサスエレクトロニクス株式会社 スイッチ回路、選択回路、及び電圧測定装置
GB2588047C (en) * 2018-05-18 2023-11-15 1004335 Ontario Inc Carrying On Business As A D Metro Optical touch sensor devices and systems
GB2594585B (en) 2020-04-03 2022-07-20 1004335 Ontario Inc Carrying On Business As A D Metro Optical touch sensor systems and optical detectors with noise mitigation
KR102421348B1 (ko) * 2020-06-29 2022-07-18 주식회사 자이트론 전자 장치의 인터페이스의 강건성 검증을 위한 검증 장치 및 그 자동 검증 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4165494A (en) * 1978-04-28 1979-08-21 Circuit Technology Incorporated Bi-state linear amplifier
JPS54148358A (en) * 1978-05-12 1979-11-20 Toshiba Corp Diode gate circuit
US4402029A (en) * 1979-06-15 1983-08-30 Matsushita Electric Industrial Co., Ltd. Protective circuit for output transformer-less circuit
DE4033439C1 (ko) * 1990-10-20 1991-11-28 Dornier Medizintechnik Gmbh, 8000 Muenchen, De
JPH0587579A (ja) * 1991-09-27 1993-04-06 Murata Mfg Co Ltd 角速度センサ用圧電素子

Also Published As

Publication number Publication date
JPH07245536A (ja) 1995-09-19
JP3129077B2 (ja) 2001-01-29
US5541553A (en) 1996-07-30

Similar Documents

Publication Publication Date Title
KR0161337B1 (ko) 출력신호의 온/오프 전환기능을 갖는 증폭회로
US5289048A (en) Analog multiplexer circuit having an active load circuit functioning commonly for a plurality of bipolar differential amplifying input circuits
US5801571A (en) Current mode analog signal multiplexor
US6819178B2 (en) Selectable single mode or differential mode operation in a single amplifier
US5939921A (en) Drive circuit for a field-effect-controlled semiconductor component which opens a switch when a predetermined current is exceeded
WO2008020386A1 (en) Power amplifier
US4527128A (en) Bistate linear amplifier circuit
JP3399737B2 (ja) ゲート駆動装置およびパワーモジュール
JPH11195971A (ja) パワーデバイスの駆動回路
US5166638A (en) Differential amplifier having output stage quickly brought into inactive condition by a control signal
KR880004398A (ko) 비교회로
JPH04167813A (ja) 半導体集積回路装置
KR960035645A (ko) 전력 감소형 메모리 차동 전압 감지 증폭기 및 전력 감소 방법
EP0651510B1 (en) Input/output stage adapted to operate with low and high voltages
CN111029214B (zh) 一种高压继电器低侧驱动电路
US20040174217A1 (en) Method and device for switch-on current limiting in push-pull amplifying power stages
EP0574815A1 (en) Bi-directional load current drive circuit
JP2891386B2 (ja) ドライバ回路
US6426659B1 (en) Apparatus for powering down electronic circuits
AU721708C (en) Current mode analog signal multiplexor
US5723996A (en) Leadframe for plastic-encapsulated semiconductor device, semiconductordevice using the same, and manufacturing method for the leadframe
US5999036A (en) Output circuit with output voltage controlled by current flow through an output transistor circuit
JP2545730Y2 (ja) Ｉｃインターフェース回路
SU1385254A2 (ru) Выходной двухтактный каскад
KR940003844B1 (ko) 신호 구동 전압이 다른 장치간의 인터페이스 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120802

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20130801

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee