KR0157917B1 - 잡음 제거회로 - Google Patents

잡음 제거회로 Download PDF

Info

Publication number
KR0157917B1
KR0157917B1 KR1019950046014A KR19950046014A KR0157917B1 KR 0157917 B1 KR0157917 B1 KR 0157917B1 KR 1019950046014 A KR1019950046014 A KR 1019950046014A KR 19950046014 A KR19950046014 A KR 19950046014A KR 0157917 B1 KR0157917 B1 KR 0157917B1
Authority
KR
South Korea
Prior art keywords
inverter
clock
inverter unit
noise
inverters
Prior art date
Application number
KR1019950046014A
Other languages
English (en)
Other versions
KR970055443A (ko
Inventor
김태훈
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019950046014A priority Critical patent/KR0157917B1/ko
Publication of KR970055443A publication Critical patent/KR970055443A/ko
Application granted granted Critical
Publication of KR0157917B1 publication Critical patent/KR0157917B1/ko

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/125Discriminating pulses
    • H03K5/1252Suppression or limitation of noise or interference

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 잡음 제거회로에 관한 것으로, 특히 입력 클럭에 실려오는 잡음을 효과적으로 감쇄하기 위하여 인버터를 구성하는 트랜지스터의 임계전압값을 가변시킴으로써 설계된 값 이외의 잡음에 대해서도 이를 제거할 수 있도록 하는데 목적이 있는 것으로, 이러한 목적은 다수의 인버터로 구성된 인버터부와, 상기 인버터부의 각 인버터를 구성하는 트랜지스터를 선택적으로 구동하기 위한 클럭 인버터부와, 상기 클럭 인버터부의 클럭 인버터를 선택하기 위한 레지스터로 구성함으로써 달성되는 것이다.

Description

잡음 제거회로
제1도는 종래 인버터 사용한 잡음 제거회로를 나타낸 도.
제2도는 본 발명 잡음 제거회로를 나타낸 도.
제3도는 제2도 클럭 인버터를 구성하는 일예를 나타낸 도.
제4도는 본 발명의 다른 실시예를 나타낸 회로도.
* 도면의 주요부분에 대한 부호의 설명
100, 200 : 인버터부 110, 210 : 클럭 인버터부
120, 220 : 레지스터
본 발명은 인버터를 사용하여 잡음을 제거하는 회로에 관한 것으로, 특히 입력 클럭에 실려오는 잡음을 효과적으로 감쇄하기 위한 잡음제거 회로에 관한 것이다.
종래의 잡음 제거회로는 제1도에 도시된 바와같이, 3개의 인버터(INV1, INV2, INV3)가 직렬로 구성되고, 각 인버터(INV1, INV2, INV3)를 구성하고 있는 트랜지스터의 가중치가 인버터(INV1)에 있어서는 피모스 트랜지스터(P1)가 엔모스 트렌지스터(N1)보다 크게 설정되고, 인버터(INV2)에 있어서는 엔모스 트랜지스터(N2)가 피모스 트렌지스터(P2)보다 크게 설정되고, 인버터(INV3)에 있어서는 피모스 트랜지스터(P3)와 엔모스 트렌지스터(N3)가 동일하게 설정되어 있도록 구성되며, 이를 상세히 설명한다.
인버터(INV3)를 구성하는 트랜지스터(P3, N3)는 그 가중치가 동일하게 설정되어 있으므로, 5볼트 동작시에 그 트랜지스터(P3, N3)의 임계 전압(Logic Threshold Voltage)은 2.5볼트 가량된다.
한편, 인버터(INV1)에 있어서는 피모스 트랜지스터(P1)가 엔모스 트랜지스터(N1)보다 가중치가 크게되므로, 이로인해 인버터(INV2)는 2.5볼트 이상의 임계전압을 갖게된다.
그러므로, 상기 인버터(INV1)는 2.5볼트 이상의 상위전압에 실려있는 잡음을 제거하고, 인버터(INV2)는 상기 인버터(INV1)에서 틀어진 클럭 튜티(duty)를 정상적으로 맞추는 역할을 하게된다.
그런데, 이와같은 종래의 잡음 제거회로는 설계된 트랜지스터의 가중치의 범위에서 벗어난 다른 잡음에 대해서는 잡음을 제거할 수 없게되어 이의 출력을 입력받는 시스템에 있어서 오동작을 유발할 수 있는 문제점이 있었다.
따라서, 본 발명은 가중치가 서로 다른 인버터를 다수개 구성하고, 그 각 인버터를 레지스터에 의해 선택적으로 구동함으로써 입력되는 잡음을 상황에 맞추어 제거하도록 하는데 목적이 있는 것으로, 이와같은 목적을 갖는 본 발명을 상세히 설명한다.
본 발명의 잡음 제거회로는 제2도에 도시한 바와같이, 입력신호(IN)를 다수의 인버터(INV1, INV2, INV3, INV4)에 의해 각기 반전하여 공통출력하는 인버터부(100)와, 상기 인버터부(100)의 각 인버터(INV1, INV2, INV3, INV4)를 구성하는 트랜지스터(N1~N4)(P1~P4)에 구동전압을 선택적으로 공급하는 클럭 인버터부(110)와, 상기 클럭 인버터부(110)의 클럭 인버터부(CI1~CI8)를 선택적으로 구동되는 위한 레지스터(120)로 구성한다.
이와같이 구성한 본 발명의 작용 및 효과를 상세히 설명한다.
인버터부(100)의 각 인버터(INV1, INV2, INV3, INV4)를 구성하는 한 쌍의 피모스 트랜지스터와 엔모스 트랜지스터의 가중치는 동일쌍내에서는 서로 동일하고, 다른쌍과 서로 다르게 즉, P1과 N1의 가중치는 8, P2과 N2의 가중치는 4, P3과 N3의 가중치는 2, P4과 N4의 가중치는 1로 설정되어 있다.
그러므로, 입력되는 잡음의 상황에 맞추어 레지스터(120)에서 프로그래밍을 하게 되는데, 만일 가중치는 8인 제 1 인버터(INV1)의 피모스 트랜지스터(P1)와 가중치가 2인 제 3 인버터(INV3)의 엔모스 트랜지스터(N3)를 구동하여 인버터를 구동하는 경우를 일예를 들어 설명한다.
레지스터(120)의 8번째 비트가 로직 로우가 되어 클럭 인버터부(110)의 제 1 클럭 인버터(CI1)로 입력되면, 상기 제 1 클럭 인버터(CI1)는 제3도에 도시한 바와같이 입력(IN)은 접지전위가 인가되고, 상기 레지스터(120)에서 출력되는 로직 로우의 비트에 의해 피모스 트랜지스터가 온되고, 엔모스 트랜지스터가 오프되고 전원전압이 출력(OUT)된다.
이에따라, 제 1 인버터(INV1)의 피모스 트랜지스터(P1)의 소오스에는 상기 제 1 클럭 인버터(CI1)로부터 출력되는 전원전압이 인가된다.
반면에, 제 3 인버터(INV3)의 엔모스 트랜지스터(N3)를 구동하기 위해서는 상기 레지스터(120)의 3번째 비트가 로직 하이가 되어 클럭 인버터부(110)의 제 7 클럭 인버터(CI7)에 인가되면, 그 클럭 인버터(CI7)는 제3도에 도시한 바와같이 피모스 트랜지스터는 오프되고 엔모스 트랜지스터는 온되므로, 그 클럭인버터(CI7)에서 접지전위가 출력되어 상기 엔모스 트랜지스터(N3)의 소오스가 인가된다.
따라서, 상기에서 선택된 트랜지스터(P1, N3)에 의해 서로다른 가중치를 갖는 인버터가 구성됨으로써 입력신호(IN)가 반전되어 출력(OUT)된다.
또한, 이외의 인버터를 구성하는 트랜지스터의 구동방법도 레지스터(120)에서 출력되는 클럭신호만 다를뿐 상기와 동작방법은 동일하다.
그러므로, 잡음에 따라 트랜지스터의 임계전압값이 가변되어 설계된 값의 이외의 잡음도 제거할 수 있게된다.
제4도는 본 발명의 다른 실시예로서, 이에 도시한 바와같이 레지스터(220)에서 입력되는 비트에 의해 클럭 인버터부(210)의 각 클럭 인버터(CI1~CI8)가 선택적으로 도통되고, 입력신호(IN)가 상기 도통되는 클럭인버터(CI1-CI7)를 통해 인버터부(200)의 각 인버터를 구성하는 가중치가 서로다른 트랜지스터(N1~N4)(P1~P4)의 게이트에 입력되고 하고, 상기 인버터부(200)의 피모스 트랜지스터(P1-P4)의 소오스에 전원전압(VCC)이 직접 인가되게 하고, 상기 엔모스 트랜지스터(N1-N4)의 소오스에 접지전위가 직접인가되게 함으로써, 상기에서 설명한 제2도의 회로와 동일방식으로 동작된다.
이와같이 본 잡음에 대하여 인버터를 구성하는 트랜지스터의 임계전압값을 가변시킴으로써 설계된 값 이외의 잡음에 대해서도 이를 제거할 수 있는 효과가 있게 된다.

Claims (3)

  1. 입력신호를 다수의 인버터(INV1-INV4)에 의해 각기 반전하여 공통출력하는 인버터부(100)와, 상기 인버터부(100)의 각 인버터(INV1-INV4)를 구성하는 트랜지스터(N1-N4)(P1-P4)에 구동전압을 선택적으로 공급하는 클럭 인버터부(110)와, 상기 클럭 인버터부(110)의 클럭 인버터(CI11-CI18)를 선택적으로 구동하는 위한 레지스터(120)로 구성하여 된 것을 특징으로 하는 잡음 제거회로.
  2. 제1항에 있어서, 인버터부(100) 인버터(INV1-INV4)를 구성하는 한쌍의 피모스 트랜지스터 및 엔모스 트랜지스터의 가중치는 각쌍마다 각기 동일하게 설정한 것을 특징으로 하는 잡음 제거회로.
  3. 제1항에 있어서, 인버터부(100)의 각 인버터(INV1-INV4)는 그 가중치가 서로 다르게 설정된 것을 특징으로 하는 잡음 제거회로.
KR1019950046014A 1995-12-01 1995-12-01 잡음 제거회로 KR0157917B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950046014A KR0157917B1 (ko) 1995-12-01 1995-12-01 잡음 제거회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950046014A KR0157917B1 (ko) 1995-12-01 1995-12-01 잡음 제거회로

Publications (2)

Publication Number Publication Date
KR970055443A KR970055443A (ko) 1997-07-31
KR0157917B1 true KR0157917B1 (ko) 1999-03-20

Family

ID=19437326

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950046014A KR0157917B1 (ko) 1995-12-01 1995-12-01 잡음 제거회로

Country Status (1)

Country Link
KR (1) KR0157917B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102115195B1 (ko) * 2018-10-24 2020-06-05 국방과학연구소 인버터를 구비하는 소나 시스템

Also Published As

Publication number Publication date
KR970055443A (ko) 1997-07-31

Similar Documents

Publication Publication Date Title
KR100310493B1 (ko) 링 발진기 및 지연 회로
KR940022990A (ko) 과전압 허용 출력 버퍼 회로
KR101074424B1 (ko) 고속 저전력 클록 게이티드 로직 회로
KR0157917B1 (ko) 잡음 제거회로
KR19980058197A (ko) 제어신호를 이용한 출력패드 회로
JPH09180452A (ja) メモリのアドレス遷移検出回路
JPH09172365A (ja) トライステート回路
US6624664B2 (en) Clocked full-rail differential logic with sense amplifiers
JPH11312969A (ja) 半導体回路
US6614264B2 (en) Method for increasing the load capacity of full-rail differential logic
KR920010998B1 (ko) 바이폴라-cmos회로를 갖는 집적회로
KR0179906B1 (ko) 전감산기
JP3807884B2 (ja) 低電力情報処理装置
US6133748A (en) Crow-bar current reduction circuit
KR20000021373A (ko) 논리합 회로
US7199616B2 (en) Method and apparatus to generate break before make signals for high speed TTL driver
KR100278992B1 (ko) 전가산기
KR100194211B1 (ko) 프로그램이 가능한 구동회로
KR200222593Y1 (ko) 씨모스논리회로
JPH088716A (ja) ゲート回路
US20030117178A1 (en) Modified charge recycling differential logic
JPH1155099A (ja) ディジタル回路
KR200155047Y1 (ko) 어드레스 디코더 회로
US6750679B1 (en) Clocked full-rail differential logic with sense amplifier and single-rail logic
KR960004564Y1 (ko) 낸드게이트 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050718

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee