KR0155854B1 - Hsg 마스크를 이용한 캐패시터 제조방법 - Google Patents

Abstract

반구형상의 그레인(Hemispherical Grain)을 가진 다결정실리콘을 마스크로 이용하고 선택적 에피택셜 성장법(SEG)을 이용하여 셀캐패시턴스의 증가를 도모한 캐패시터 제조방법을 개시한다.

본 발명은 트랜지스터가 형성된 반도체기판의 주표면상에 상기 트랜지스터의 활성영역과의 접속을 위한 셀간 격리된 도전층 패턴을 형성하는 공정과, 상기 결과물에 제1물질층을 형성하는 공정과, 상기 제1물질층 전면에 반구형상의 그레인을 갖는 HSG 다결정 실리콘층을 형성하는 공정과, 상기 HSG 다결정실리콘층을 식각마스크로 사용하고, 상기 제1물질층을 식각대상물로 이용한 식각공정을 결과물 전면에 행하여 제1물질층 패턴을 형성하는 공정과, 상기 도전층을 성장 시드(seed)로 사용한 선택적 에피택셜 성장공정(Selective Epitaxial Growth)을 수행하여 스토리지 노드패턴을 제작한다

Description

HSG 마스크를 이용한 캐패시터 제조방법

제1a도 내지 제1c도는 종래기술에 의한 스토리지 노드 패턴을 형성하는 방법을 각 공정별로 도시한 공정단면도.

제2a도 내지 제2d도는 본 발명에 의한 HSG 마스크 및 SEG(Selective Epitaxial Growth) 공정을 이용하여 스토리지 노드 패턴을 형성하는 방법을 순차적으로 도시한 공정단면도이다.

본 발명은 반도체 메모리 장치의 제조방법에 관한 것으로, 특히 산화막 위에 형성되는 반구형상의 그레인(Hemispherical Grain)을 가진 다결정실리콘을 이용하여 셀 캐패시턴스의 증가를 도모한 고립적 반도체 메모리장치의 캐패시터 제조방법에 관한 것이다.

다이나믹 RAM에 있어서 ,셀 캐패시턴스의 증가는 메모리셀의 독출능력을 향상시키고 소프트 에러율을 감소시키는 역할을 하므로 셀의 메모리 특성을 향상시키는데 크게 기여한다. 메모리셀의 집적도가 증가함에 따라 하나의 칩에서 단위 셀이 차지하는 면적을 줄어들게 되고, 이는 결과적으로 셀 캐패시터 영역 감소를 초래하였으므로, 집적도의 증가와 더불어 단위 면적에 확보되는 정전용량의 증가는 필수적이다.

최근 셀 캐패시턴스를 증가시키기 위한 많은 연구 보고들이 계속되어 왔는데, 이들의 대부분은 셀 캐패시터를 구성하느 스토리지전극의 구조에 관한 것으로, 후지쯔(Fujitsu)사의 핀 구조(Fin Structure)전극, 도시바(Toshiba) 사의 박스구조(Box Structure) 전극과 SSC 구조전극 및 미쯔비시(Mitsubishi)사의 원통구조(Cylindrical Structure) 전극 등이 그 주류를 이루고 있다. 하지만, 스토리지전극의 구조를 개선하여 셀 정전용량을 증가시키고자 하는 시도는 디자인-룰의 한계, 복잡한 공정에 의한 에러율 증가 등의 문제점이 지적되어 그 제조가능성에 대해 회의적인 평가를 받게 되었고, 이들 문제점을 극복하는 새로운 셀 캐패시터 제조방법에 대한 필요성은 더욱 더 높아가고 있는 설정에 있다.

최근에는, 셀 캐패시턴스를 스토리지 전극의 구조개선에 의존하지 않고 스토리지 전극을 구성하는 물질 자체의 특성을 이용하여 증가시키는 방법이 제안되고 있다.

가장 대표적인 예로 사용되고 있는, 반구모양의 그레인을 갖는 다결정실리콘(이하, HSG 다결정 실리콘이라 칭함)은 비결정 실리콘에서 다결정실리콘으로 상태천이 하는 과정에서 발생하는 특이한 물리적 현상을 이용한 것으로서, 기판에 비결정실리콘을 증착한 후 열을 가하면 상기 비결정 실리콘은 특정온도, 특정압력, 즉 550℃, 1.0torr에서 미세한 반구모양의 그레인들을 형성하여 울퉁불퉁한 표면을 갖는 중간 다결정실리콘으로 그 상태를 천이하게 되는데, 이러한 천이과정을 통하여 상기 울퉁불퉁한 표면은 평평한 표면보다 2∼3배의 표면적 증가를 가져온다.

즉, 상술한 캐패시터 제조방법은, 셀 캐패시터의 유효면적 확장을 위해 스토리지 전극의 구조 개선에만 의존하지 않고 물질 자체의 물리적 성질을 이용하므로 디자인 룰의 한계에 구애받지 않으면서도 간단한 공정으로 셀 캐패시터를 제조할 수 있다는 장점은 있으나, 단위면적 당 유효 캐패시터 증가면적이 약 2배 정도는 제한되어 있기 때문에 HSG 자체의 특성을 이용한 면적 증대에는 한계가 있다는 단점을 갖는다.

이러한 한계를 극복하기 위한 다른 종래 기술로서, HSG 실리콘층을 식각 마스크로 이용하여 스토리지 노드 패턴을 형성하는 기술이 제안된 바 있다.

제1A∼1C 도를 참조하여, 이 기술을 간략히 설명하면 다음과 같다.

먼저,트랜지스터가 형성된 반도체 기판의 전면에 절연 및 평탄화를 위한 층간 절연막(11)을 형성한 후, 상기 트랜지스터의 활성영역과의 접촉을 위한 콘택 홀을 형성한다. 이어서, 상기 콘택홀을 완전히 채우며 상기 절연막(11) 상에 임의의 두께를 갖는 도전물질 예를 들어, 불순물이 첨가된 다결정실리콘층(13)과,고온산화막(15)을 적층한 후, 상기 결과물 전면에 HSG 다결정실리콘층(17)을 형성한다(제1a도 참조), 제1b도를 참조하여, 상기 HSG 다결정 실리콘층(17)을 마스크로 이용하여 그 하부의 고온산화막(15)을 패터닝한다.

제1c도를 참조하여, 상기 공정을 통하여 형성된 산화막 패턴(15a)을 마스크로 이용하여 하부의 상기 다결정실리콘층(13)을 이방성 식각한 후, 상기 마스크 패턴(15a)을 제거하면, 제1c도에 도시한 바와같은 핑거형상의 스토리지 노드 패턴(13a)의 제작이 완성된다.

그러나, 이와같이 HSG 실리콘층을 식각 마스크로 이용하여 스토리지 노드 패턴을 형성하는기술은 제1c도에 도시된 바와같이, 패턴의 재현성이 현저히 떨어지게 된다. 또한, 패턴의 각 핑거와 핑거사이에 기생저항 부위가 발생됨으로 인하여 캐패시터의누설 전류가 증가될 뿐만 아니라, 캐패시터의 C_min/C_max분포를 저하시키는 요인이 되고 있다.

따라서, 본 발명은 이러한 문제점을 해소하기 위해 안출된 것으로서, 그 목적은 스토리지 전극 패턴의 재현성을 저하시키지 않으면서 셀 캐패시터의 유효면적을 증가시킬 수 있는 HSG 마스크를 이용한 캐패시터의 제조방법을 제공하는데 있다.

상기 목적을 달성하기 위한 본 발명은 하기 단계들을 포함하여 적어도 하나의 캐패시터를 제조하는 것을 특징으로 한다.

a) 트랜지스터가 형성된 반도체기판의 주표면상에 상기 트랜지스터의 활성영역과의 접속을 위한 도전층 패턴을 형성하는 공정.

b) 상기 도전층 전면에 제1물질층을 형성하는 공정.

c) 상기 제1물질층 전면에 반구형상의 그레인을 갖는 HSG 다결정 실리콘층을 형성하는 공정.

d) 상기 HSG 다결정실리콘층을 식각마스크로 사용하고, 상기 제1물질층을 식각대상물로 이용한 식각공정을 결과물 전면에 행하여 제1물질층 패턴을 형성하는 공정.

e) 상기 제1물질층 패턴을 성장저지막으로,상기 도전층을 성장시드(seed)로, 상기 도전층과 동일한 성분물질을 소스로 사용한 선택적 에피택셜 성장공정(Selective Epitaxial Growgh)을 수행하여 스토리지 노드패턴을 형성하는 공정.

바람직하게, 상기 제1물질층은 그 상부에 형성된 반구형상의 각 그레인들이 섬모양으로 서로 격리되도록 형성될 수 있는 물질, 예를 들면, 상기 HSG 실리콘과의 선택비가 2:1 이상인 고온산화물(HTO : High Temperature Oxide)을 사용하며, 또한 상기 고온산화물(HTO)의 두께는 50∼20000Å까지의 광범위한 두께 범위를 갖는 것을 특징으로 한다.

또한 상기 HSG 다결정실리콘층의 각 그레인은 그 지름의 약 200Å~1000Å정도의 크기가 되도록 형성되는 것이 바람직하다.

또한, 상기 그레인 사이의 거리를 조절하기 위해, 상기 제1물질층 전면에 HSG층을 형성하는 공정 이후, 상기 다결정실리콘층을 식각대상물로 한 습식식각을 추가로 수행할 수 있다.

이하, 첨부 도면을 참조하여 본 발명을 보다 상세히 설명한다.

제2a도 내지 제2d도는 본 발명에 의한 HSG 마스크 및 SEG(Selective Epitaxial Growth) 공정을 이용하여 스토리지 노드 패턴을 형성하는 방법을 순차적으로 나타낸 공정단면도이다.

제2a도는 건식식각 공정으로 셀과 셀간이 격리된 소정 패턴의 도전층(23)을 형성한 후, 제1물질층(25) 및 반구형상의 그레인(Hemi-Spherical Grain)을 갖는 다결정실리콘층(27)을 적층하는 공정을 도시한 것이다. 트랜지스터들이 형성되어 있는 반도체 기판(도시안됨)의 전면에 층간절연막(21) 및 상부 질화막(20)을 형성하고 상기 트랜지스터의 활성영역의 일부분을 노출시키기 위한 콘택 홀을 이방성식각에 의해 형성한 후, 콘택 홀에서는 그 콘택 홀을 완전히 채우며 상기 절연막(21) 상에서는 임의의 두께를 갖도록, 예컨대 다결정실리콘과 같은 도전물질을 저압화학기상증착(LPCVD)법을 이용하여 도전층(23)을 형성한다. 이때, 반도체기판 전면에 도전층(23)을 형성하는 공정이전에 TiN로 이루어진 장벽층을 형성하는 공정을 부가할수 잇다. 최종 셀 캐패시턴스와 직접적으로 관계가 있는 상기 도전층(23)의 두께는 후속의 SEG 성장두께도 감안해야 하기 때문에 얇아도 관계없다.

이어서, 임의의 이방성식각에 대해 상기 도전층(23)과는 그 식각율이 다르고, 그 위에 HSG 층을 형성할 경우, 상기 HSG층을 구성하는 각 그레인들이 섬모양으로 서로 격리되게 형성될 수 있는 물질, 예컨대 적어도 2배 이상의 식각 선택비를 갖는 고온산화물(HTO)과 같은 물질을, 상기 도전층 전면에 도포하여 제1물질층(25)을 형성한 후, 제1물질층 전면에 HSG층(27)을 형성한다. 이때, 셀의 캐패시턴스는 상기 HTO층(25)의 두께와 관계있다. 본 발명에서는, 상기 고온산화물(HTO)의 두께를 캐패시터의 적용범위에 따라 50∼20000Å까지 매우 광범위하게 임의로 선택할 수 있다.

상기 HSG층(27)은 종래 기술에서 소개한 것과 같은 조건으로 (550℃, 1.0torr) 형성하거나, 현재 발표된 여러 가지 다른 방법(590℃, 1.0torr)에 의해 형성될 수있는데, 특이할 점은 HTO막(25) 위에 HSG 층(27)을 형성할 때 상기 HSG층을 구성하는 각 그레인들은 그 사이가 약간씩 벌어진 상태로 형성되기 때문에 전체적으로 군도(무리를 지어 형성된 섬들)를 이루는 모양으로 형성된다는 것이다. 이는 상기 HSG층(27) 사이로 상기 제1물질층(25)이 부분적으로 노출되는 것을 의미한다. 즉, 상기 HSG층(27) 스스로가 별도의 식각공정 없이 마스크 역할을 수행할 수 있다.

제2b도를 참조하면, 제1물질층 패턴(25a)을 형성하는 공정을 도시한 것으로서, 상기 HSG층(27)을 식각마스크로 하고 제1물질층을 식각대상물로 한 이방성식각을 결과물 전면에 행하여 HSG층을 통해 그 표면이 부분적으로 노출되어 있는 제1물질층을 제거함으로써 제1물질층 패턴(50a)을 형성한다.

이때, HSG층(27)은 임의의 이방성식각에 대해 상기 HTO층(25)과는 그 식각율이 다르기 때문에, 상기 이방성식각 공정에 대해 식각마스크 역할을 충분히 이행할 수 있음은 물론이다. 또한, HSG층(27)을 구성하는 그레인들 사이의 거리를 넓히기 위해 습식식각 공정을 추가하여 실시할 수도 있는데, 이는 그레인들 사이의 거리가 너무 좁으면 유전체막 및 플레이트전극 형성을 어렵게 할 염려가 있기 때문이다.

제2c도는 상기 제1물질층 패턴(25a)을 성장저지막으로, 상기 도전층(23)을 성장 시드(seed)로, 상기 도전층과 동일한 성분물질을 성장소스(growing source)로 사용한 선택적 에피택셜 성장공정(Selective Epitaxial Growth; SEG)을 수행하여 다수의 도전기둥(23a)을 성장시키는 공정을 나타낸다.

상기 도전기둥(23a)은 상기 도전층(23)과 함께 스토리지 전극을 구성하는 것으로서, 상기 제1물질층(25)의 두께 및 SEG에 의한 성장조건에 따라 도전기둥(23a)의 높이를 임으로 조절할 수 있다. 이는 광범위한 두께 범위를 갖는 상기 제1물질층 패턴(25a)의 두께 및 상기 도전기둥(23a)의 높이를 조절함에 따라 셀 캐패시터의 용량증대를 임의대로 꾀할 수 있다는 것을 의미함은 물론이다.

제2d도를 참조하여, 상기 제1물질층 패턴(25a)를 제거하면 그 원통내부에 여러개의 미세 기둥이 형성되어 있는 스토리지 전극을 형성함으로써 셀 캐패시턴스와 전극 패턴의 신뢰도를 증가시키는 것이다. 즉, 상기 HTO 패턴(25a)의 횡방향 두께만큼 스토리지 전극 형성을 위한 도전층패턴의 크기가 확장된다.

종래 방법에서는, 셀 캐패시턴스 확보를 위한 유효 캐패시터 면적이, 평평한 표면에 비해 최대로 2배 정도 증가하는데 그치는 반면, 상기 제2c도의 스토리지 노드패턴에 의하면 도전기둥(23a)의 높이, 상기 HTO층(25)의 두께, 또는 상기 HSG 마스크(27)를 구성하는 반구모양인 그레인의 크기에 따라 그 면적을 훨씬 증가시킬 수 있다. 본 발명에서는 그레인의 지름 크기를 약 200Å~1000Å정도로하여 진행하였다.

도시하지는 않았지만, 통상적인 방법으로 상기 다수개의 원통기둥을 갖는 스토리지 전극의 전면에 유전체막을 형성하고, 유전체막이 형성되어 있는 결과물 전면에, 예컨데 불순물이 도핑된 다결정실리콘과 같은 도전물질을 증착함으로써 플레이트 전극을 형성하여 캐패시터의 제작을 완료한다.

본 발명은 상술한 HSG 마스크패턴을 이용하고 두께가 두꺼운 상기 HTO 패턴(25)을 이용하여 공정을 진행하였으나, 본 발명에 의한 스토리지 전극패턴은 상기 패턴에 의해 제한되지 않음은 물론이며, 도전층의 상부 뿐만 아니라 측벽에도 마이크로 단위의 미세 기둥들을 확장 형성할 수도 있다.

이상 설명한 바와 같이 본 발명에 의하면, HSG 마스크패턴에 대응하는 크기를 갖는 증가된 미세기둥들의 수를 합한 만큼 캐패시터의 유효 면적을 증가시킬 수 있으며, 노드 패턴의 재현성을 확보함과 아울러 스토리지 전극 가장자리에서 미세 기둥들이 부러지는 것을 방지하여 신뢰성을 향상시킬 수 있다.

따라서, 캐패시터의 전극패턴의 재현성을 저하시키지 않으면서 비교적 간단한 공정으로 큰 셀 캐패시턴스를 확보할 수 있으므로, 고집적 반도체 메모리 장치의 제조방법에 매우 유용하게 적용할 수 있다.

본 발명은 상기 실시예에 한정되지 않으며 많은 변형이 본 발명의 기술적 사상내의 당분야에서 통상의 지식을 가진자에 의하여 가능함은 명백하다.

Claims (7)

1. 고집적 반도체 장치의 캐패시터를 형성하는 방법에 있어서, 트랜지스터가 형성된 반도체기판의 주표면상에 상기 트랜지스터의 활성영역과의 접속을 위한 도전층 패턴을 형성하는 공정; 상기 결과물에 제1물질층을 형성하는 공정; 상기 제1물질층 전면에 반구형상의 그레인을갖는 HSG 다결정 실리콘층을 형성하는 공정; 상기 HSG 다결정실리콘층을 식각마스크로 사용하고, 상기 제1물질층을 식각대상물로 이용한 식각공정을 결과물 전면에 행하여 제1물질 패턴을 형성하는 공정; 및 상기 제1물질층 패턴을 성장저지막으로, 상기 도전층을 성장시드(seed)로, 상기 도전층과 동일한 성분물질을 소스로 사용한 선택적 에피택셜 성장공정(Selective Epitaxial Growth)을 수행하여 스토리지 노드패턴을 형성하는 공정을 포함하는 것을 특징으로 하는 HSG 마스크를 이용한 캐패시터 제조방법.
2. 제1항에 있어서, 상기 제1물질층을 구성하는 물질로, 그 상부에 형성된 반구형상의 각 그레인들이 섬모양으로 서로 격리되게 형성될 수 있는 물질을 사용하는 것을 특징으로 하는 HSG 마스크를 이용한 캐패시터 제조방법.
3. 제2항에 있어서, 상기 제1물질층을 구성하는 물질로 상기 HSG 실리콘과의 에칭 선택비가 2:1 이상인 고온산화물(HTO : High Temperature Oxide)을 사용하는 것으르 특징으로 하는 HSG 마스크를 이용한 캐패시터 제조방법.
4. 제3항에 있어서, 상기 고온산화물(HTO)의 두께가 50∼20000Å까지의 광범위한 두께 범위를 갖는 것을 특징으로 하는 HSG 마스크를 이용한 캐패시터 제조방법.
5. 제1항에 있어서, 상기 도전층과 상기 스토리지 전극 패턴은 모두 불순물이 첨가된 다결정실리콘으로 이루어진 것을 특징으로 하는 HSG 마스크를 이용한 캐패시터 제조방법.
6. 제1항에 있어서,상기 제1물질층 전면에 반구모양의 그레인을 갖는 다결정실리콘층을 형성하는 공정 이후, 상기 다결정실리콘층을 식각대상물로 한 습식식각을 추가로 행하여 상기 그레인 사이의 거리를 넓히는 것을 특징으로 하는 HSG 마스크를 이용한 캐패시터 제조방법.
7. 제1항에 있어서, 상기 선택적 에피택셜 성장(SEG) 공정후, 상기 제1물질층을 제거하고 유전막과 플레이트 전극을 형성하는 공정을 부가하는 것을 특징으로 하는 HSG 마스크를 이용한 캐패시터 제조방법.