KR0150683B1 - 일렉트리컬 오버스트레스 및/또는 노이즈에 기인한 소프트 에러를 방지하기 위한 반도체 장치 - Google Patents
일렉트리컬 오버스트레스 및/또는 노이즈에 기인한 소프트 에러를 방지하기 위한 반도체 장치 Download PDFInfo
- Publication number
- KR0150683B1 KR0150683B1 KR1019940020819A KR19940020819A KR0150683B1 KR 0150683 B1 KR0150683 B1 KR 0150683B1 KR 1019940020819 A KR1019940020819 A KR 1019940020819A KR 19940020819 A KR19940020819 A KR 19940020819A KR 0150683 B1 KR0150683 B1 KR 0150683B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor device
- noise
- minority carriers
- input pad
- preventing
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/10—Aspects relating to interfaces of memory device to external buses
- G11C2207/105—Aspects related to pads, pins or terminals
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Static Random-Access Memory (AREA)
Abstract
본 발명은 EOS(electrical over stress)나 노이즈에 기인한 소수 캐리어로 인한 메모리 셀 데이터 파괴 방지방법에 관한 것으로, 노이즈 발생 소스(12)의 둘레나 메모리 셀(10)과 가까운 둘레에 소수 캐리어의 이동을 막아주기 위한 보호링(11)을 만들어 주거나, 노이즈 발생 소스(22)와 캐리어 발생 소스(23) 사이에 소수 캐리어의 발생량을 감소시키는 저항(24)을 삽입함으로써 EOS나 노이즈에 의해 야기되는 소프트 에러를 없앨 수 있고, 따라서 소프트 에러에 연관되어 약해지는 특성 파라메타를 개선할 수 있다.
Description
제1도는 본 발명의 일 실시예에 따른 반도체 장치의 예시도.
제2도는 본 발명의 다른 실시예에 따른 반도체 장치의 예시도.
* 도면의 주요부분에 대한 부호의 설명
10 : 메모리 셀 11 : 가드링
12 : 입력 패드 및 ESD 방지 회로부
20 : 입력 패드 21 : ESD 방지 회로의 N+접합영역
22 : 저항기
본 발명은 반도체 제조 분야에 관한 것으로, 특히 EOS(electrical overstress) 및 또는 노이즈에 의해 발생한 소수 캐리어로 인하여 메모리 셀 데이터가 파괴되는 것을 방지하는 기술에 관한 것이다.
일반적으로, 반도체 장치의 외부 핀, 전력 공급선 등에서 EOS 또는 노이즈가 발생하여 입력 패드(input pad) 등에 인가될 때 반도체 장치 내부에서 소수 캐리어가 생성된다. 이러한 소수 캐리어는 전하저장 전극 또는 래치 회로를 이용해 메모리 셀을 구성하는 소자에서 셀 데이터 파괴에 의한 소프트 에러(soft error)를 야기시키게 된다. 이러함에도 불구하고, 지금까지는 이러한 문제에 대한 뚜렷한 해결책이 없었다. 더구나, 반도체 장치의 고집적화와 전력 소모의 증대 추세에 따라 EOS 및 또는 노이즈에 기인하는 셀 데이터 파괴 현상은 점점 심각한 문제로 대두되고 있는 실정이다.
소수 캐리어에 의한 메모리 셀 데이터의 파괴 현상을 방지하는 궁극적인 대책은 EOS 및 또는 노이즈를 제거하는 것이나, 이는 현실적으로 거의 불가능한 일이라 할 수 있다.
상기한 문제점을 해결하기 위하여 안출된 본 발명은 EOS 및 또는 노이즈에 의해 발생한 소수 캐리어가 메모리 셀에 영향을 끼치지 못하도록 소수 캐리어를 차단 또는 감소시킴으로써 메모리 셀 데이터의 파괴를 방지하는 반도체 장치를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명으로부터 제공되는 반도체 장치는 일렉트리컬 오버스트레스 및 또는 노이즈에 기인한 소프트 에러를 방지하기 위한 반도체 장치에 있어서, 반도체 장치의 입력 패드 및 정전방전 방지 회로 둘레에 제공되어, 상가 입력 패드 및 정전방지 방지 회로에서 발생된 소수 캐리어를 포획하기 위한 제1 가드링과, 메모리 셀 둘레에 제공되어 상기 소수 캐리어가 상기 메모리 셀로 침입하는 것을 차단하는 제2 가드링을 구비한 것을 특징으로 한다.
또한, 본 발명으로부터 제공되는 반도체 장치는 일렉트리컬 오버스트레스 및 또는 노이즈에 기인한 소프트 에러를 방지하기 위한 반도체 장치에 있어서, 반도체 장치의 입력 패드와 정전방전 방지 회로 사이에, 상기 입력 패드로부터 인가된 음진압을 소징 크기만큼 강하시키는 전압강하 수단을 구비하여, 상기 정전방전 방지 회로에서 발생하는 소수 캐리어의 수를 감소시키는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 소개한다.
먼저, 첨부된 도면 제1도는 본 발명의 일 실시예에 따른 반도체 장치를 도시한 것으로, 도시된 반도체 장치는 입력 패드 및 ESD 방지 회로부(12)의 둘레에 소수 캐리어의 이동을 막아주기 위한 가드링(guard ring)(11a)을 구비하였으며, 2차적으로 소수 캐리어에 의한 메로리 셀 데이터의 파괴를 방지하기 위하여 메모리 셀(10) 둘레에도 가드링(11b)을 구비한다. 일반적으로, 입력 패드에 노이즈 및 또는 EOS에 의한 음진압이 인가되면 입력 패드에 연결된 ESD(electrostatic dischage) 방지 회로의 N+접합영역과 P-웰 사이에 포지티브 바이어스 상태가 이루어지고, P-웰에서 N+접합영역으로의 전류 경로가 형성된다. 즉, ESD 방지 회로의 N+접합영역의 전자가 P-웰로 이동하게 된다. 이와 같은 전자(소수 캐리어)들은 결국 P형 기판을 통해서 메모리 셀에 지장되어 있는 데이터를 파괴시키게 된다. 도시된 바와 같이 본 발명의 일 실시예는 발생된 진자들을 차단하기 위해서 EOS 및 또는 노이즈 발생원인 입력 패드 및 ESD 방지 회로부(12)와 메모리 셀(10) 주변에 각각 접지 전압 Vss가 인가되는 P-웰 및 또는 공급 전압 Vcc가 인가되는 N-웰로 가드링을 형성시키면 소수 캐리어인 전자들이 메모리 셀로 침입하여 셀 데이터를 파괴하는 현상으로 방지할 수 있게 된다.
다음으로, 제2도는 본 발명의 다른 실시예에 따른 반도체 장치를 도시한 것으로, 도시된 반도체 장치는 EOS 및 또는 노이즈 발생원인 반도체 장치 내부의 입력 패드(20)와 소수 캐리어 발생원인 ESD 방지 회로의 N+접합영역(21)을 접속하는 배선 상에 저항기(22)를 삽입하였다. 입력 패드(20)에 EOS 및 또는 노이즈에 의한 음전압이 인가되면 저항에 의한 전압 강하가 일어나게 되므로 ESD 방지 회로의 N+집합 영역(21)에서 발생하는 소수 캐리어, 즉 전자의 수를 줄일 수 있다.
상기와 같이 이루어지는 본 발명은 EOS 및 또는 노이즈에 의해 야기되는 즉, 반도체 장치의 외부적인 요인에 기인한 소프트 에러를 방지할 수 있으며, 이에 따라 소프트 에러에 연관되어 약해지는 반도체 장치의 각종 특성 파라미터(parameter)를 개선할 수 있다.
Claims (2)
- 일렉트리컬 오버스트레스 및 또는 노이즈에 기인한 소프트 에러를 방지하기 위한 반도체 장치에 있어서, 반도체 장치의 입력 패드 및 정전방전 방지 회로 둘레에 제공되어, 상기 입력 패드 및 정전방전 방지 회로에서 발생된 소수 캐리어를 포획하기 위한 제1 가드링과, 메모리 셀 둘레에 제공되어 상기 소수 캐리어가 상기 메모리 셀로 침입하는 것을 차단하는 제2 가드링을 구비한 것을 특징으로 하는 반도체 장치.
- 일렉트리컬 오버스트레스 및 또는 노이즈에 기인한 소프트 에러를 방지하기 위한 반도체 장치에 있어서, 반도체 장치의 입력 패드와 정전방전 방지 회로 사이에, 상기 입력 패드로부터 인가된 음전압을 소정 크기 만큼 강하시키는 전압강하 수단을 구비하여, 상기 정전방진 방지 회로에서 발생하는 소수 캐리어의 수를 감소시키는 것을 특징으로 하는 반도체 장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940020819A KR0150683B1 (ko) | 1994-08-23 | 1994-08-23 | 일렉트리컬 오버스트레스 및/또는 노이즈에 기인한 소프트 에러를 방지하기 위한 반도체 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940020819A KR0150683B1 (ko) | 1994-08-23 | 1994-08-23 | 일렉트리컬 오버스트레스 및/또는 노이즈에 기인한 소프트 에러를 방지하기 위한 반도체 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960008853A KR960008853A (ko) | 1996-03-22 |
| KR0150683B1 true KR0150683B1 (ko) | 1998-12-15 |
Family
ID=19390957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940020819A KR0150683B1 (ko) | 1994-08-23 | 1994-08-23 | 일렉트리컬 오버스트레스 및/또는 노이즈에 기인한 소프트 에러를 방지하기 위한 반도체 장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0150683B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102480701B1 (ko) * | 2015-07-28 | 2022-12-23 | 엘지전자 주식회사 | 냉장고 |
-
1994
- 1994-08-23 KR KR1019940020819A patent/KR0150683B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960008853A (ko) | 1996-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5615073A (en) | Electrostatic discharge protection apparatus | |
| EP0535536B1 (en) | Depletion controlled isolation stage | |
| KR100724335B1 (ko) | 정전기 보호 회로용 실리콘 정류 제어기 및 그 구조체 | |
| US20020041007A1 (en) | Multifinger silicon controlled rectifier structure for electrostatic discharge protection | |
| GB2368975A (en) | Protection device with a silicon-controlled rectifier | |
| JPS6132566A (ja) | 半導体デバイスの過電圧保護構造 | |
| EP0488340A1 (en) | Semiconductor device having input protection circuit | |
| EP0703621B1 (en) | Electrostatic discharge protection device for MOS integrated circuits | |
| US20200273856A1 (en) | Semiconductor integrated circuit including a protection circuit and semiconductor integrated circuit structure | |
| US5898193A (en) | Electrostatic discharge protecting circuit formed in a minimized area | |
| US6826026B2 (en) | Output buffer and I/O protection circuit for CMOS technology | |
| EP0415255A2 (en) | Protection circuit for use in semiconductor integrated circuit device | |
| US6531744B2 (en) | Integrated circuit provided with overvoltage protection and method for manufacture thereof | |
| KR0150683B1 (ko) | 일렉트리컬 오버스트레스 및/또는 노이즈에 기인한 소프트 에러를 방지하기 위한 반도체 장치 | |
| CN109983576B (zh) | 静电放电保护装置 | |
| JP2826498B2 (ja) | 半導体装置 | |
| US20020060345A1 (en) | Esd protection circuit triggered by low voltage | |
| JPH11297851A (ja) | 静電放電保護回路を有する半導体素子 | |
| KR100493006B1 (ko) | 정전기보호역할을겸하는블락가드링구조 | |
| KR19980043416A (ko) | 이에스디(esd) 보호 회로 | |
| JPH08204127A (ja) | 高電圧遮断半導体装置 | |
| CN114678853B (zh) | Cdm esd保护电路 | |
| KR100192975B1 (ko) | 정전기 보호 소자 | |
| KR100209222B1 (ko) | 반도체 소자의 정전방전 보호회로 | |
| KR100494143B1 (ko) | 반도체장치의 필드트랜지스터 구조 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110526 Year of fee payment: 14 |
|
| LAPS | Lapse due to unpaid annual fee |