KR0147944B1 - 반도체 웨이퍼의 세정방법 - Google Patents

반도체 웨이퍼의 세정방법

Info

Publication number
KR0147944B1
KR0147944B1 KR1019940037723A KR19940037723A KR0147944B1 KR 0147944 B1 KR0147944 B1 KR 0147944B1 KR 1019940037723 A KR1019940037723 A KR 1019940037723A KR 19940037723 A KR19940037723 A KR 19940037723A KR 0147944 B1 KR0147944 B1 KR 0147944B1
Authority
KR
South Korea
Prior art keywords
cleaning
wafer
wafers
deionized water
particles
Prior art date
Application number
KR1019940037723A
Other languages
English (en)
Other versions
KR960026321A (ko
Inventor
조경화
라형주
이강완
Original Assignee
김우중
주식회사대우
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김우중, 주식회사대우 filed Critical 김우중
Priority to KR1019940037723A priority Critical patent/KR0147944B1/ko
Publication of KR960026321A publication Critical patent/KR960026321A/ko
Application granted granted Critical
Publication of KR0147944B1 publication Critical patent/KR0147944B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67057—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing with the semiconductor substrates being dipped in baths or vessels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

본 발명은 반도체 웨이퍼의 세정방법에 관한 것으로써, 식각된 다수 개의 웨이퍼들이 유입되는 탈이온수의 진행 방향과 소정 각도로 배치되게 캐리어를 캐스케이드 세정장치에 위치시키고 웨이퍼들의 표면에 있는 식각 용액 및 식각시 석출되는 파티클을 제거하는 캐스케이드 세정단계와, 상기 식각시 마스크로 이용되는 포토레지스트가 제거된 후에 웨이퍼의 표면에 남아 있는 레지스트의 잔유물을 제거하는 단계와, 상기 웨이퍼의 표면에 잔류하는 중금속 또는 먼지로 이루어진 파티클을 완전히 제거하여 세정공정 후의 공정을 안정화시키는 단계와, 상기 식각시 상기 웨이퍼의 표면이 거칠어진 것을 완만하게 완화시키는 단계와, 상기 각 단계들에서 사용된 세정액을 이루는 유기 물질들을 뜨거운 탈이온수로 제거하는 단계를 구비한다. 따라서, 마찰력과 정전기에 의해 웨이퍼의 표면에 파티클이 응집되는 것을 방지하여 파티클의 수를 감소시킬 수 있다.

Description

반도체 웨이퍼의 세정방법
제1도는 종래 기술에 따른 반도체 웨이퍼를 탈이온수로 세정하기 위한 세정장치의 측단면도.
제2도는 제1도의 세정장치를 포함한 반도체 웨이퍼의 세정방법을 나타내는 흐름도.
제3도는 본 발명에 따른 반도체 웨이퍼를 탈이온수로 세정하기 위한 세정장치의 측단면도
제4도는 제3도의 세정장치를 포함한 반도체 웨이퍼의 세정방법을 나타내는 흐름도
* 도면의 주요부분에 대한 부호의 설명
31 : 제1베스 33 : 제1통로
35 : 제2베스 37 : 제2통로
38 : 받침대 39 : 캐리어
본 발명은 반도체 웨이퍼의 세정방법에 관한 것으로서, 특히, BOE(Buffered Oxide Etch) 후에 형성되는 파티클(particle)을 감소시킬 수 있는 반도체 웨이퍼의 세정방법에 관한 것이다.
최근 반도체의 집적도가 높아짐에 따라 포토리쏘그래피(photolithography)공정 뿐만 아니라 식각용액, 식각 공정에서 마스크로 이용되는 포토레지스트(photoresist)를 제거한 후에 남는 레지스트의 잔유물, 또는, 식각시에 생성되는 파티클 등을 제거하기 위한 세정공정의 중요성이 증대되고 있다. 특히, BOE방법에 의한 식각시에 생성되는 파티클은 서브마이크론(submicron)의 폭을 갖는 도선패턴에는 매우 치명적으로서, 이 파티클 및 잔유 레지스트에 의해 소자가 못쓰게 되는 경우가 빈번하게 발생되므로 세밀한 세정이 필요가 증대되고 있다.
제1도는 종래 기술에 따른 반도체 웨이퍼를 탈이온수로 세정하기 위한 세정장치의 측단면도이다.
상기 세정장치는 통상 케스케이드 베스(cascade bath)라 지칭되는 것으로써, 동일한 공정이 수행되는 다수의 웨이퍼들(도시되지 않음)이 일정 간격으로 이격되어 수직되게 배치된 캐리어(carrier : 39)가 위치되고 탈이온수(deionized water)가 유입되는 제1통로(33)를 갖는 제1베스(bath : 31)와, 상기 제1베스(31)에서 넘쳐흐르는 탈이온수를 배출하는 제2통로(37)를 갖는 제2베스(35)로 이루어졌다.
상기 세정장치에서, 제1베스(31)에서 캐리어(39)는 중앙부분이 제1통로(33)에 위치되게 배치되며, 이 캐리어(39)에 실린 웨이퍼들은 제1통로(33)를 통해 유입되는 탈이온수와 넓은 표면이 직접 부딪치지 않도록 수직으로 배치된다. 상기와 같은 세정장치는 제1통로(33)를 통해 유입되는 탈이온수가 웨이퍼들에 부착되어 있는 식각용액 및 식각시에 생성되는 파티클 등을 제거한 후 제1베스(31)에서 제2베스(35)로 넘쳐 흘러 제2통로(37)를 통해 배출된다.
제2도는 제1도의 세정장치를 포함한 반도체 웨이퍼의 세정방법을 나타내는 흐름도이다.
먼저, BOE된 다수 개의 웨이퍼들을 캐리어에 수직되게 배치한 후 이 캐리어와 함께 탈이온수가 채워진 수조에 넣고 빼고하는 과정을 여러번 반복하여 웨이퍼들의 표면에 있는 식각용액 및 식각시 석출되는 파티클을 제거하는 덤프세정(dump rinse)을 한다(단계21).
그리고, 상기 캐리어를 제1도의 세정장치에 위치시키고 캐스케이드세정을 한다(단계 22). 상기 캐스케이드세정은 상기 단계21의 덤프세정과 유사하게 웨이퍼들의 표면에 있는 식각용액 및 파티클을 제거하는 것으로 세정효과가 웨이퍼들 표면에 흐르는 탈이온수의 유압과 유속에 비례한다.
상기에서 단계 21의 덤프세정과 단계 22의 캐스케이드세정은 순서가 서로 바뀌어도 세정효과가 변화되지 않는다.
그 후, 황산/과산화수소로 이루어진 세정액에 의해 식각 공정에서 마스크로 이용되는 포토레지스트를 제거한 후에 웨이퍼의 표면에 남는 레지스트의 잔유물을 제거한다.(단계 23).
계속해서 암모니아수/과산화수소/탈이온수로 이루어진 세정액에 의해 웨이퍼의 표면에 잔류하는 중금속 또는 먼지 등의 파티클을 완전히 제거하여 세정공정 후의 공정을 안정화 시킨다(단계 24).
상기 단계 24후 BOE에 의해 식각되어 상기 웨이퍼의 표면이 거칠어진 것을 완만하게 완화시킨다(단계 25).
그리고, 뜨거운 탈이온수에 의해 상기 단계 23, 단계 24 및 단계 25에서 사용된 유기물질을 완전히 제거하여 세정공정을 완료한다(단계 26).
상술한 바와 같이 종래의 반도체 웨이퍼의 세정방법은 덤프세정 및 캐스케이드세정에 의해 웨이퍼들의 표면에 있는 식각용액 및 식각시 석출되는 파티클을 제거하였다.
그러나, 상술한 덤프세정시 반도체 웨이퍼와 탈이온수의 마찰에 의해 마찰력과 정전기가 발생되어 오히려 웨이퍼의 표면에 파티클이 응집되어 파티클의 수가 증가되는 문제점이 있었다.
따라서, 본 발명의 목적은 웨이퍼의 표면에 마찰력과 정전기의 발생을 억제하여 파티클이 응집되어 웨이퍼의 표면에 부착되는 파티클수가 증가되는 것을 방지할 수 있는 반도체 웨이퍼의 세정방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 반도체 웨이퍼의 세정방법은 식각된 다수 개의 웨이퍼들이 유입되는 탈이온수의 진행 방향과 소정 각도로 배치되게 캐리어를 캐스케이드 세정장치에 위치시키고 웨이퍼들의 표면에 있는 식각 용액 및 식각시 석출되는 파티클을 제거하는 캐스케이드 세정단계와, 상기 식각시 마스크로 이용되는 포토레지스트가 제거된 후에 웨이퍼의 표면에 남아 있는 레지스트의 잔유물을 제거하는 단계와, 상기 웨이퍼의 표면에 잔류하는 중금속 또는 먼지로 이루어진 파티클을 완전히 제거하여 세정공정 후의 공정을 안정화시키는 단계와, 상기 식각시 상기 웨이퍼의 표면이 거칠어진 것을 완만하게 완화시키는 단계와, 상기 각 단계들에서 사용된 세정액을 이루는 유기 물질들을 뜨거운 탈이온수로 제거하는 단계를 구비한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
제3도는 본 발명에 따른 반도체 웨이퍼를 탈이온수로 세정하기 위한 세정장치의 측단면도이다.
상기 세정장치는 동일한 공정이 수행되는 다수의 웨이퍼들(도시되지 않음)이 일정 간격으로 이격되어 수직되게 배치된 캐리어(39)가 위치되고 세정액으로 이용되는 탈이온수가 소정 유압과 소정 유속으로 유입되는 제 1통로(33)를 갖는 제1베스(31)와, 상기 제1베스(31)에서 상기 웨이퍼들의 표면에 있는 식각용액 및 식각시에 생성되는 파티클 등을 제거한 후 넘쳐흐르는 탈이온수를 배출하는 제2통로(37)를 갖는 제2베스(35)로 이루어였다. 상기에서 제1베스(31)에는 제1통로(33) 주변의 소정 부분에 상기 캐리어가 소정각도, 예를 들면, 2°∼5°정도의 각도를 갖도록 하는 받침대(38)가 설치된다. 또한, 상기에서 캐리어(39)를 웨이퍼들이 2°∼5°정도의 각도로 실려지도록 설계하므로써 이 캐리어(39)에 실려진 웨이퍼들이 제1통로(33)를 통해 유입되는 탈이온수의 진행 방향과 2°∼5°정도의 각도를 갖도록 할 수 있다.
상기 세정장치에서, 제1베스(31)에서 캐리어(39)는 일측이 받침대(38)에 올려지도록 하여 실려진 웨이퍼들이 제1통로(33)를 통해 유입되는 탈이온수의 진행 방향과 2°∼5°정도의 각도를 갖고 중앙부분이 제1통로(33)에 위치하게 배치된다. 그러므로, 캐리어(39)에 실린 웨이퍼들은 제1통로(33)를 통해 유입되는 탈이온수와 넓은 표면이 직접 부딪쳐 표면에 부착되어 있는 식각용액 및 식각시에 생성되는 파티클 등을 제거한 후 제1베스(31)에서 제2베스(35)로 넘쳐 흘러 제2통로(37)를 통해 배출된다. 상기에서, 세정액으로 사용되는 탈이온수의 유압과 유속이 증가함에 따라 비례하여 세정효과가 향상된다.
제4도는 제3도의 세정장치를 포함한 반도체 웨이퍼의 세정방법을 나타내는 흐름도이다. 그러므로, 제3도를 참조하여 본 발명에 따른 반도체 웨이퍼의 세정방법을 설명한다.
먼저, BOE된 다수 개의 웨이퍼들이 수직되게 배치된 캐리어(39)를 제3도의 세정장치에 위치시키고 웨이퍼들의 표면에 있는 식각용액 및 식각시 석출되는 파티클을 제거하는 캐스케이드세정을 한다(단계 41). 상기에서 제1베스(31)에 설치된 받침대(38)에 캐리어(39)의 일측이 올려지도록 한다. 그리고, 제1통로(33)를 통해 유입되는 탈이온수의 진행 방향과 실려진 웨이퍼들이 2°∼5°정도의 각도를 갖고 중앙 부분이 제1통로(33)에 위치되게 배치된다. 그러므로, 제1통로(33)를 통해 유입되는 탈이온수는 캐리어(39)에 실린 웨이퍼들의 넓은 표면과 직접 부딪쳐 표면에 부착되어 있는 식각용액 및 식각시에 생성되는 파티클 등을 제거하므로 세정효과는 탈이온수의 유압과 유속에 비례한다.
그 후, 황산/과산화수소로 이루어진 세정액에 의해 식각공정에서 마스크로 이용되는 포토레지스트가 제거된 후에 웨이퍼 표면에 남아있는 레지스트의 잔유물을 제거한다(단계 42).
계속해서 암모니아수/과산화수소수/탈이온수로 이루어진 세정액에 의해 웨이퍼의 표면에 잔류하는 중금속 또는 먼지 등의 파티클을 완전히 제거햐여 세정공정 후의 공정을 안정화 시킨다(단계43).
상기 단계 43후 BOE에 의해 식각되어 상기 웨이퍼의 표면이 거칠어진 것을 완만하게 완화시킨다(단계44).
그리고, 뜨거운 탈이온수에 의해 상기 단계 42, 단계 43 및 단계44에 사용된 유기물질을 완전히 제거하여 세정공정을 완료한다(단계 45).
상술한 바와 같이 본 발명에 따른 웨이퍼의 세정방법은 캐스케이드세정시 웨이퍼들이 유입되는 탈이온수의 진행 방향과 2°∼5°정도의 각도를 갖도록 하고 탈이온수의 수압 및 유속을 유지시키므로 마찰력 및 정전기의 발생없이 덤프세정의 효과를 동시에 얻을 수 있다.
따라서, 본 발명은 마찰력과 정전기에 의해 웨이퍼의 표면에 파티클이 응집되는 것을 방치하여 파티클의 수를 감소시킬 수 있는 잇점이 있다.

Claims (4)

  1. 식각된 다수 개의 웨이퍼들이 유입되는 탈이온수의 진행방향과 소정 각도로 배치되게 캐리어를 캐스케이드 세정장치에 위치시키고 웨이퍼들의 표면에 있는 식각 용액 및 식각시 석출되는 파티클을 제거하는 캐스케이드 세정단계와, 상기 식각시 마스크로 이용되는 포토레지스트가 제거된 후에 웨이퍼의 표면에 남아 있는 레지스트의 잔유물을 제거하는 단계와, 상기 웨이퍼의 표면에 잔류하는 중금속 또는 먼지로 이루어진 파티클을 완전히 제거하여 세정공정 후의 공정을 안정화시키는 단계와, 상기 식각시 상기 웨이퍼의 표면이 거칠어진 것을 완만하게 완화시키는 단계와, 상기 각 단계들에서 사용된 세정액을 이루는 유기 물질들을 뜨거운 탈이온수로 제거하는 단계를 구비하는 반도체 웨이퍼의 세정 방법.
  2. 제1항에 있어서, 상기 캐스케이드 세정단계는, 상기 캐스케이드 세정장치에 배치된 받침대에 웨이퍼들이 실려있는 캐리어의 일측이 걸리도록 위치시켜 상기 웨이퍼들이 유입되는 탈이온수의 진행 방향과 소정 각도를 갖도록하는 반도체 웨이퍼의 세정방법.
  3. 제1항에 있어서, 상기 캐스케이드 세정단계는, 상기 캐리어를 웨이퍼들이 소정각도로 실려지도록 설계하여 상기 웨이퍼들이 유입되는 탈이온수의 진행 방향과 소정 각도를 갖도록 하는 반도체 웨이퍼의 세정방법.
  4. 제2항 또는 제3항에 있어서, 상기 웨이퍼들이 유입되는 탈이온수의 진행 방향과 2°∼5°정도의 각도를 갖도록 하는 반도체 웨이퍼의 세정방법.
KR1019940037723A 1994-12-28 1994-12-28 반도체 웨이퍼의 세정방법 KR0147944B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940037723A KR0147944B1 (ko) 1994-12-28 1994-12-28 반도체 웨이퍼의 세정방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940037723A KR0147944B1 (ko) 1994-12-28 1994-12-28 반도체 웨이퍼의 세정방법

Publications (2)

Publication Number Publication Date
KR960026321A KR960026321A (ko) 1996-07-22
KR0147944B1 true KR0147944B1 (ko) 1998-11-02

Family

ID=19404131

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940037723A KR0147944B1 (ko) 1994-12-28 1994-12-28 반도체 웨이퍼의 세정방법

Country Status (1)

Country Link
KR (1) KR0147944B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100486211B1 (ko) * 1997-09-18 2005-06-16 삼성전자주식회사 웨이퍼세정방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5922138A (en) * 1996-08-12 1999-07-13 Tokyo Electron Limited Liquid treatment method and apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100486211B1 (ko) * 1997-09-18 2005-06-16 삼성전자주식회사 웨이퍼세정방법

Also Published As

Publication number Publication date
KR960026321A (ko) 1996-07-22

Similar Documents

Publication Publication Date Title
JP2009543344A (ja) 液体メニスカスによるポストエッチウエハ表面洗浄
KR100207469B1 (ko) 반도체기판의 세정액 및 이를 사용하는 세정방법
KR0147944B1 (ko) 반도체 웨이퍼의 세정방법
KR100322439B1 (ko) 에칭 및 세척 방법과 에칭 및 세척 장치
KR20000070378A (ko) 금속층의 패시베이션 방법
US6281137B1 (en) Chemical treatment apparatus and chemical treatment method
US6752897B2 (en) Wet etch system with overflow particle removing feature
US6887793B2 (en) Method for plasma etching a wafer after backside grinding
JPH03190130A (ja) 半導体の洗浄方法及び洗浄装置
KR20030057175A (ko) 웨이퍼의 후면 세정장치
US6974505B2 (en) Tool for cleaning substrates
JPH1079371A (ja) ウエットエッチング処理方法およびその装置
US6938629B2 (en) Rinsing lid for wet bench
JP3731978B2 (ja) 洗浄溶液及びこれを用いた洗浄方法
KR970063441A (ko) 반도체 웨이퍼 재생방법
JPH10189524A (ja) 洗浄処理装置および洗浄処理方法
KR930010825B1 (ko) 반도체장치 지지캐리어
KR100234401B1 (ko) 웨이퍼 세정방법
KR20040025163A (ko) 금속 식각 공정 시 금속 부식 방지 방법
JPH0927469A (ja) 半導体装置の製造方法
CN117198994A (zh) 改善Q-time的方法
JPH01184925A (ja) 洗浄装置および洗浄方法
KR200173898Y1 (ko) 웨이퍼 식각장치
EP0542481A2 (en) Method for reducing dielectric contamination in integrated circuits
US6833315B1 (en) Removing silicon oxynitride of polysilicon gates in fabricating integrated circuits

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee