KR0147543B1 - Monitor circuit - Google Patents

Monitor circuit

Info

Publication number
KR0147543B1
KR0147543B1 KR1019890020764A KR890020764A KR0147543B1 KR 0147543 B1 KR0147543 B1 KR 0147543B1 KR 1019890020764 A KR1019890020764 A KR 1019890020764A KR 890020764 A KR890020764 A KR 890020764A KR 0147543 B1 KR0147543 B1 KR 0147543B1
Authority
KR
South Korea
Prior art keywords
signal
flat panel
panel display
horizontal
integrated device
Prior art date
Application number
KR1019890020764A
Other languages
Korean (ko)
Other versions
KR910012994A (en
Inventor
황철규
Original Assignee
김정배
삼성전관주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김정배, 삼성전관주식회사 filed Critical 김정배
Priority to KR1019890020764A priority Critical patent/KR0147543B1/en
Publication of KR910012994A publication Critical patent/KR910012994A/en
Application granted granted Critical
Publication of KR0147543B1 publication Critical patent/KR0147543B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

본 발명에 따른 평판용 모니터 회로는 전압 제어 발진기, 초기 신호 발생부, 전원부, 메모리 및 인터페이스 콘트롤러를 구비한다. 전압 제어 발진기는, 음극선관 제어용 집적소자로부터의 수평 동기 신호를 처리하여, 비디오 신호가 화면상에서 수평 방향으로 이동되게 하는 돗트 클럭 신호를 발생시킨다. 초기 신호 발생부는, 음극선관 구동용 집적 소자로부터의 수직 동기 신호에 따라 화면의 각 프레임의 개시점을 가리키는 프레임 신호를 출력하고, 수평 동기 신호에 따라 비디오 신호가 수평선의 단위로 래치되게 하는 래치 클럭 신호를 발생시킨다. 전원부는 평판 디스플레이 패널의 구동 전압을 발생시킨다. 메모리는 비디오 신호를 일시 저장한다. 인터페이스 콘트롤러는, 전압 제어 발진기로부터의 돗트 클럭 신호, 초기 신호 발생부로부터의 프레임 신호와 래치 클럭 신호, 및 메모리에 저장된 비디오 신호의 출력 시점들을 제어하여, 평판 디스플레이 구동용 집적소자에 공급한다.A flat panel monitor circuit according to the present invention includes a voltage controlled oscillator, an initial signal generator, a power supply, a memory, and an interface controller. The voltage controlled oscillator processes the horizontal synchronizing signal from the cathode ray tube control integrated element to generate a dot clock signal which causes the video signal to move in the horizontal direction on the screen. The initial signal generator outputs a frame signal indicating the start point of each frame of the screen according to the vertical synchronization signal from the cathode ray tube driving integrated device, and latches the video signal to be latched in units of a horizontal line according to the horizontal synchronization signal. Generate a signal. The power supply unit generates a driving voltage of the flat panel display panel. The memory temporarily stores the video signal. The interface controller controls output points of a dot clock signal from a voltage controlled oscillator, a frame signal and a latch clock signal from an initial signal generator, and a video signal stored in a memory, and supplies the same to a flat panel display driving integrated device.

Description

평판용 모니터회로Flat Panel Monitor Circuit

제1도는 본 발명에 따른 평판용 모니터회로의 블록 구성도.1 is a block diagram of a flat panel monitor circuit according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10 : 음극선관 제어용 집적소자 20 : 전압 제어 발진기10: integrated device for cathode ray tube control 20: voltage controlled oscillator

30 : 초기 신호 발생부 40 : 전원부30: initial signal generator 40: power supply

50 : 인터페이스 콘트롤러 60 : 메모리50: interface controller 60: memory

70 : 평판 디스플레이 구동용 집적소자 80 : 평판 디스플레이 패널70: integrated device for driving flat panel display 80: flat panel display panel

본 발명은 평판용 모니터회로에 관한 것으로서, 보다 상세하게는, 음극선관 제어용 집적소자(Cathode Ray Tube Controller)와 직접 접속 가능한 평판용 모니터회로에 관한 것이다.The present invention relates to a flat panel monitor circuit, and more particularly, to a flat panel monitor circuit that can be directly connected to a cathode ray tube controller integrated device (Cathode Ray Tube Controller).

반도체 기술의 발전으로 전자제품의 소형경박화가 급속히 진행됨에 따라, 디스플레이 장치로서, 음극선관으로부터 평판용 디스플레이 패널로의 대체가 요구되고 있다. 기존의 컴퓨터에서는, 출력 장치의 하나로 음극선관용 모니터회로가 마련되어 있고, 음극선관 제어용 집적소자는 이 회로의 전체적 제어를 수행한다. 이 음극선관 제어용 집적소자는, 컴퓨터의 CPU(Central Processing Unit)의 제어에 따라, 수직 및 수평 동기 신호, 비디오 신호를 공급한다. 이 비디오 신호는 적색(R), 녹색(G) 및 청색(B) 신호로 분리되어 있다.As the miniaturization of electronic products is rapidly progressed due to the development of semiconductor technology, replacement of cathode ray tubes from flat panel displays is required as display devices. In a conventional computer, one of the output devices is provided with a cathode ray tube monitor circuit, and the cathode ray tube control integrated element performs overall control of this circuit. The cathode ray tube control integrated element supplies vertical and horizontal synchronization signals and video signals under control of a central processing unit (CPU) of a computer. This video signal is separated into red (R), green (G) and blue (B) signals.

상술한 바와 같은 추세에 따라, 음극선관형 모니터를 평판 디스플레이 장치 예를 들어, 액정 표시(Liquid Crystal Display) 장치 및 플라즈마(plasma) 디스플레이 장치 등으로 대체하려면, 별도의 인터페이스 장치가 필요하다. 왜냐하면, 음극선관형 모니터와 평판 디스플레이 장치는 그 사용 전압, 화면 위치 및 디스플레이 속도 등에 있어서 서로 같지 않기 때문이다.In accordance with the trend as described above, in order to replace the cathode ray tube monitor with a flat panel display device, for example, a liquid crystal display device, a plasma display device, etc., a separate interface device is required. This is because the cathode ray tube monitor and the flat panel display device are not equal to each other in terms of their use voltage, screen position, display speed, and the like.

따라서, 일반적인 PC(Personal computer)의 경우, 별도의 인터페이스 장치를 연결하여 평판 디스플레이 장치를 사용해야하는 번거러움을 안고 있다. 또한, 평판형 PC의 경우에도, 모보드(mother board)에 별도의 인터페이스를 부가해야 하는 공정이 필요하다.Therefore, in the case of a general PC (personal computer), there is a hassle to use a flat panel display device by connecting a separate interface device. In addition, even in the case of a flat-panel PC, a process of adding a separate interface to the mother board (mother board) is required.

상기와 같은 문제점들을 개선하기 위한 본 발명의 목적은, 음극선관 제어용 집적소자와 직접 연결이 가능한 평판용 모니터회로를 제공하는 것이다.An object of the present invention for improving the above problems is to provide a flat panel monitor circuit that can be directly connected to the cathode ray tube control integrated device.

상기 목적을 달성하기 위한 본 발명의 평판용 모니터회로는, 음극선관 제어용 집적소자로부터의 수직 및 수평 동기 신호, 비디오 신호를 공급받아, 평판 디스플레이 구동용 집적소자를 통하여 평판 디스플레이 패널을 구동하기 위한 평판용 모니터회로이다. 이 모니터회로는 전압 제어 발진기, 초기 신호 발생부, 전원부, 메모리 및 인터페이스 콘트롤러를 구비한다. 상기 전압 제어 발진기는, 상기 수평 동기 신호를 처리하여, 상기 비디오 신호가 화면상에서 수평 방향으로 이동되게 하는 돗트 클럭 신호를 발생시킨다. 상기 초기 신호 발생부는, 상기 수직 동기 신호에 따라 화면의 각 프레임(frame)의 개시점을 가리키는 프레임 신호를 출력하고, 상기 수평 동기 신호에 따라 상기 비디오 신호가 수평선의 단위로 래치(latch)되게 하는 래치 클럭 신호를 발생시킨다. 상기 전원부는 상기 평판 디스플레이 패널의 구동 전압을 발생시킨다. 상기 메모리에는 상기 비디오 신호가 일시 저장된다. 상기 인터페이스 콘트롤러는, 상기 전압 제어 발진기로부터의 돗트 클럭 신호, 상기 초기 신호 발생부로부터의 프레임 신호와 래치 클럭 신호, 및 상기 메모리에 저장된 비디오 신호의 출력 시점들을 제어하여, 상기 평판 디스플레이 구동용 집적소자에 공급한다.A flat panel monitor circuit of the present invention for achieving the above object is a flat panel for driving a flat panel display panel through a flat display driving integrated device by receiving a vertical and horizontal synchronizing signal and a video signal from the cathode ray tube control integrated device Monitor circuit. The monitor circuit includes a voltage controlled oscillator, an initial signal generator, a power supply, a memory, and an interface controller. The voltage controlled oscillator processes the horizontal synchronization signal to generate a dot clock signal that causes the video signal to move in a horizontal direction on the screen. The initial signal generator outputs a frame signal indicating a start point of each frame of the screen according to the vertical synchronization signal, and causes the video signal to be latched in units of a horizontal line according to the horizontal synchronization signal. Generate a latch clock signal. The power supply unit generates a driving voltage of the flat panel display panel. The video signal is temporarily stored in the memory. The interface controller may control output points of the dot clock signal from the voltage controlled oscillator, the frame signal and the latch clock signal from the initial signal generator, and the video signal stored in the memory to control the flat display display integrated device. To feed.

이하, 본 발명에 따른 바람직한 실시예를 상세히 설명한다.Hereinafter, preferred embodiments of the present invention will be described in detail.

제1도는 본 발명에 따른 평판용 모니터회로의 구성을 보여준다. 제1도를 참조하면, 본 실시예의 평판용 모니터회로는, 음극선관 제어용 집적소자(10)로부터의 수직 및 수평 동기 신호(Vsync, Hsync), 비디오 신호(R, G, B)를 공급받아, 평판 디스플레이 구동용 집적소자(70)를 통하여 평판 디스플레이 패널(80)을 구동하기 위한 평판용 모니터회로이다. 이 모니터회로는 전압 제어 발진기(20), 초기 신호 발생부(30), 전원부(40), 메모리(60) 및 인터페이스 콘트롤러(50)를 구비한다.1 shows a configuration of a flat panel monitor circuit according to the present invention. Referring to FIG. 1, the flat panel monitor circuit of the present embodiment receives vertical and horizontal synchronization signals Vsync and Hsync and video signals R, G, and B from the cathode ray tube control integrated device 10. A flat panel monitor circuit for driving the flat panel display panel 80 through the flat panel display driving integrated device 70. The monitor circuit includes a voltage controlled oscillator 20, an initial signal generator 30, a power supply 40, a memory 60, and an interface controller 50.

전압 제어 발진기(20)는, 수평 동기 신호(Hsync)를 처리하여, 비디오 신호(R, G, B)가 화면상에서 수평 방향으로 이동되게 하는 돗트 클럭 신호를 발생시킨다. 이 돗트 클럭 신호는, 인터페이스 콘트롤러(50)를 통하여 평판 디스플레이 구동용 집적소자(70)에 입력된다. 평판 디스플레이 구동용 집적소자(70)는, 이 돗트 클럭 신호에 따라 비디오 신호(R, G, B)를 화소 단위로 이동시킨다.The voltage controlled oscillator 20 processes the horizontal synchronization signal Hsync to generate a dot clock signal for causing the video signals R, G, and B to move in the horizontal direction on the screen. The dot clock signal is input to the flat panel display driving integrated device 70 through the interface controller 50. The flat panel display driving integrated element 70 moves the video signals R, G, and B in units of pixels in accordance with this dot clock signal.

초기 신호 발생부(30)는, 수직 동기 신호(Vsync)에 따라 화면의 각 프레임의 개시점을 가리키는 프레임 신호를 출력하고, 수평 동기 신호(Hsync)에 따라 비디오 신호(R, G, B)가 수평선의 단위로 래치되게 하는 래치 클럭 신호를 발생시킨다. 이 프레임 신호 및 래치 클럭 신호는 인터페이스 콘트롤러(50)를 통하여 평판 디스플레이 구동용 집적소자(70)에 입력된다. 평판 디스플레이 구동용 집적소자(70)는, 이 프레임 신호 및 래치 클럭 신호에 따라, 수평선의 단위로 래치된 비디오 신호(R, G, B)를 평판 디스플레이 패널(80)의 데이터 전극 라인에 인가한다. 결국, 화면은 디스플레이되는 영역과 디스플레이되지 않는 영역, 즉 포치(porch) 영역으로 구분된다. 단위 프레임에 있어서, 위쪽 포치 영역이 나타나게 하는 시간을 수직 백포치(vertical back porch), 아래쪽 포치 영역이 나타나게 하는 시간을 수직 프론트포치(vertical front porch), 왼쪽 포치 영역이 나타나게 하는 시간을 수평 백포치(horizontal back porch), 그리고 오른쪽 포치 영역이 나타나게 하는 시간을 수평 프론트 포치(horizontal front porch)라 부른다.The initial signal generator 30 outputs a frame signal indicating the start point of each frame of the screen according to the vertical synchronization signal Vsync, and the video signals R, G, and B are generated according to the horizontal synchronization signal Hsync. Generates a latch clock signal that is latched in units of the horizontal line. The frame signal and the latch clock signal are input to the flat panel display driving integrated device 70 through the interface controller 50. The flat panel display driving integrated device 70 applies the video signals R, G, and B, which are latched in units of horizontal lines, to the data electrode lines of the flat panel display panel 80 according to the frame signal and the latch clock signal. . As a result, the screen is divided into a display area and a non-display area, that is, a porch area. In the unit frame, the time for displaying the upper porch area is the vertical back porch, the time for displaying the lower porch area is the vertical front porch, and the time for displaying the left porch area is the horizontal back porch. (horizontal back porch), and the time for the right porch area to appear is called the horizontal front porch (horizontal front porch).

전원부(40)는 평판 디스플레이 패널(80)의 구동 전압을 발생시킨다. 이 전원부(40)는, 직류(DC)-직류(DC) 변환형 전원회로로서, 음극선관용 모니터회로의 플라이백 변압기(fly-back transformer)에 상응하는 역할을 한다.The power supply unit 40 generates a driving voltage of the flat panel display panel 80. This power supply unit 40 is a direct current (DC) to direct current (DC) conversion type power supply circuit, and serves as a fly-back transformer of a cathode ray tube monitor circuit.

메모리(60)는 인터페이스 콘트롤러(50)의 제어에 따라 비디오 신호(R, G, B)를 일시 저장한다. 인터페이스 콘트롤러(50)는, 전압 제어 발진기(20)로부터의 돗트 클럭 신호, 초기 신호 발생부(30)로부터의 프레임 신호와 래치 클럭 신호, 및 메모리(60)에 저장된 비디오 신호의 출력 시점들을 제어하여, 평판 디스플레이 구동용 집적소자(70)에 공급한다. 이 인터페이스 콘트롤러(50)가 필요한 이유는, 평판 디스플레이 구동용 집적소자(70)가 상기 신호들을 엑세스할 수 있는 시간적 여유를 적절히 제공하기 위함이다. 이 시간적 여유를 적절히 제공함으로써, 화면상에 나타나는 노이즈를 방지할 수 있을 뿐만 아니라, 선명한 화질을 제공할 수 있다.The memory 60 temporarily stores the video signals R, G, and B under the control of the interface controller 50. The interface controller 50 controls output timings of the dot clock signal from the voltage controlled oscillator 20, the frame signal and the latch clock signal from the initial signal generator 30, and the video signal stored in the memory 60. To the flat panel display driving integrated device 70. The reason why the interface controller 50 is necessary is to provide adequate time margin for the flat panel display driving integrated device 70 to access the signals. By appropriately providing this temporal margin, not only noise on the screen can be prevented, but also clear image quality can be provided.

한편, 사용자는 평판 디스플레이 패널(80)의 해상도에 따라 인터페이스 콘트롤러(50)의 제어 모드를 선택할 수 있다. 예를 들어, 평판 디스플레이 패널(80)이 640 × 200 돗트의 해상도를 가진 경우, 사용자는 딥(DIP) 스위치로써 이에 맞는 제어 모드를 선택할 수 있다. 따라서, 메모리(60)의 용량도 인터페이스 콘트롤러(50)의 제어 모드에 따라 설정되어야 한다.Meanwhile, the user may select a control mode of the interface controller 50 according to the resolution of the flat panel display panel 80. For example, when the flat panel display panel 80 has a resolution of 640 × 200 dots, the user may select a control mode suitable for the dip (DIP) switch. Therefore, the capacity of the memory 60 must also be set according to the control mode of the interface controller 50.

이상 설명된 바와 같이, 본 발명에 따른 평판용 모니터회로에 의하면, 음극선관 제어용 집적소자와 직접 연결이 가능하므로, 별도의 인터페이스 장치를 연결하여 평판 디스플레이 장치를 사용해야하는 번거러움 이 없다.As described above, according to the flat panel monitor circuit according to the present invention, since it is possible to directly connect to the cathode ray tube control integrated device, there is no need to use a flat panel display device by connecting a separate interface device.

본 발명은 상기 실시예에 한정되지 않고, 당업자의 수준에서 그 변형 및 개량이 가능하다.The present invention is not limited to the above embodiments, and modifications and improvements are possible at the level of those skilled in the art.

Claims (1)

음극선관 제어용 집적소자로부터의 수직 및 수평 동기 신호, 비디오 신호를 공급받아, 평판 디스플레이 구동용 집적소자를 통하여 평판 디스플레이 패널을 구동하기 위한 평판용 모니터회로에 있어서, 상기 수평 동기 신호를 처리하여, 상기 비디오 신호가 화면상에서 수평 방향으로 이동되게 하는 돗트 클럭 신호를 발생시키기 위한 전압 제어 발진기; 상기 수직 동기 신호에 따라 화면의 각 프레임의 개시점을 가리키는 프레임 신호를 출력하고, 상기 수평 동기 신호에 따라 상기 비디오 신호가 수평선의 단위로 래치되게 하는 래치 클럭 신호를 발생시키기 위한 초기 신호 발생부; 상기 평판 디스플레이 패널의 구동 전압을 발생시키기 위한 전원부; 상기 비디오 신호를 일시 저장하기 위한 메모리; 및 상기 전압 제어 발진기로부터의 돗트 클럭 신호, 상기 초기 신호 발생부로부터의 프레임 신호와 래치 클럭 신호, 상기 메모리에 저장된 비디오 신호의 출력 시점들을 제어하여, 상기 평판 디스플레이 구동용 집적소자에 공급하는 인터페이스 콘트롤러;를 구비한 것을 특징으로 하는 평판용 모니터회로.A flat panel monitor circuit for receiving a vertical and horizontal sync signal and a video signal from a cathode ray tube control integrated device and driving a flat panel display panel through a flat panel display driving integrated device, wherein the horizontal sync signal is processed and A voltage controlled oscillator for generating a dot clock signal for causing the video signal to move in a horizontal direction on the screen; An initial signal generator for outputting a frame signal indicating a start point of each frame of a screen according to the vertical synchronization signal, and generating a latch clock signal for causing the video signal to be latched in units of a horizontal line according to the horizontal synchronization signal; A power supply unit for generating a driving voltage of the flat panel display panel; A memory for temporarily storing the video signal; And an interface controller controlling output points of the dot clock signal from the voltage controlled oscillator, the frame signal and the latch clock signal from the initial signal generator, and the video signals stored in the memory, and supplying them to the flat panel display driving integrated device. Flat panel monitor circuit comprising: a.
KR1019890020764A 1989-12-31 1989-12-31 Monitor circuit KR0147543B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019890020764A KR0147543B1 (en) 1989-12-31 1989-12-31 Monitor circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890020764A KR0147543B1 (en) 1989-12-31 1989-12-31 Monitor circuit

Publications (2)

Publication Number Publication Date
KR910012994A KR910012994A (en) 1991-08-08
KR0147543B1 true KR0147543B1 (en) 1998-09-15

Family

ID=19294806

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890020764A KR0147543B1 (en) 1989-12-31 1989-12-31 Monitor circuit

Country Status (1)

Country Link
KR (1) KR0147543B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1261966C (en) 2002-10-02 2006-06-28 Lg飞利浦显示器(韩国)株式会社 Colour cathode-ray tube and electronic gun

Also Published As

Publication number Publication date
KR910012994A (en) 1991-08-08

Similar Documents

Publication Publication Date Title
JP5061148B2 (en) Flat panel display device and driving method thereof
US5844539A (en) Image display system
US5926173A (en) Circuit for driving liquid crystal display having power saving feature
KR0162529B1 (en) Device and method for controlling display of multi-sync.correspondence crystal display device
US6812915B2 (en) Liquid crystal display device
KR960016732B1 (en) Apparatus for driving liquid crystal display panel for small size image
KR100318979B1 (en) Controller and control method for liquid-crystal display panel, and liquid-crystal display device
US6999056B1 (en) Liquid crystal monitor drive apparatus capable of reducing electromagnetic interference
KR100555576B1 (en) Apparatus and method for performing frame rate conversion without an external memory in the display system
JPH10319916A (en) Liquid crystal display device
KR0147543B1 (en) Monitor circuit
KR100266429B1 (en) A data processing apparatus for pdp television
KR100954327B1 (en) Liquid crystal display device and method for operating the same
KR0160157B1 (en) Emulation of computer monitor in a wide screen television
JPH08331486A (en) Image display device
JP2004151488A (en) Display unit, display device and picture display system
JPH07147659A (en) Driving circuit for liquid crystal panel
KR100268480B1 (en) Display system having a formatconverter module
US6084566A (en) Pattern display circuit
KR100537884B1 (en) Dual Scan Graphics Card
KR19990011803A (en) LCD monitor display
JPS59214085A (en) Signal converter
KR900000719B1 (en) Controller of liquid crystal elements
KR910003677Y1 (en) Blanking signal processing circuit for crt
Eveleno Building simple yet powerful desktop LCD monitors

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee