JPH08331486A - Image display device - Google Patents

Image display device

Info

Publication number
JPH08331486A
JPH08331486A JP13645795A JP13645795A JPH08331486A JP H08331486 A JPH08331486 A JP H08331486A JP 13645795 A JP13645795 A JP 13645795A JP 13645795 A JP13645795 A JP 13645795A JP H08331486 A JPH08331486 A JP H08331486A
Authority
JP
Japan
Prior art keywords
signal
video signal
scanning
vertical
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13645795A
Other languages
Japanese (ja)
Inventor
Hitoshi Noda
均 野田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP13645795A priority Critical patent/JPH08331486A/en
Publication of JPH08331486A publication Critical patent/JPH08331486A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE: To provide an image display device with which an image can be normally displayed even when the number of vertical scanning lines of a video signal is less than the number of picture elements in the vertical direction of a liquid crystal panel. CONSTITUTION: The non-video signal period of a video signal is detected by a drive control circuit 17, and a control signal is sent to a drive signal generating circuit 14. Corresponding to this control signal, the drive signal generating circuit 14 drives a liquid crystal panel 1 while increasing the scanning frequencies of vertical and horizontal scanning clock signals 5 and 7 rather than the scanning frequencies during a normal video signal period. Then, the scan of the liquid crystal panel 1 is completed within one vertical scanning period of the video signal. At the same time, the video signal is fixed at a black level by a video signal switching circuit 15 during the non-video signal period and an influence upon a display screen caused by the change of the scanning frequency is eliminated.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、テレビやコンピュータ
ーなどの映像信号を液晶パネル上に表示する画像表示装
置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image display device for displaying video signals on a liquid crystal panel such as a television and a computer.

【0002】[0002]

【従来の技術】近年、コンピューター機器の高性能化に
伴い、その映像信号を表示する画像表示機器も高性能化
されている。そのなかでも様々な周波数の映像信号を表
示できる画像表示装置、いわゆるマルチスキャン型の画
像表示装置の要望が高まっている。従来からの画像表示
装置としては、陰極線管(Cathode Ray T
ube:以下CRTと示す)を用いた画像表示装置が中
心であるが、画像表示部にCRTを用いているためCR
Tの物理的制約などから装置の小型化に制限があった。
この制限を取り除き、装置を小型化するために画像表示
部に液晶パネルを用いた画像表示装置が提案されてい
る。
2. Description of the Related Art In recent years, as computer equipment has become more sophisticated, image display equipment for displaying the video signal has also become more sophisticated. Among them, there is an increasing demand for image display devices capable of displaying video signals of various frequencies, so-called multi-scan image display devices. As a conventional image display device, a cathode ray tube (Cathode Ray T
The image display device using a Cube (hereinafter referred to as “CRT”) is mainly used, but CR is used because the CRT is used for the image display unit.
There was a limit to the miniaturization of the device due to the physical limitation of T and the like.
An image display device using a liquid crystal panel as an image display unit has been proposed in order to remove this limitation and reduce the size of the device.

【0003】図4は、液晶パネルを用いた画像表示装置
の一例の構成を示したブロック図である。
FIG. 4 is a block diagram showing the configuration of an example of an image display device using a liquid crystal panel.

【0004】図4において1は液晶パネルであり、ここ
では走査信号線と映像信号線の交点にスイッチング素子
をマトリックス状に配置したアクティブマトリックス型
液晶パネルの例を図示している(スイッチング素子は図
示せず)。2は映像信号の垂直方向の走査のために液晶
パネル1の走査信号線に制御信号を供給し、スイッチン
グ素子を垂直方向に順々に動作させていくための垂直走
査駆動回路、3は映像信号の水平方向の走査のために液
晶パネル1の映像信号線に映像信号を供給するための水
平走査駆動回路である。図4で示した一例では、水平走
査駆動回路は液晶パネル1に対して2系統有する場合を
示しており、水平走査駆動回路3は液晶パネル1の表示
画面の上下に各々設けられており、映像信号線は櫛状に
配置されている。
In FIG. 4, reference numeral 1 denotes a liquid crystal panel, and here, an example of an active matrix type liquid crystal panel in which switching elements are arranged in a matrix at intersections of scanning signal lines and video signal lines is shown (the switching elements are shown in FIG. (Not shown). Reference numeral 2 is a vertical scanning drive circuit for supplying a control signal to the scanning signal line of the liquid crystal panel 1 for vertical scanning of the video signal, and operating the switching elements sequentially in the vertical direction. Is a horizontal scanning drive circuit for supplying a video signal to the video signal line of the liquid crystal panel 1 for horizontal scanning. In the example shown in FIG. 4, the horizontal scanning drive circuit has two systems for the liquid crystal panel 1, and the horizontal scanning drive circuit 3 is provided above and below the display screen of the liquid crystal panel 1, respectively. The signal lines are arranged in a comb shape.

【0005】画像表示装置に入力された映像信号は、映
像信号処理回路11に入力されて液晶パネル1に画像を
表示するために必要な形の映像信号に変換される。同時
に映像信号は同期分離回路12に入力され、映像信号よ
り垂直同期信号と水平同期信号が分離される。同期分離
回路12で分離された水平同期信号は、PLL回路13
に入力されて水平同期信号に同期した基準クロック信号
が発生される。垂直同期信号、水平同期信号および基準
クロック信号は、駆動信号発生回路14に入力され、映
像信号を液晶パネル1に表示するための制御信号が発生
される。
The video signal input to the image display device is input to the video signal processing circuit 11 and converted into a video signal in a form necessary for displaying an image on the liquid crystal panel 1. At the same time, the video signal is input to the sync separation circuit 12, and the vertical sync signal and the horizontal sync signal are separated from the video signal. The horizontal sync signal separated by the sync separation circuit 12 is supplied to the PLL circuit 13
And a reference clock signal synchronized with the horizontal synchronizing signal is generated. The vertical synchronizing signal, the horizontal synchronizing signal, and the reference clock signal are input to the drive signal generating circuit 14, and a control signal for displaying a video signal on the liquid crystal panel 1 is generated.

【0006】制御信号には、映像信号の垂直同期信号に
同期した信号であり液晶パネル1の垂直方向の走査の開
始を制御するための垂直走査開始信号4、映像信号の水
平同期信号に同期した信号であり液晶パネル1の垂直方
向の走査を行うための垂直走査クロック信号5、同じく
映像信号の水平同期信号に同期した信号であり液晶パネ
ル1の水平方向の走査の開始を制御するための水平走査
開始信号6、およびPLL回路13によって発生される
映像信号の水平同期信号に同期した基準クロック信号に
同期した信号であり液晶パネル1の各画素に表示する映
像信号のサンプリングのタイミングをとる信号である水
平走査クロック信号7がある。
The control signal is a signal which is synchronized with the vertical synchronizing signal of the video signal and which is synchronized with the vertical scanning start signal 4 for controlling the start of the vertical scanning of the liquid crystal panel 1 and the horizontal synchronizing signal of the video signal. A vertical scanning clock signal 5 for scanning the liquid crystal panel 1 in the vertical direction, and a signal for synchronizing with the horizontal synchronizing signal of the video signal, which is a signal for controlling the start of the horizontal scanning of the liquid crystal panel 1. It is a signal that is synchronized with the scan start signal 6 and a reference clock signal that is synchronized with the horizontal synchronization signal of the video signal generated by the PLL circuit 13, and that is a signal that takes the timing of sampling of the video signal displayed in each pixel of the liquid crystal panel 1. There is some horizontal scan clock signal 7.

【0007】垂直走査クロック信号5と水平走査開始信
号6は、映像信号の水平同期信号に同期した信号である
が、水平走査クロック信号7との位相差を無くするため
に、映像信号の水平同期信号から直接発生させるのでは
なくて水平走査クロック信号7をカウントして発生させ
ることが多い。そして、垂直走査開始信号4と垂直走査
クロック信号5は垂直走査駆動回路2に、水平走査開始
信号6と水平走査クロック信号7は水平走査駆動回路3
に各々入力される。
The vertical scanning clock signal 5 and the horizontal scanning start signal 6 are signals synchronized with the horizontal synchronizing signal of the video signal, but in order to eliminate the phase difference with the horizontal scanning clock signal 7, the horizontal synchronizing of the video signal is performed. In many cases, the horizontal scanning clock signal 7 is counted and generated instead of being generated directly from the signal. The vertical scan start signal 4 and the vertical scan clock signal 5 are supplied to the vertical scan drive circuit 2, and the horizontal scan start signal 6 and the horizontal scan clock signal 7 are supplied to the horizontal scan drive circuit 3.
Respectively.

【0008】液晶パネル1の垂直方向の走査は垂直走査
開始信号4と垂直走査クロック信号5で行われ、垂直走
査開始信号4が入力され、以後垂直走査クロック信号5
によって映像信号が表示される液晶パネル1の画素の行
が移動していく。水平方向の走査は水平走査開始信号6
と水平走査クロック信号7で行われ、液晶パネル1に入
力された映像信号は、水平走査開始信号6が入力され、
以後水平走査クロック信号7に同期したタイミングでサ
ンプリングされて液晶パネル1の各々の画素に表示され
る。
The vertical scanning of the liquid crystal panel 1 is performed by the vertical scanning start signal 4 and the vertical scanning clock signal 5, the vertical scanning start signal 4 is input, and then the vertical scanning clock signal 5 is inputted.
The rows of pixels of the liquid crystal panel 1 on which the video signal is displayed are moved by. For horizontal scanning, the horizontal scanning start signal 6
The horizontal scanning start signal 6 is input to the video signal input to the liquid crystal panel 1, and the horizontal scanning clock signal 7 is input.
After that, the pixels are sampled at a timing synchronized with the horizontal scanning clock signal 7 and displayed on each pixel of the liquid crystal panel 1.

【0009】図5は液晶パネル1の各々の画素に映像信
号を表示するための制御信号のタイミングを説明するた
めに、映像信号の一水平走査期間について制御信号の一
部を示したタイミング図である。
FIG. 5 is a timing chart showing a part of the control signal for one horizontal scanning period of the video signal in order to explain the timing of the control signal for displaying the video signal on each pixel of the liquid crystal panel 1. is there.

【0010】垂直走査クロック信号5は、映像信号を書
き込む液晶パネル1の画素の行を規定し、かつ、その行
のスイッチング素子を制御する。水平走査クロック信号
7は、映像信号をサンプリングするタイミングを制御す
る信号であり、例えば、水平走査クロック信号7の立ち
上がりのタイミングで映像信号をサンプリングして各々
の画素に表示させる。従って水平走査クロック信号7
は、映像信号をサンプリングするために一水平走査期間
に液晶パネル1の水平方向の画素数以上のパルスが必要
である。液晶パネル1の水平方向の画素数が多くなって
くると、水平走査クロック信号7の走査周波数が高くな
るので、水平走査クロック信号7の走査周波数を下げる
ために液晶パネルに対して水平走査駆動回路3を複数設
けることが行われている。図4で示した画像表示装置の
一例では、水平走査駆動回路3が2系統ある場合を示し
たが、この場合の水平走査クロック信号7は、一般には
図5に示したように互いに位相が逆である信号が用いら
れ、各々液晶パネル1の画面上部と下部に設置されてい
る水平走査駆動回路3に加えられる。
The vertical scanning clock signal 5 defines a row of pixels of the liquid crystal panel 1 to which a video signal is written, and controls a switching element in that row. The horizontal scanning clock signal 7 is a signal for controlling the timing of sampling the video signal, and for example, the video signal is sampled at the rising timing of the horizontal scanning clock signal 7 and displayed on each pixel. Therefore, the horizontal scanning clock signal 7
Need more pulses than the number of pixels in the horizontal direction of the liquid crystal panel 1 in one horizontal scanning period in order to sample the video signal. As the number of pixels in the horizontal direction of the liquid crystal panel 1 increases, the scanning frequency of the horizontal scanning clock signal 7 increases. Therefore, in order to reduce the scanning frequency of the horizontal scanning clock signal 7, a horizontal scanning driving circuit for the liquid crystal panel. A plurality of 3 are provided. The example of the image display device shown in FIG. 4 shows the case where the horizontal scanning drive circuit 3 has two systems, but the horizontal scanning clock signals 7 in this case generally have mutually opposite phases as shown in FIG. Signal is applied to the horizontal scanning drive circuit 3 installed on the upper and lower parts of the screen of the liquid crystal panel 1, respectively.

【0011】このように駆動信号発生回路14によって
発生された各種制御信号を垂直走査駆動回路2と水平走
査駆動回路3に加えることによって液晶パネル1に画像
を表示させることができる。
By applying the various control signals generated by the drive signal generating circuit 14 to the vertical scanning drive circuit 2 and the horizontal scanning drive circuit 3 as described above, an image can be displayed on the liquid crystal panel 1.

【0012】[0012]

【発明が解決しようとする課題】しかしながら上記従来
の構成では、画面の垂直方向の走査は映像信号の水平同
期信号より作られた垂直走査クロック信号によって水平
同期信号に同期して垂直方向に一行ずつ走査していくた
め、映像信号の水平同期信号の数、すなわち、垂直走査
線の本数は液晶パネルの垂直方向の画素数以上であるこ
とが必要であり、垂直走査線の本数が液晶パネルの垂直
方向の画素数より少ない映像信号は正常に表示できない
という課題を有していた。
However, in the above conventional configuration, the vertical scanning of the screen is performed line by line in the vertical direction in synchronization with the horizontal synchronizing signal by the vertical scanning clock signal generated from the horizontal synchronizing signal of the video signal. Since scanning is performed, the number of horizontal synchronizing signals of the video signal, that is, the number of vertical scanning lines needs to be equal to or more than the number of pixels in the vertical direction of the liquid crystal panel, and the number of vertical scanning lines is vertical to the liquid crystal panel. There is a problem that a video signal having less than the number of pixels in the direction cannot be normally displayed.

【0013】例えば、現在多く用いられているパーソナ
ルコンピューターの映像信号には、垂直方向の画素数が
400ドットのものと480ドットのものがある。垂直
方向の走査線数は各々440本と525本である。従っ
て垂直方向の画素数が480ドットである液晶パネルに
垂直方向の画素数が400ドットであるパーソナルコン
ピューターの映像信号を表示させようとすると、走査線
の本数が440本しかないので画面の下側の40ドット
には次の画面の一部が表示されてしまうという課題があ
る。
For example, video signals of personal computers that are widely used at present include those having 400 dots in the vertical direction and those having 480 dots. The number of scanning lines in the vertical direction is 440 and 525, respectively. Therefore, when an image signal of a personal computer having 400 dots in the vertical direction is displayed on a liquid crystal panel having 480 dots in the vertical direction, the number of scanning lines is only 440, so that the lower side of the screen is displayed. There is a problem that a part of the next screen is displayed on the 40 dots.

【0014】本発明はかかる点に鑑みてなされたもの
で、液晶パネル上にテレビやコンピューターなどの映像
信号を表示する画像表示装置において、映像信号の垂直
走査線の本数が液晶パネルの垂直方向の画素数より少な
い場合でも正常な画像を表示することができる画像表示
装置を提供することを目的としている。
The present invention has been made in view of the above points, and in an image display device for displaying a video signal such as a television or a computer on a liquid crystal panel, the number of vertical scanning lines of the video signal is in the vertical direction of the liquid crystal panel. An object of the present invention is to provide an image display device capable of displaying a normal image even when the number of pixels is smaller than the number of pixels.

【0015】[0015]

【課題を解決するための手段】本発明は上記した目的を
達成するために、画像表示装置を映像信号の水平同期信
号に同期して基準クロック信号を発生するPLL回路
と、液晶パネルを駆動し画像を表示するために必要な各
タイミング信号を発生するための駆動信号発生回路と、
映像信号を切り換える映像信号切り換え回路と、映像信
号の垂直同期信号と水平同期信号より前記駆動信号発生
回路と前記映像信号切り換え回路を制御する駆動制御回
路を具備し、垂直方向の映像信号の映像信号期間と非映
像信号期間において、前記駆動制御回路で発生される制
御信号によって、前記駆動信号発生回路が発生する液晶
パネルの垂直方向の走査を行うための垂直走査クロック
信号の走査周波数、または前記垂直走査クロック信号の
走査周波数と前記駆動信号発生回路が発生する液晶パネ
ルの水平方向の走査を行うための水平走査クロック信号
の走査周波数の両方を変化させ、かつ、垂直帰線期間中
は前記映像信号切り換え回路によって映像信号を黒画面
を表示するレベルの信号に切り換えるように構成したも
のである。
In order to achieve the above object, the present invention drives a liquid crystal panel and a PLL circuit which generates a reference clock signal in synchronization with a horizontal synchronizing signal of a video signal in an image display device. A drive signal generation circuit for generating each timing signal necessary for displaying an image,
A video signal switching circuit for switching a video signal, and a drive control circuit for controlling the drive signal generating circuit and the video signal switching circuit according to a vertical synchronizing signal and a horizontal synchronizing signal of the video signal are provided. In the period and the non-video signal period, the scanning frequency of the vertical scanning clock signal for performing vertical scanning of the liquid crystal panel generated by the drive signal generation circuit by the control signal generated by the drive control circuit, or the vertical scanning clock signal. Both the scanning frequency of the scanning clock signal and the scanning frequency of the horizontal scanning clock signal for performing horizontal scanning of the liquid crystal panel generated by the drive signal generating circuit are changed, and the video signal during the vertical blanking period. The switching circuit switches the video signal to a signal of a level for displaying a black screen.

【0016】[0016]

【作用】本発明は上記した構成により、液晶パネル上に
テレビやコンピューターなどの映像信号を表示する画像
表示装置において、映像信号の垂直走査線の本数が液晶
パネルの垂直方向の画素数より少ない場合でも正常な画
像を表示することができる。
According to the present invention, with the above-described structure, in an image display device for displaying a video signal such as a television or a computer on a liquid crystal panel, the number of vertical scanning lines of the video signal is smaller than the number of pixels in the vertical direction of the liquid crystal panel. However, a normal image can be displayed.

【0017】[0017]

【実施例】以下、本発明の発明の一実施例の画像表示装
置について図面を参照しながら説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An image display apparatus according to an embodiment of the present invention will be described below with reference to the drawings.

【0018】(実施例1)図1は本発明の実施例1にお
ける画像表示装置の構成を示すブロック図である。実施
例1は、垂直方向の映像信号の垂直帰線期間と映像信号
期間において、駆動信号発生回路が発生する液晶パネル
の垂直方向の走査を行うための垂直走査クロック信号の
走査周波数を変化させるように構成したものである。な
お、図4に示す従来例と同一構成部分には同一符号を付
して詳細な説明を省略する。
(Embodiment 1) FIG. 1 is a block diagram showing the arrangement of an image display apparatus according to Embodiment 1 of the present invention. In the first embodiment, the scanning frequency of the vertical scanning clock signal for performing the vertical scanning of the liquid crystal panel generated by the drive signal generating circuit is changed in the vertical blanking period and the video signal period of the vertical video signal. It is configured in. The same components as those of the conventional example shown in FIG. 4 are designated by the same reference numerals, and detailed description thereof will be omitted.

【0019】図1において1はスイッチング素子を有す
るアクティブマトリックス型の液晶パネルであり、2は
映像信号の垂直方向の走査のために液晶パネル1の走査
信号線に制御信号を供給し、スイッチング素子を垂直方
向に順々に動作させていくための垂直走査駆動回路、3
は映像信号の水平方向の走査のために液晶パネル1の映
像信号線に映像信号を供給するための水平走査駆動回
路、11は入力された映像信号を液晶パネル1に表示す
るために必要な形に処理するための映像信号処理回路、
12は映像信号より垂直同期信号と水平同期信号を分離
するための同期分離回路、13は同期分離回路12で分
離された水平同期信号に同期して基準クロック信号を発
生するための位相同期ループ回路(以下、PLL回路と
称す)、14は垂直同期信号、水平同期信号および基準
クロック信号より映像信号を液晶パネル1に表示するた
めの制御信号を発生するための駆動信号発生回路、15
は映像信号を黒レベルの映像信号と切り換えるための映
像切り換え回路、16は表示画面を黒表示にする黒レベ
ル映像信号を発生するための黒レベル信号発生回路、1
7は映像信号の映像信号期間と非映像信号期間を検出し
て駆動信号発生回路14と映像信号切り換え回路15を
制御する駆動制御回路である。
In FIG. 1, reference numeral 1 is an active matrix type liquid crystal panel having switching elements, and 2 is a control signal supplied to a scanning signal line of the liquid crystal panel 1 for vertical scanning of a video signal to switch the switching elements. Vertical scanning drive circuit for operating sequentially in the vertical direction, 3
Is a horizontal scanning drive circuit for supplying a video signal to the video signal line of the liquid crystal panel 1 for scanning the video signal in the horizontal direction, and 11 is a shape required for displaying the input video signal on the liquid crystal panel 1. Video signal processing circuit for processing
Reference numeral 12 is a sync separation circuit for separating a vertical sync signal and a horizontal sync signal from a video signal, and 13 is a phase locked loop circuit for generating a reference clock signal in synchronization with the horizontal sync signal separated by the sync separation circuit 12. (Hereinafter referred to as PLL circuit), 14 is a drive signal generating circuit for generating a control signal for displaying a video signal on the liquid crystal panel 1 from a vertical synchronizing signal, a horizontal synchronizing signal and a reference clock signal, 15
Is a video switching circuit for switching a video signal to a black level video signal, 16 is a black level signal generation circuit for generating a black level video signal for displaying a black display screen, 1
A drive control circuit 7 controls the drive signal generation circuit 14 and the video signal switching circuit 15 by detecting the video signal period and the non-video signal period of the video signal.

【0020】上記した構成の画像表示装置において、以
下その動作を説明する。駆動信号発生回路14が発生す
る制御信号には、液晶パネル1の垂直方向の走査の開始
を制御するための垂直走査開始信号4および垂直方向の
走査を行うための垂直走査クロック信号5、水平方向の
走査をの開始を制御するための水平走査開始信号6およ
び水平方向の走査を行うための水平走査クロック信号7
があり、垂直走査開始信号4と垂直走査クロック信号5
は垂直走査駆動回路2に、水平走査開始信号6と水平走
査クロック信号7は水平走査駆動回路3に入力される。
The operation of the image display device having the above configuration will be described below. The control signals generated by the drive signal generation circuit 14 include a vertical scanning start signal 4 for controlling the start of vertical scanning of the liquid crystal panel 1, a vertical scanning clock signal 5 for performing vertical scanning, and a horizontal direction. Horizontal scanning start signal 6 for controlling the start of scanning and horizontal scanning clock signal 7 for horizontal scanning
There is a vertical scanning start signal 4 and a vertical scanning clock signal 5
Is input to the vertical scanning drive circuit 2, and the horizontal scanning start signal 6 and the horizontal scanning clock signal 7 are input to the horizontal scanning drive circuit 3.

【0021】一般に垂直走査駆動回路2は、シフトレジ
スタ回路と入力信号レベルを増幅するドライブ回路(い
ずれも図示せず)で構成されており、垂直走査開始信号
4が入力されると垂直走査クロック信号5によって液晶
パネル1のスイッチング素子をオン状態とする制御信号
を出力するドライブ回路の位置を順々に移動させてい
く。また、水平走査駆動回路3は、シフトレジスタ回路
と2組のサンプル・ホールド回路(いずれも図示せず)
で構成されており、水平走査開始信号6が入力されると
水平走査クロック信号7によって一方の組のサンプル・
ホールド回路に対して映像信号をサンプリングするサン
プル・ホールド回路の位置を順々に移動させていく。こ
のとき他方のサンプル・ホールド回路は液晶パネル1の
映像信号線にサンプル/ホールドしていた映像信号を出
力している。
Generally, the vertical scanning drive circuit 2 is composed of a shift register circuit and a drive circuit (not shown) for amplifying the input signal level. When the vertical scanning start signal 4 is input, the vertical scanning clock signal is supplied. The position of the drive circuit that outputs the control signal for turning on the switching element of the liquid crystal panel 1 is sequentially moved by 5. The horizontal scanning drive circuit 3 includes a shift register circuit and two sets of sample and hold circuits (neither is shown).
When a horizontal scanning start signal 6 is input, one set of samples
The position of the sample and hold circuit for sampling the video signal with respect to the hold circuit is moved in sequence. At this time, the other sample and hold circuit outputs the sampled / held video signal to the video signal line of the liquid crystal panel 1.

【0022】このように液晶パネル1には駆動信号発生
回路14が発生した制御信号によって、マトリックス状
に選択された画素に映像信号が表示される。したがっ
て、垂直走査クロック信号5には一垂直走査期間中に液
晶パネル1の垂直方向の画素数以上のクロックパルスが
含まれていることが必要であり、同様に、水平走査クロ
ック信号7には一水平走査期間中に液晶パネル1の水平
方向の画素数以上のクロックパルスが含まれていること
が必要となっている。
As described above, the liquid crystal panel 1 displays the video signal on the pixels selected in a matrix by the control signal generated by the drive signal generating circuit 14. Therefore, the vertical scanning clock signal 5 needs to include clock pulses of the number of pixels in the vertical direction of the liquid crystal panel 1 or more during one vertical scanning period. It is necessary that the number of clock pulses equal to or greater than the number of pixels in the horizontal direction of the liquid crystal panel 1 be included in the horizontal scanning period.

【0023】図2は映像信号の垂直方向の走査線数が液
晶パネルの垂直方向の画素数より少ない場合の本発明の
実施例1における画像表示装置の動作を説明するための
タイミング図である。図2では垂直方向の映像信号の垂
直帰線期間と映像信号期間において、駆動信号発生回路
14が発生する液晶パネルの垂直方向の走査を行うため
の垂直走査クロック信号5の走査周波数のみを変化させ
た場合の動作を示している。
FIG. 2 is a timing chart for explaining the operation of the image display apparatus according to the first embodiment of the present invention when the number of vertical scanning lines of the video signal is smaller than the number of vertical pixels of the liquid crystal panel. In FIG. 2, in the vertical blanking period and the video signal period of the vertical video signal, only the scanning frequency of the vertical scanning clock signal 5 for performing the vertical scanning of the liquid crystal panel generated by the drive signal generating circuit 14 is changed. It shows the operation in the case of.

【0024】以下、図1と図2を用いて一例として液晶
パネル1の垂直方向の画素数が480ドットである場合
において、垂直方向の全走査線数が440本で、映像信
号期間の走査線数が400本である映像信号を表示させ
た場合について説明する。
Hereinafter, with reference to FIGS. 1 and 2, for example, when the number of pixels in the vertical direction of the liquid crystal panel 1 is 480 dots, the total number of scanning lines in the vertical direction is 440, and the scanning lines in the video signal period. A case where a video signal whose number is 400 is displayed will be described.

【0025】液晶パネル1の垂直方向の画素数が480
ドットである場合、垂直走査クロック信号5には一垂直
走査期間に最低480個のクロックパルスが含まれてい
ることが必要になる。ところが、表示させる映像信号の
全走査線数は440本であるので垂直走査クロック信号
5に含まれるクロックパルス数は440個となり、40
個不足する。そこで、本実施例では一垂直走査期間のう
ち非映像信号期間である40本の走査期間について、垂
直走査クロック信号5の走査周波数を2倍にすることで
一垂直走査期間の垂直走査クロック信号5のクロックパ
ルス数を480個としている。
The number of pixels in the vertical direction of the liquid crystal panel 1 is 480.
In the case of dots, the vertical scanning clock signal 5 needs to include at least 480 clock pulses in one vertical scanning period. However, since the total number of scanning lines of the video signal to be displayed is 440, the number of clock pulses included in the vertical scanning clock signal 5 is 440, which is 40
I run out of pieces. Therefore, in this embodiment, the scanning frequency of the vertical scanning clock signal 5 is doubled for 40 scanning periods, which are non-video signal periods in one vertical scanning period, so that the vertical scanning clock signal 5 in one vertical scanning period is doubled. The number of clock pulses is set to 480.

【0026】駆動制御回路17は垂直同期信号と水平同
期信号より映像信号の映像信号期間と非映像信号期間を
検出し、非映像信号期間に制御信号を駆動信号発生回路
14に送って駆動信号発生回路14が発生する垂直走査
クロック信号5の走査周波数が2倍になるように制御す
る。非映像信号期間の位置は、垂直同期信号からの走査
線数によって決まっているのでカウンタ回路などを構成
することによって検出することができる。垂直走査クロ
ック信号5の走査周波数を変化させるには、例えば垂直
走査クロック信号5を水平走査クロック信号7をカウン
トして発生させている場合、非映像信号期間は映像信号
期間の半分のカウント数で垂直走査クロック信号5を発
生させるような論理回路を構成することで簡単に実現す
ることができる。
The drive control circuit 17 detects the video signal period and the non-video signal period of the video signal from the vertical sync signal and the horizontal sync signal, and sends a control signal to the drive signal generation circuit 14 during the non-video signal period to generate a drive signal. The scanning frequency of the vertical scanning clock signal 5 generated by the circuit 14 is controlled to be doubled. Since the position of the non-video signal period is determined by the number of scanning lines from the vertical synchronizing signal, it can be detected by configuring a counter circuit or the like. In order to change the scanning frequency of the vertical scanning clock signal 5, for example, when the vertical scanning clock signal 5 is generated by counting the horizontal scanning clock signal 7, the non-video signal period is half the video signal period. This can be easily realized by configuring a logic circuit that generates the vertical scanning clock signal 5.

【0027】非映像信号期間は、元々画面は黒表示であ
るが、垂直走査クロック信号5の走査周波数を2倍にし
たことによる影響を避けるため、駆動制御回路17によ
って発生される制御信号によって、非映像信号期間にお
いては映像信号を映像信号切り換え回路15によって黒
レベル映像信号に切り換えて、画面が確実に黒表示とな
るようにしている。
In the non-video signal period, the screen is originally displayed in black, but in order to avoid the influence of doubling the scanning frequency of the vertical scanning clock signal 5, the control signal generated by the drive control circuit 17 causes In the non-video signal period, the video signal is switched to the black level video signal by the video signal switching circuit 15 so that the screen is surely displayed in black.

【0028】ここで、実施例1の画像表示装置において
は、非映像信号期間においては垂直走査クロック信号5
の走査周波数は映像信号期間に対して変化させるように
しているが、水平走査クロック信号7の走査周波数は変
化させていない。従って、垂直走査クロック信号5の走
査周波数を高くすることによって、一水平走査期間が短
くなるので一水平走査期間中の水平走査クロック信号7
に含まれるクロックパルス数が少なくなり、一水平走査
期間中に液晶パネル1の水平方向の画素全てについて映
像信号をサンプリングすることはできない。しかし、非
映像信号期間においては映像信号は映像信号切り換え回
路15によって黒レベル映像信号になっているので、非
映像信号期間中における液晶パネル1の水平方向画素の
サンプリングが一水平走査期間以上になっても画面に表
示される映像が影響を受けることはない。
Here, in the image display device of the first embodiment, the vertical scanning clock signal 5 is supplied during the non-video signal period.
The scanning frequency of the horizontal scanning clock signal 7 is not changed, but the scanning frequency of the horizontal scanning clock signal 7 is not changed. Therefore, by increasing the scanning frequency of the vertical scanning clock signal 5, one horizontal scanning period is shortened, so that the horizontal scanning clock signal 7 during one horizontal scanning period is shortened.
Since the number of clock pulses included in is small, it is not possible to sample the video signal for all pixels in the horizontal direction of the liquid crystal panel 1 during one horizontal scanning period. However, during the non-video signal period, the video signal is converted to the black level video signal by the video signal switching circuit 15, so that the sampling of the horizontal pixels of the liquid crystal panel 1 during the non-video signal period becomes one horizontal scanning period or more. However, the image displayed on the screen is not affected.

【0029】上記した説明のように本発明の実施例1で
は、非映像信号期間中に垂直走査クロック信号の走査周
波数を変化させることによって、垂直走査線数が液晶パ
ネルの垂直方向の画素数より少ない映像信号を正常に表
示することができる。
As described above, in the first embodiment of the present invention, by changing the scanning frequency of the vertical scanning clock signal during the non-video signal period, the number of vertical scanning lines becomes smaller than the number of pixels in the vertical direction of the liquid crystal panel. A small amount of video signal can be displayed normally.

【0030】(実施例2)次に本発明の別の実施例の画
像表示装置について図面を参照しながら説明する。実施
例2は、実施例1における画像表示装置と同一構成であ
るが、垂直方向の映像信号の垂直帰線期間と映像信号期
間において、駆動信号発生回路が発生する液晶パネルの
垂直方向の走査を行うための垂直走査クロック信号の走
査周波数と液晶パネルの水平方向の走査を行うための水
平走査クロック信号の走査周波数の両方を変化させるよ
うに構成したものである。なお、実施例2における画像
表示装置の構成は図1に示した実施例1における画像表
示装置と同一構成であるので同一符号を付して詳細な説
明を省略する。
(Embodiment 2) Next, an image display apparatus according to another embodiment of the present invention will be described with reference to the drawings. The second embodiment has the same configuration as that of the image display device of the first embodiment, but the vertical scanning of the liquid crystal panel generated by the drive signal generating circuit is performed in the vertical blanking period and the video signal period of the vertical video signal. Both the scanning frequency of the vertical scanning clock signal for performing the scanning and the scanning frequency of the horizontal scanning clock signal for scanning the liquid crystal panel in the horizontal direction are changed. The configuration of the image display device according to the second embodiment is the same as that of the image display device according to the first embodiment shown in FIG. 1, and thus the same reference numerals are given and detailed description thereof is omitted.

【0031】図3は映像信号の垂直方向の走査線数が液
晶パネルの垂直方向の画素数より少ない場合の本発明の
実施例2における画像表示装置の動作を説明するための
タイミング図である。図3では垂直方向の映像信号の垂
直帰線期間と映像信号期間において、駆動信号発生回路
が発生する液晶パネルの垂直方向の走査を行うための垂
直走査クロック信号の走査周波数と液晶パネルの水平方
向の走査を行うための水平走査クロック信号の走査周波
数の両方を変化させた場合の動作を示している。
FIG. 3 is a timing chart for explaining the operation of the image display apparatus according to the second embodiment of the present invention when the number of vertical scanning lines of the video signal is smaller than the number of vertical pixels of the liquid crystal panel. In FIG. 3, in the vertical blanking period and the video signal period of the vertical video signal, the scanning frequency of the vertical scanning clock signal for performing the vertical scanning of the liquid crystal panel generated by the drive signal generation circuit and the horizontal direction of the liquid crystal panel. 2 shows an operation in the case where both the scanning frequencies of the horizontal scanning clock signal for performing the scanning are changed.

【0032】以下、図1と図3を用いて一例として液晶
パネル1の垂直方向の画素数が480ドットである場合
において、垂直方向の全走査線数が440本で、映像信
号期間の走査線数が400本である映像信号を表示させ
た場合について説明する。
Hereinafter, with reference to FIGS. 1 and 3, as an example, when the number of pixels in the vertical direction of the liquid crystal panel 1 is 480 dots, the total number of scanning lines in the vertical direction is 440, and the scanning lines in the video signal period. A case where a video signal whose number is 400 is displayed will be described.

【0033】実施例1の説明の部分でも述べたように、
液晶パネル1の垂直方向の画素数が480ドットである
場合、映像信号期間の走査線数が400本である映像信
号を表示させる場合には、垂直走査クロック信号5に含
まれるクロックパルス数は440個となり40個分不足
する。そこで、実施例2でも一垂直走査期間のうち非映
像信号期間である40本の走査期間について、垂直走査
クロック信号5の走査周波数を2倍にすることで一垂直
走査期間の垂直走査クロック信号5のクロックパルス数
を480個としている。
As described in the description of the first embodiment,
When the number of pixels in the vertical direction of the liquid crystal panel 1 is 480 dots, and when a video signal having 400 scanning lines in the video signal period is displayed, the number of clock pulses included in the vertical scanning clock signal 5 is 440. It becomes 40 pieces and becomes short. Therefore, also in the second embodiment, the scanning frequency of the vertical scanning clock signal 5 is doubled for 40 scanning periods which are non-video signal periods in one vertical scanning period to thereby double the vertical scanning clock signal 5 in one vertical scanning period. The number of clock pulses is set to 480.

【0034】実施例1においては、非映像信号期間中に
水平走査クロック信号7の走査周波数は変化させていな
いので垂直走査クロック信号5の走査周波数を高くする
ことによって、一水平走査期間が短くなるので一水平走
査期間中の水平走査クロック信号7に含まれるクロック
パルス数が少なくなり、一水平走査期間中に液晶パネル
1の水平方向の画素全てについて映像信号をサンプリン
グすることはできなかった。そこで実施例2において
は、非映像信号期間中に垂直走査クロック信号5の走査
周波数が2倍になるように制御すると同時に、水平走査
クロック信号7の走査周波数も2倍になるように制御す
ることによって、変化させた一垂直走査期間中に640
ドットの水平方向の全画素について映像信号をサンプリ
ングすることができるように構成してある。
In the first embodiment, the scanning frequency of the horizontal scanning clock signal 7 is not changed during the non-video signal period. Therefore, by increasing the scanning frequency of the vertical scanning clock signal 5, one horizontal scanning period is shortened. Therefore, the number of clock pulses included in the horizontal scanning clock signal 7 during one horizontal scanning period is reduced, and it is not possible to sample the video signal for all pixels in the horizontal direction of the liquid crystal panel 1 during one horizontal scanning period. Therefore, in the second embodiment, the scanning frequency of the vertical scanning clock signal 5 is controlled to be doubled at the same time as the scanning frequency of the horizontal scanning clock signal 7 is controlled to be doubled during the non-video signal period. 640 during one vertical scanning period changed by
The video signal can be sampled for all pixels in the horizontal direction of the dot.

【0035】駆動制御回路17は垂直同期信号と水平同
期信号より映像信号の映像信号期間と非映像信号期間を
検出し、非映像信号期間に制御信号を駆動信号発生回路
14に送って駆動信号発生回路14が発生する水平走査
クロック信号7の走査周波数が2倍になるように制御す
る。水平走査クロック信号7の走査周波数を変化させる
には、例えば、予めPLL回路3によって発生させる基
準クロック信号の走査周波数を通常の2倍の周波数とし
ておき、駆動信号発生回路14に2分周器を設けて水平
走査クロック信号7を発生させる回路の基準クロック信
号の周波数を映像信号期間と非映像信号期間で切り換え
たりすることで実現することができる。
The drive control circuit 17 detects the video signal period and the non-video signal period of the video signal from the vertical sync signal and the horizontal sync signal, and sends a control signal to the drive signal generation circuit 14 during the non-video signal period to generate a drive signal. The scanning frequency of the horizontal scanning clock signal 7 generated by the circuit 14 is controlled to be doubled. To change the scanning frequency of the horizontal scanning clock signal 7, for example, the scanning frequency of the reference clock signal generated by the PLL circuit 3 is set to twice the normal frequency in advance, and the driving signal generating circuit 14 is provided with a frequency divider of 2. This can be realized by switching the frequency of the reference clock signal of the circuit provided and generating the horizontal scanning clock signal 7 between the video signal period and the non-video signal period.

【0036】また、垂直走査クロック信号5を水平クロ
ック信号7をカウントして発生させている場合は、基準
クロック信号の周波数を2倍にすることで水平クロック
信号7の走査周波数が2倍になることより垂直走査クロ
ック信号5の走査周波数も2倍になるので垂直走査クロ
ック信号5の走査周波数を切り換える回路は不要であ
る。
When the vertical scanning clock signal 5 is generated by counting the horizontal clock signal 7, the scanning frequency of the horizontal clock signal 7 is doubled by doubling the frequency of the reference clock signal. Therefore, the scanning frequency of the vertical scanning clock signal 5 is also doubled, so that a circuit for switching the scanning frequency of the vertical scanning clock signal 5 is unnecessary.

【0037】非映像信号期間は、元々画面は黒表示であ
るが、垂直走査クロック信号5の走査周波数を2倍にし
たことによる影響を避けるため、駆動制御回路17によ
って発生される制御信号によって、非映像信号期間にお
いては映像信号を映像信号切り換え回路15によって黒
レベル映像信号に切り換えて、画面が確実に黒表示とな
るようにしている。
In the non-video signal period, the screen is originally displayed in black, but in order to avoid the effect of doubling the scanning frequency of the vertical scanning clock signal 5, the control signal generated by the drive control circuit 17 causes In the non-video signal period, the video signal is switched to the black level video signal by the video signal switching circuit 15 so that the screen is surely displayed in black.

【0038】上記した説明のように本発明の実施例2で
は、非映像信号期間中に垂直走査クロック信号の走査周
波数と水平走査クロック信号の走査周波数の両方を変化
させることによって、垂直走査線数が液晶パネルの垂直
方向の画素数より少ない映像信号を正常に表示すること
ができる。
As described above, in the second embodiment of the present invention, the number of vertical scanning lines is changed by changing both the scanning frequency of the vertical scanning clock signal and the scanning frequency of the horizontal scanning clock signal during the non-video signal period. It is possible to normally display a video signal having less than the number of pixels in the vertical direction of the liquid crystal panel.

【0039】なお、本発明の実施例1および実施例2で
は説明のための一例として、液晶パネルの垂直方向の画
素数が480ドットであり、表示する映像信号の垂直走
査線数が440本である場合に付いて説明したが、本発
明がこの条件に限られるものでないことは明かである。
またなお、本願発明は液晶パネルに限られるものではな
い。
In the first and second embodiments of the present invention, as an example for explanation, the number of pixels in the vertical direction of the liquid crystal panel is 480 dots, and the number of vertical scanning lines of the video signal to be displayed is 440. Although described for a certain case, it is clear that the present invention is not limited to this condition.
Furthermore, the present invention is not limited to the liquid crystal panel.

【0040】[0040]

【発明の効果】以上の説明のように本発明の画像表示装
置では上述した構成により、非映像信号期間中に垂直走
査クロック信号の走査周波数、または、垂直走査クロッ
ク信号の走査周波数と水平走査クロック信号の走査周波
数の両方を変化させることによって、映像信号の垂直走
査線数が液晶パネルの垂直方向の画素数より少ない場合
においても映像信号を正常に表示することができるとい
うすぐれた効果がある。
As described above, in the image display device of the present invention, the scanning frequency of the vertical scanning clock signal during the non-video signal period, or the scanning frequency of the vertical scanning clock signal and the horizontal scanning clock in the non-video signal period. By changing both the scanning frequencies of the signals, it is possible to display the video signals normally even when the number of vertical scanning lines of the video signals is smaller than the number of pixels in the vertical direction of the liquid crystal panel.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例1における画像表示装置の構成
を示すブロック図
FIG. 1 is a block diagram showing a configuration of an image display device according to a first embodiment of the present invention.

【図2】実施例1における画像表示装置の動作を示すタ
イミング図
FIG. 2 is a timing chart showing the operation of the image display device according to the first embodiment.

【図3】実施例2における画像表示装置の動作を示すタ
イミング図
FIG. 3 is a timing chart showing the operation of the image display device according to the second embodiment.

【図4】従来の画像表示装置の一例の構成を示すブロッ
ク図
FIG. 4 is a block diagram showing a configuration of an example of a conventional image display device.

【図5】従来の画像表示装置の動作を示すタイミング図FIG. 5 is a timing chart showing the operation of the conventional image display device.

【符号の説明】 1 液晶パネル 2 垂直走査駆動回路 3 水平走査駆動回路 4 垂直走査開始信号 5 垂直走査クロック信号 6 水平走査開始信号 7 水平走査クロック信号 11 映像信号処理回路 12 同期分離回路 13 PLL回路 14 駆動信号発生回路 15 映像信号切り換え回路 16 黒レベル信号発生回路 17 駆動制御回路[Description of Reference Signs] 1 liquid crystal panel 2 vertical scan drive circuit 3 horizontal scan drive circuit 4 vertical scan start signal 5 vertical scan clock signal 6 horizontal scan start signal 7 horizontal scan clock signal 11 video signal processing circuit 12 sync separation circuit 13 PLL circuit 14 drive signal generation circuit 15 video signal switching circuit 16 black level signal generation circuit 17 drive control circuit

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 映像信号の水平同期信号に同期して基準
クロック信号を発生する位相同期ループ回路と、各タイ
ミング信号を発生するための駆動信号発生回路と、映像
信号を切り換える映像信号切り換え回路と、映像信号の
垂直同期信号と水平同期信号より前記駆動信号発生回路
と前記映像信号切り換え回路を制御する駆動制御回路を
具備し、垂直方向の映像信号の映像信号期間と非映像信
号期間において、前記駆動制御回路で発生される制御信
号によって、前記駆動信号発生回路が発生する表示画面
の垂直方向の走査を行うための垂直走査クロック信号の
走査周波数、または前記垂直走査クロック信号の走査周
波数と前記駆動信号発生回路が発生する表示画面の水平
方向の走査を行うための水平走査クロック信号の走査周
波数の両方を変化させ、かつ、垂直帰線期間中は前記映
像信号切り換え回路によって映像信号を黒画面を表示す
るレベルの信号に切り換えることを特徴とする画像表示
装置。
1. A phase locked loop circuit for generating a reference clock signal in synchronization with a horizontal synchronizing signal of a video signal, a drive signal generating circuit for generating each timing signal, and a video signal switching circuit for switching the video signal. A drive control circuit for controlling the drive signal generation circuit and the video signal switching circuit according to a vertical sync signal and a horizontal sync signal of a video signal, wherein the drive signal generation circuit and the non-video signal period of the vertical video signal are: The scanning frequency of the vertical scanning clock signal for scanning the display screen in the vertical direction generated by the driving signal generating circuit by the control signal generated by the driving control circuit, or the scanning frequency of the vertical scanning clock signal and the driving Both the scanning frequency of the horizontal scanning clock signal for horizontal scanning of the display screen generated by the signal generating circuit is changed. In addition, during the vertical blanking period, the video signal switching circuit switches the video signal to a signal of a level for displaying a black screen.
JP13645795A 1995-06-02 1995-06-02 Image display device Pending JPH08331486A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13645795A JPH08331486A (en) 1995-06-02 1995-06-02 Image display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13645795A JPH08331486A (en) 1995-06-02 1995-06-02 Image display device

Publications (1)

Publication Number Publication Date
JPH08331486A true JPH08331486A (en) 1996-12-13

Family

ID=15175568

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13645795A Pending JPH08331486A (en) 1995-06-02 1995-06-02 Image display device

Country Status (1)

Country Link
JP (1) JPH08331486A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003036605A1 (en) * 2001-10-23 2003-05-01 Matsushita Electric Industrial Co., Ltd. Liquid crystal display and its driving method
JP2005275358A (en) * 2004-02-27 2005-10-06 Sharp Corp Device and method for video display
JP2005275357A (en) * 2004-02-27 2005-10-06 Sharp Corp Device and method for video display
WO2007058018A1 (en) * 2005-11-16 2007-05-24 Sharp Kabushiki Kaisha Liquid crystal device, and drive method therefor
CN1327403C (en) * 2003-10-17 2007-07-18 Nec液晶技术株式会社 Liquid crystal display device and driving method to be used in same
EP2071556A4 (en) * 2006-09-29 2010-05-26 Sharp Kk Display device

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003036605A1 (en) * 2001-10-23 2003-05-01 Matsushita Electric Industrial Co., Ltd. Liquid crystal display and its driving method
US7098934B2 (en) 2001-10-23 2006-08-29 Matsushita Electric Industrial Co., Ltd. Liquid crystal display and its driving method
CN1327403C (en) * 2003-10-17 2007-07-18 Nec液晶技术株式会社 Liquid crystal display device and driving method to be used in same
JP2005275358A (en) * 2004-02-27 2005-10-06 Sharp Corp Device and method for video display
JP2005275357A (en) * 2004-02-27 2005-10-06 Sharp Corp Device and method for video display
WO2007058018A1 (en) * 2005-11-16 2007-05-24 Sharp Kabushiki Kaisha Liquid crystal device, and drive method therefor
JP4762251B2 (en) * 2005-11-16 2011-08-31 シャープ株式会社 Liquid crystal display device and driving method thereof
EP2071556A4 (en) * 2006-09-29 2010-05-26 Sharp Kk Display device
US8552953B2 (en) 2006-09-29 2013-10-08 Sharp Kabushiki Kaisha Display device
JP5426167B2 (en) * 2006-09-29 2014-02-26 シャープ株式会社 Display device

Similar Documents

Publication Publication Date Title
US5844539A (en) Image display system
US5940061A (en) Liquid-crystal display
EP0718816B1 (en) Image display device
JP2735451B2 (en) Multi-scan type liquid crystal display device
JPH057719B2 (en)
US6128045A (en) Flat-panel display device and display method
JPH11231844A (en) Method and device for image display
JPH08331486A (en) Image display device
JP2000206492A (en) Liquid crystal display
JPH03132789A (en) Image enlarging display device
JPH06149181A (en) Video displaying device
JP2003330423A (en) Liquid crystal display device and its driving control method
JPH08160904A (en) Method and circuit for driving image display
US6292162B1 (en) Driving circuit capable of making a liquid crystal display panel display and expanded picture without special signal processor
JPH0537909A (en) Liquid crystal image display device
KR100226814B1 (en) A method for operation of liquid crystal desplay
JPH04140716A (en) Liquid crystal display device
JP2001154639A (en) Liquid crystal display device and driving method therefor
JPH11327499A (en) Picture display device and its driving method
KR100266164B1 (en) Method for emboding sync of divided picture and apparatus thereof
JPH0627903A (en) Liquid crystal display device
JPH10271419A (en) Liquid crystal display device
JP3109897B2 (en) Matrix display device
JP2000267620A (en) Plane display device
JP2000020009A (en) Clock adjusting circuit, and picture display device using it