KR0145955B1 - 반도체 칩 패키지 검사 장치 - Google Patents

반도체 칩 패키지 검사 장치 Download PDF

Info

Publication number
KR0145955B1
KR0145955B1 KR1019950008339A KR19950008339A KR0145955B1 KR 0145955 B1 KR0145955 B1 KR 0145955B1 KR 1019950008339 A KR1019950008339 A KR 1019950008339A KR 19950008339 A KR19950008339 A KR 19950008339A KR 0145955 B1 KR0145955 B1 KR 0145955B1
Authority
KR
South Korea
Prior art keywords
board
semiconductor chip
chip package
handler
inspection
Prior art date
Application number
KR1019950008339A
Other languages
English (en)
Other versions
KR960038417A (ko
Inventor
전제석
최찬호
조인섭
심원섭
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950008339A priority Critical patent/KR0145955B1/ko
Publication of KR960038417A publication Critical patent/KR960038417A/ko
Application granted granted Critical
Publication of KR0145955B1 publication Critical patent/KR0145955B1/ko

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2896Testing of IC packages; Test features related to IC packages
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2893Handling, conveying or loading, e.g. belts, boats, vacuum fingers

Abstract

본 발명은 반도체 칩 패키지 검사 장치에 관한 것이다. 이 검사 장치는 디유티보드(DUT Board)가 디유티 메인보드(main-board)와 디유티 서브보드(sub-board)로 분리·구성되고, 그 디유티 메인보드가 핸들러에 직접 설치되어 있는 것을 특징으로 한다. 이에 따르면, 디유티 메인보드가 종래 검사 장치에서 사용되던 연결장치없이 핸들러에 직접 결합됨으로 인하여 연결장치에서 발생되던 기생 캐패시턴스의 영향이 없어진다. 그리고, 디유티 보드를 검사기와 핸들러에 전기적으로 연결해주기 위한 필요한 어댑터의 크기를 크게 줄일 수 있기 때문에 지지대가 필요치 않다. 결론적으로, 반도체 칩 패키지에 대한 정확한 검사가 수행될 수 있으며, 설비 가동율을 향상시키고 설비가 차지하는 공간이 감소되고 설비 비용이 감소된다.

Description

반도체 칩 패키지 검사 장치
제1도는 종래 기술에 따른 실시예로써, 반도체 칩 패키지 검사 장치의 측면 개략도.
제2도는 본 발명에 따른 실시예로써, 반도체 칩 패키지 검사 장치의 측면 개략도.
* 도면의 주요부분에 대한 부호의 설명
11 : 검사기 12 : 디유티 서브보드(DUT Sub-board)
13 : 어댑터(adaptor) 14 : 플랫 케이블(flat cable)
15 : 디유티 메인보드(DUT main board)
16 : 소켓(socket) 17 : 핸들러(handler)
18 : 알에프 케이블(RF cable) 19 : 실드 케이블(shield cable)
본 발명은 반도체 칩 패키지 검사 장치에 관한 것으로서, 더욱 상세하게는 디유티(Device Under Test;DUT)보드와 핸들러(Handler)간의 접속 구조가 개선된 반도체 칩 패키지 검사 장치에 관한 것이다.
웨이퍼 공정을 거친 반도체 칩 패키지는 상품화 전(前)단계로 동작 기능의 이상유무를 체크하고, 제품을 양호 및 불량으로 선별학 위한 검사 과정을 거치게 된다. 이 검사 과정에 의해 제품이 양품과 불량품으로 구분되어 처리되기 때문에 이 과정에 사용되는 검사 장치는 신뢰성이 요구된다. 그리고, 다수의 반도체 칩 패키지에 대하여 자동으로 검사가 이루어져야 하기 때문에 검사는 고속으로 이루어지는 것이 일반적이다.
제1도는 종래 기술에 따른 실시예로써, 반도체 칩 패키지 검사 장치의 측면 개략도이다.
제1도를 참조하면, 검사기(1)는 반도체 칩 패키지의 검사에 필요한 전기적 매개변수(parameter)의 값을 반도체 칩 패키지로 입력 또는 그로부터 출력된 값을 받을 수 있는 1개의 중앙처리장치(CPU)를 갖는 장치로서 프로그래밍이 가능하다.
이 검사기는 제1도의 우측 상단에 표시되어 있는 것과 같이 전기적 연결을 위한 3개의 접속 단자들을 가지고 있다. 이 접속 단자들 중에서 2개는 실드 케이블(shield cable;19)에 의해 어댑터(2)에 접속되고, 나머지 접속 단자는 알에프 케이블(Radio Frequency cable;7)에 의해 반도체 칩 패키지의 특성을 측정할 수 있도록 검사기(1)의 구조에 적합하게 설계된 디유티 보드(3)에 접속된다. 어댑터(2)는 검사기(1)의 검사 신호를 디유티 보드(3)에 연결하기 위한 것으로 고정 지지대(8)에 의해 고정·지지된다.
디유티 보드(3)에는 반도체 칩 패키지가 삽입되는 소켓보드(4)가 결합되어 있다. 핸들러(6)는 다수의 반도체 칩 패키지에 대한 연속적인 검사가 가능하도록 자동으로 교체하여 주며, 검사기(1)의 프로그램에 의한 검사 결과에 따라서 반도체 칩 패키지를 양품과 불량품으로 분류한다. 핸들러(6)는 반도체 칩 패키지를 소켓보드(4)에 연결시키는 연결장치(5)를 포함한다.
이와 같은 구성을 갖는 반도체 칩 패키지 검사 장치를 이용하여 검사 과정에서는 다음과 같은 문제점들이 발생된다.
첫째, 알에프 집적회로의 특성을 측정할 때, 소켓보드(4) 및 반도체 칩 패키지와 핸들러(6)를 연결시키는 연결장치(5)의 기생 캐패시턴스(Capacitance)의 영향으로 반도체 칩 패키지에 입력되는 매개변수 값들이 변하거나 출력되는 매개변수 값들의 오차가 발생하게 된다. 따라서, 정확한 검사 결과를 얻을 수 없다. 또한, 이러한 기생 캐패시턴스로 인하여 반도체 칩 패키지의 자동검사를 위한 셋업(set-up)은 전문가를 기준으로 하여 1일 이상이 소요된다. 여기서 셋업이란 반도체 칩 패키지의 자동검사에 필요한 일련의 행위를 의미한다.
둘째, 연속적인 반도체 칩 패키지의 자동검사에서 패키지와 핸들러를 연결시키는 연결장치(5)가 마모 또는 파손되는 일이 빈번하게 발생되어 잦은 검사 중단(Down)을 일으킴으로서 검사장치의 가동률 및 생산성이 저하된다.
셋째, 연속적으로 반도체 칩 패키지를 자동 검사할 때, 과중한 어댑터(약 5㎏)를 지지하는 별도의 고정 지지대가 필요하며 설비투자 비용이 증가된다.(고정대의 소요비용은 대당 약 3,000,000원 정도)
넷째, 과중한 어댑터(2)의 무게로 인하여 소켓보드(4)에 삽입되는 핀이 휘거나 부러지는 등의 불안 요소를 내포하고 있다.
본 발명의 목적은 반도체 칩 패키지의 검사장치에 있어서, 기생 캐패시턴스의 영향을 감소시키고 소켓보드 및 핸들러를 연결시키는 장치의 마모 또는 파손으로 인한 저수율 및 장시간의 셋업 지연을 방지하며, 과중한 어댑터를 고정·지지하기 위한 고정 지지대의 사용을 배제하여 설비 구축에 필요한 공간을 줄임과 동시에 비용 절감을 할 수 있는 반도체 칩 패키지 검사장치를 제공하는데 있다.
상기 목적을 달성하기 위하여, 검사기와 디유티 보드를 탑재한 어댑터 및 핸들러를 포함하는 반도체 칩 패키지 검사 장치에 있어서, 상기 디유티 보드를 디유티 메인보드(main-board)와 디유티 서브보드(sub-board)로 분리하여 상기 디유티 서브보드는 상기 어댑터측에, 상기 디유티 메인보드는 핸들러측에 설치하고, 상기 디유티 메인보드와 상기 디유티 서브보드를 케이블로 연결한 것을 특징으로 하는 반도체 칩 패키지 검사 장치를 제공하는 데에 있다.
이하, 첨부 도면을 참조하여 본 발명을 보다 상세하게 설명하고자 한다.
제2도는 본 발명에 따른 실시예로써, 반도체 칩 패키지 검사 장치의 측면 개략도이다.
제2도를 참조하는 본 발명에 따른 실시예에서는 디유티 보드가 반도체 칩 패키지 검사용 회로와 소자를 탑재한 디유티 메인보드(15)와 검사에 필요한 입·출력 배선을 연결한 디유티 서브보드(12)로 이원화되어 있다.
검사기(11)의 우측 상단에 있는 3개의 접속단자중의 2개는 실드 케이블(19)에 의해 어댑터(13)에 접속되고, 접속단자 중의 나머지 단자는 알에프 케이블(18)에 의해 반도체 칩 패키지 검사용 회로와 소자를 탑재한 디유티 메인보드(15)에 접속된다.
어댑터(13)에는 검사에 필요한 입·출력 배선이 형성된 디유티 서브보드(12)가 결합디고, 그 디유티 서브보드(12)는 플랫 케이블(flat cable;14)에 의해 디유티 메인보드(15)와 접속된다. 디유티 메인보드(15)는 자동검사 소켓(16)을 포함하는 핸들러(17)에 직접 고정된다.
이상과 같은 본 발명에 의한 반도체 칩 패키지 검사장치에 따르면, 디유티 보드가 디유티 메인보드와 디유티 서브보드로 분리되고 디유티 메인보드가 자동검사 소켓이 설치된 핸들러에 직접 고정되기 때문에 종래 검사장치와 같이 소켓보드와 반도체 칩 패키지 및 핸들러를 연결시켜주는 연결장치가 필요 없다. 이것은 반도체 칩 패키지를 검사할 때 연결장치가 가지고 있는 기생 캐패시턴스로 인한 영향이 없어짐을 의미한다. 이에 따라, 반도체 칩 패키지를 검사할 때 입력 또는 출력되는 매개변수 값들이 영향을 받지 않아 반도체 칩 패키지의 고유 특성에 대한 보다 정확한 검사가 수행될 수 있다. 따라서, 불량품 중에 양품이 포함되어 있는 비율인 굿 레이트(good rate;양품수/총불량품수×100)가 낮아진다. 또한, 셋업에 있어서도 연결장치의 기생 캐패시턴스를 고려하지 않아도 되기 때문에 약 20분 정도의 소요시간이면 셋업을 완료할 수 있다.
한편, 디유티 보드를 기능별로 분리하여 디유티 메인보드와 디유티 서브보드로 분리한 구조이기 때문에 디유티 메인보드의 크기는 종래에 비해 크게 줄어든다. 따라서, 어댑터를 고정하고 지지하는 별도의 지지대가 필요없기 때문에, 설비가 차지하는 공간이 감소하고 설비 비용이 절감된다. 또한, 과중한 어댑터 무게로 발생되던 소켓보드에 삽입되는 핀의 손상을 방지할 수 있다.

Claims (1)

  1. 검사기와 디유티 보드를 탑재한 어댑터 및 핸들러를 포함하는 반도체 칩 패키지 검사 장치에 있어서, 상기 디유티 보드를 디유티 메인보드와 디유티 서브보드로 분리하여 상기 디유티 서브보드는 상기 어댑터측에, 상기 디유티 메인보드는 핸들러측에 설치하고, 상기 디유티 메인보드와 상기 디유티 서브보드를 케이블로 연결한 것을 특징으로 하는 반도체 칩 패키지 검사 장치.
KR1019950008339A 1995-04-11 1995-04-11 반도체 칩 패키지 검사 장치 KR0145955B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950008339A KR0145955B1 (ko) 1995-04-11 1995-04-11 반도체 칩 패키지 검사 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950008339A KR0145955B1 (ko) 1995-04-11 1995-04-11 반도체 칩 패키지 검사 장치

Publications (2)

Publication Number Publication Date
KR960038417A KR960038417A (ko) 1996-11-21
KR0145955B1 true KR0145955B1 (ko) 1998-12-01

Family

ID=19411879

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950008339A KR0145955B1 (ko) 1995-04-11 1995-04-11 반도체 칩 패키지 검사 장치

Country Status (1)

Country Link
KR (1) KR0145955B1 (ko)

Also Published As

Publication number Publication date
KR960038417A (ko) 1996-11-21

Similar Documents

Publication Publication Date Title
US6396296B1 (en) Method and apparatus for electrical characterization of an integrated circuit package using a vertical probe station
US5001422A (en) VLSI tester backplane
KR20020038597A (ko) 반도체 병렬 테스터
GB2293887A (en) Calibration board for an electronic circuit tester
CA2488832C (en) Multi-socket board for open/short tester
US7288949B2 (en) Semiconductor test interface
US5550466A (en) Hinged conduit for routing cables in an electronic circuit tester
KR100791050B1 (ko) 핀 드라이버를 구비한 연성회로기판의 검사 시스템 및 검사방법
KR0145955B1 (ko) 반도체 칩 패키지 검사 장치
JP3730340B2 (ja) 半導体試験装置
JPS62269075A (ja) プリント基板検査装置
JPH0669296A (ja) 試験装置
CN100437132C (zh) 老化测试的方法和老化测试的测量程序
JPS63114228A (ja) プローブ装置
KR100391822B1 (ko) 컴퓨터 마더 보드를 이용한 반도체 패키지의 테스트 장치
KR102520860B1 (ko) 열변형 개선 스티프너 프로브 카드
KR950008420Y1 (ko) 소켓어댑터의 인터페이스 장치
KR950009876Y1 (ko) 반도체 테스트 장비의 테스트 보드장치
KR930000209B1 (ko) 회로판내의 고장 검사장치
JPH03195974A (ja) プローブカード
JPS63211642A (ja) 半導体試験装置
KR0151836B1 (ko) 웨이퍼 레벨 번인 및 테스트 방법
JPH0720193A (ja) Dutボード
KR19990026070A (ko) 반도체 패키지 테스트용 핀 타입 콘택터 구조
KR19980016821A (ko) 테스트 로드 보드

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100429

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee