KR0145147B1 - 노광기의 광 차단수단 - Google Patents

노광기의 광 차단수단

Info

Publication number
KR0145147B1
KR0145147B1 KR1019940026970A KR19940026970A KR0145147B1 KR 0145147 B1 KR0145147 B1 KR 0145147B1 KR 1019940026970 A KR1019940026970 A KR 1019940026970A KR 19940026970 A KR19940026970 A KR 19940026970A KR 0145147 B1 KR0145147 B1 KR 0145147B1
Authority
KR
South Korea
Prior art keywords
light blocking
blocking means
blade
blades
wafer
Prior art date
Application number
KR1019940026970A
Other languages
English (en)
Other versions
KR960015704A (ko
Inventor
조찬섭
장환수
길명군
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019940026970A priority Critical patent/KR0145147B1/ko
Priority to GB9521275A priority patent/GB2294332B/en
Priority to US08/546,035 priority patent/US5675402A/en
Priority to CN95119186A priority patent/CN1083116C/zh
Publication of KR960015704A publication Critical patent/KR960015704A/ko
Application granted granted Critical
Publication of KR0145147B1 publication Critical patent/KR0145147B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70058—Mask illumination systems

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명은 반도체 소자 제조용 노광기(stepper)의 광 차단수단에 관한 것으로, 반도체 소자 제조공정 중 웨이퍼의 노광공정에 사용되는 노광기에서 2개 이상의 불래이드로 구성되는 광 차단수단의 상부 또는 하부에 다른 하나의 블래이드가 설치된 노강기의 광 차단수단에 관한 것이다.

Description

노광기의 광 차단수단
제 1 도는 반도체 소자 제조용 노광기의 일반적인 구성도.
제 2 도는 노광공정으로 패턴이 형성된 웨이퍼 평면도.
제 3a 도는 종래 노광기의 광 차단수단을 도시한 평면도.
제 3b 도는 제 3a 도의 광 차단수단을 사용하는 상태를 도시한 도면.
제 4a 도는 본 발명에 의한 노광기의 광 차단수단을 도시한 평면도.
제 4b 도는 제 4a 도의 광 차단수단을 사용하는 상태를 도시한 도면.
*도면의 주요부분에 대한 부호의 설명
1: 램프 2: 레티클
3: 렌즈 4: 레벨링 스페이지
5: Z 스테이지 6: X-Y스테이지
10,100: 광 차단수단 11: 블래이드 동작 시스템
10A 내지 10D, 100A 내지 100E: 블래이드
20: 웨이퍼 21: 패턴
21A 내지 21J: 다이 22: EBR 갭
본 발명은 반도체 소자 제조용 노광기(steper)의 광 차단수단에 관한 것으로, 특히 광 차단수단을 이중구조로 제작하여 웨이퍼의 가장자리 부분의 네트-다이(net-die)수를 증가 시킬 수 있는 반도체 소자 제조용 노광기의 광 차단수단에 관한 것이다.
일반적으로, 반도체 소자 제조공정중 노광기를 이용하여 웨이퍼를 노광할 때, 노광기는 레티클(reticle)에 제작된 패턴을 한번에 하나씩 반복 공정으로 웨이퍼상에 형성한다. 이때 노광기에 장착된 광 차단수단은 일정부분을 개방 및 차단시키는 역할을 한다. 개방 영역(open area)을 통하여 노광된 웨이퍼 위에는 레티클에 형성된 패턴이 1/5로 축소되어 패턴화된다.
노광기의 일반적인 구성을 개략적으로 제 1도에서 도시하고 있는데, 일반적인 노광기의 구성은 상부에 광원으로 램프(1)가 설치되고, 그 하부로부터 일정간격이되게 다수의 블래이드(blade)로 구성되는 광 차단수단(10, 100)이 설치된다. 이 광 차단수단(10, 100)은 블래이드 동작 시스템(11)으로 부터의 데이터에 따라 다수의 블래이드 각각이 자동적으로 이동하여 원하는 위치를 개방시킨다. 광 차단수단(10, 100)의 하부에는 소정의 패턴이 제작된 레티클(2)이 위치된다. 그리고 레티클(2)의 하부에는 렌즈(3)가 위치되며, 이 렌즈(3)의 하부로부터 일정간격이 되게 스테이지(stage)가 설치되는데, 이 스테이지는 웨이퍼(20)의 기울기 정도를 조절하는 레벨링 스테이지(4)와 상ㆍ하 운동을 하는 Z스테이지(5)와 수평운동을 하는 X-Y스테이지(6)로 구성된다.
제 2도는 노광공정으로 소정의 패턴이 형성된 웨이퍼의 평면도로서, 웨이퍼(20)상의 다수의 패턴(21)은 노광기로 레티클에 제작된 패턴을 한번에 하나씩 반복 공정을 실시하여 형성된다. 웨이퍼(20)의 가장자리 부분을 따라 점선으로 표시한 부분은 EBR 갭(Edge Bead Removal gap, 22)이다. EBR 갭(22)은 반도체 제조공정중 토폴러지(topology) 평탄화를 위해 SOG를 사용할 때 웨이퍼(20)의 가장자리부분의 SOG를 제거하기위한 부분이다.
SOG공정은 토폴러지 평탄화를 위해 매우 유용한 공정으로 반도체 제조공정에 많이 적용하고 있다. 웨이퍼의 가장자리부분의 SOG를 제거하기 위해 EBR 공정이 이루어지는데, 이때 웨이퍼의 가장자리부분에 패턴이 형성되어 있을 경우 EBR 공정시 패턴 아래로 공격 (attack)을 받아 소자에 영향을 미친다. 따라서 SOG 전 단계의 포토마스크(photomask)공정에서는 웨이퍼의 가장자리부분을 노광하지 않는다.
이 경우 종래 광 차단수단을 사용할 경우 네트-다이의 감소를 초래하게되는데, 이를 제 3a 도 및 제 3b 도를 참조하여 설명하면 다음과 같다.
제 3a 도는 종래 노광기의 광 차단수단을 도시한 평면도로서, 광 차단수단(10)은 제 1 내지 4 블래이드(10A, 10B, 10C 및 10D)로 구성되는데, X축을 기준으로 서로 대향되게 2개의 블래이드(10A 및 10B)와, Y축을 기준으로 서로 대향되게 2개의 블래이드(10C 및 10D)로 구성되며, 이 각각의 블래이드(10A 내지 10D)는 전ㆍ후ㆍ좌ㆍ우의 이동이 가능하고, 이웃하는 블래이드간에는 중첩될 수 있다. 실시예로 도시하지는 않았지만 2개의 블래이드(ㄱ형과 ㄴ형)로 광 차단수단을 구성한 것도 있다.
종래 광 차단수단(10)을 사용하여 노광공정을 실시할 경우 제 2도에 도시된 웨이퍼(20)의 EBR 갭(22) 안쪽의 패턴(21)형성에는 문제가 발생되지 않으나 EBR 갭(22)에 걸쳐서 형성되는 패턴(21)에는 다소의 문제가 발생되는데, 이를 제 3b도를 참조하여 설명하면 다음과 같다.
하나의 패턴(21)은 다수의 다이로 이루어지는데, 예로써, 제 3b 도에는 제 1내지 10번 다이(21A 내지 21J)로 하나의 패턴(21)이 이루어진다. 제 2 및 4번 다이(21B 및 21D)가 EBR 갭(22)에 걸쳐져 있어 후공정인 EBR 공정시 패턴 아래로 공격(attack)을 받아 소자에 영향을 미치는 관계로 이 부분의 다이 (21B 및 21D)는 노광하지 않아야 한다. 이 부분(21B 및 21D)을 블래이드로 가려주기 위하여 제 2 블래이드(10B) 또는 제 3 블래이드(10C)를 이동시켜야 한다. 제 2 블래이드(10B)를 이동할 경우 제 6, 8 및 10번 다이(21F, 21H 및 21J)도 가려지게 되어 그만큼 전체적으로 네트-다이 수가 감소하게 되며, 또한, 제 3 블래이드(10C)를 이동할 경우 제 1 및 3번 다이921A 및 21C)도 가려지게 되어 그만큼 네트-다이 수가 감소하게 된다. 즉, EBR 갭(22)에 걸쳐져 있는 제 2 및 4번 다이(21B 및 21D)만을 선택적으로 가려줄 수가 없어 결국 네트-다이의 감소를 초래하게 된다.
따라서, 본 발명은 광 차단수단을 이중구조로 제작하여 웨이퍼의 가장자리부분의 네트-다이 수를 증가 시킬 수 있는 반도체 소자 제조용 노광기의 광 차단수단을 제공함에 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명은 반도체 소자 제조공정중 웨이퍼의 노광공정에 사용되는 노광기에서 2개 이상의 블래이드로 구성되는 광 차단수단이 있어서, 상기 2개 이상의 블래이드중 어느 하나의 블래이드의 상부 또는 하부에 다른 하나의 블래이드가 설치된 것을 특징으로 한다.
이하, 본 발명을 전술한 제 1도 및 제 2도를 다시 참조하면서, 본 발명의 요부인 노광기의 광 차단수단을 도시한 제 4a 도 및 이를 사용하는 상태를 도시한 제 4b 도를 참조하여 상세히 설명하기로 한다.
제 4a도는 본 발명에 의한 노광기의 광 차단수단을 도시한 평명도로서, 광 차단수단(100)은 제 1 내지 4 블래이드(100A, 100B, 100C 및 100D)와 제 5 블래이드(100E)의 이중구조로 구성된다. 제 1 내지 4 블래이드(100A, 100B, 100C 및 100D)는 기존의 광 차단수단(10)과 동일한 구성으로, X축을 기준으로 서로 대향되게 2개의 블래이드(100A 및 100B)와, Y축을 기준으로 서로 대향되게 2개의 블래이드(100C 및 100D)로 구성되며, 이 각각의 블래이드(100A 내지 100D)는 전ㆍ후ㆍ좌ㆍ우의 이동이 가능하고, 이웃하는 블래이드간에는 중첩될 수 있다. 제 5 블래이드(100E)는 제 1 내지 4 블래이드(100A, 100B, 100C 및 100D)중 어느 하나의 상부 또는 하부의 소정위치에 설치되는데, 이 또한 전ㆍ후ㆍ좌ㆍ후의 이동이 가능하며, 크기는 레티클(2)상의 패턴 크기보다 크게 제작된다.
그리고, 기존의 광 차단수단으로 2개의 블래이드(ㄱ형과 ㄴ형) 또는 다른 형태로 된 다수의 블래이드를 갖는 경우에도 이들 블래이드 중 어느 하나의 상부 또는 하부의 소정위치에 하나의 블래이드를 설치하여 이중 구조의 본 발명에 의한 광 차단수단을 구성할 수 있다.
본 발명의 광 차단수단(10)을 사용하여 노광공정을 실시할 경우 제 2 도에 도시된 웨이퍼(20)의 EBR 갭(22)안쪽의 패턴(21)형성은 물론 전술한 종래의 문제인 EBR 갭(22)에 걸쳐져 형성되는 패턴(21)형성도 용이하게 형성할 수 있다. 이를 제 4b도를 참조하여 설명하면 다음과 같다.
하나의 패턴(21)은 다수의 다이로 이루어지는데, 예로써, 제 4b 도에는 제 1 내지 10번 다이(21A 내지 21J)로 하나의 패턴(21)이 이루어진다. 제2 및 4번 다이(21B 및 21D)가 EBR 갭(22)에 걸쳐져 있어 후공정인 EBR공정시 패턴 아래로 공격(attack)을 받아 소자에 영향을 미치는 관계로 이 부분의 다이(21B 및 21D)는 노광하지 않아야 한다. 이 부분(21B 및 21D)을 블래이드로 가려주기 위하여 제 2 블래이드(100B) 또는 제 3 블래이드(100C)를 이동시키지 않고 그대로 둔 상태에서 제 5 블래이드(100E)를 이동시켜 제 2 및 4번 다이(21B 및 21D)만을 선택적으로 가려준다. 이로인하여 종래와 같이 제 2 블래이드(10B)를 이동할 경우 제 6, 8 및 10번 다이(21F, 21H 및 21J)가 가려지게 되고, 또한, 제 3 블래이드(10C)를 이동할 경우 제 1 및 3번 다이(21A 및 21C)가 가려지게 되는 것을 방지하여 그만큼 네트-다이수를 증가시킬 수 있다.
즉, 제 5 블래이드(100E)의 동작은 패턴(21)을 이루는 다이중 일부가 EBR 갭(22)에 걸쳐질 경우 이 걸쳐진 다이에 대한 좌표값을 제 1 도에 도시된 블래이드 동작 시스템(11)으로부터의 명령에 따라 그 부분만이 가려지게 자동으로 이동하게 된다.
상술한 바와같이 본 발명은 노광기의 광 차단수단을 이중구조로 하여 웨이퍼의 가장자리부분에서 노광공정을 진행할 때 EBR 갭에 걸쳐진 다이만을 선택적으로 가려주어 전체적으로 네트-다이 수를 증가시킬 수 있어 웨이퍼를 효율적으로 사용할 수 있다.

Claims (4)

  1. 반도체 소자 제조공정 중 웨이퍼의 노광공정에 사용되는 노광기에서 2개 이상의 블래이드로 구성되는 광 차단수단에 있어서, 상기 2개 이상의 블래이드 중 어느 하나의 블래이등의 상부에 다른 블래이드가 설치된 것을 특징으로 하는 노광기의 광 차단수단.
  2. 제 1 항에 있어서, 상기 다른 블래이드는 상기 2개 이상의 블래이드중 어느 블래이드의 하부에 설치된 것을 포함하는 노광기의 광 차단수단.
  3. 제 1 또는 2 항에 있어서, 상기 다른 블래이드는 블래이드 동작 시스템으로부터의 명령에 따라 전ㆍ후ㆍ좌ㆍ우로 이동되는 것을 특징으로 하는 노광기의 광 차단수단.
  4. 제 1 또는 2 항에 있어서, 상기 다른 블래이드는 레티클에 제작된 패턴의 크기보다 큰 것을 특징으로 하는 노광기의 광 차단수단.
KR1019940026970A 1994-10-21 1994-10-21 노광기의 광 차단수단 KR0145147B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019940026970A KR0145147B1 (ko) 1994-10-21 1994-10-21 노광기의 광 차단수단
GB9521275A GB2294332B (en) 1994-10-21 1995-10-18 Light control means in a stepper
US08/546,035 US5675402A (en) 1994-10-21 1995-10-20 Stepper light control using movable blades
CN95119186A CN1083116C (zh) 1994-10-21 1995-10-21 分步曝光机的光控制装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940026970A KR0145147B1 (ko) 1994-10-21 1994-10-21 노광기의 광 차단수단

Publications (2)

Publication Number Publication Date
KR960015704A KR960015704A (ko) 1996-05-22
KR0145147B1 true KR0145147B1 (ko) 1998-08-17

Family

ID=19395594

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940026970A KR0145147B1 (ko) 1994-10-21 1994-10-21 노광기의 광 차단수단

Country Status (4)

Country Link
US (1) US5675402A (ko)
KR (1) KR0145147B1 (ko)
CN (1) CN1083116C (ko)
GB (1) GB2294332B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100197885B1 (ko) * 1996-12-23 1999-06-15 윤종용 노광설비의 기준마크 보호장치
AU9124298A (en) 1997-08-28 1999-03-16 Mems Optical, Inc. System for controlling light including a micromachined foucault shutter ar ray and a method of manufacturing the same
US6094965A (en) 1998-05-29 2000-08-01 Vlsi Technology, Inc. Semiconductor calibration structures and calibration wafers for ascertaining layer alignment during processing and calibrating multiple semiconductor wafer coating systems
US6215578B1 (en) * 1998-09-17 2001-04-10 Vanguard International Semiconductor Corporation Electronically switchable off-axis illumination blade for stepper illumination system
KR100455673B1 (ko) * 2000-12-04 2004-11-08 주식회사 만도 차량 동력조향 시스템의 제어방법
US20050064683A1 (en) * 2003-09-19 2005-03-24 Farnworth Warren M. Method and apparatus for supporting wafers for die singulation and subsequent handling
US20050064679A1 (en) * 2003-09-19 2005-03-24 Farnworth Warren M. Consolidatable composite materials, articles of manufacture formed therefrom, and fabrication methods
US7713841B2 (en) * 2003-09-19 2010-05-11 Micron Technology, Inc. Methods for thinning semiconductor substrates that employ support structures formed on the substrates
US7244665B2 (en) * 2004-04-29 2007-07-17 Micron Technology, Inc. Wafer edge ring structures and methods of formation
US7547978B2 (en) * 2004-06-14 2009-06-16 Micron Technology, Inc. Underfill and encapsulation of semiconductor assemblies with materials having differing properties
US7235431B2 (en) 2004-09-02 2007-06-26 Micron Technology, Inc. Methods for packaging a plurality of semiconductor dice using a flowable dielectric material
JP2007310007A (ja) * 2006-05-16 2007-11-29 Nsk Ltd 露光装置
US7923298B2 (en) * 2007-09-07 2011-04-12 Micron Technology, Inc. Imager die package and methods of packaging an imager die on a temporary carrier
JP2010206175A (ja) * 2009-02-06 2010-09-16 Seiko Instruments Inc 半導体装置の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4702592A (en) * 1986-06-30 1987-10-27 Itt Corporation Reticle assembly, system, and method for using the same
JP2965651B2 (ja) * 1990-09-26 1999-10-18 キヤノン株式会社 露光装置
JPH05251302A (ja) * 1992-03-05 1993-09-28 Nec Kyushu Ltd 縮小投影露光装置

Also Published As

Publication number Publication date
GB2294332A (en) 1996-04-24
KR960015704A (ko) 1996-05-22
GB9521275D0 (en) 1995-12-20
CN1083116C (zh) 2002-04-17
CN1150260A (zh) 1997-05-21
US5675402A (en) 1997-10-07
GB2294332B (en) 1997-11-12

Similar Documents

Publication Publication Date Title
KR0145147B1 (ko) 노광기의 광 차단수단
US7179584B2 (en) Exposure method and device for forming patterns on printed wiring board
US6130012A (en) Ion beam milling to generate custom reticles
KR960010026B1 (ko) 마스크가 사용되고 위상전이를 이용하는 패턴 노광 방법
US6413683B1 (en) Method for incorporating sub resolution assist features in a photomask layout
WO2002086962A1 (en) Method and apparatus for improving resolution of objects in a semiconductor wafer
US5557110A (en) Aperture for use in electron beam system for pattern writing
US6627392B2 (en) Method of transferring a pattern of high structure density by multiple exposure of less dense partial patterns
CN1045665C (zh) 用于半导体器件中的曝光掩模
JP2002043214A (ja) 走査型露光方法
CN1115417A (zh) 相移掩模
CN112255896B (zh) 多重图形热点优化方法
JPH06168869A (ja) 電子線描画方法及びその装置
JP2004086097A (ja) 半導体装置用フォトマスク及びフォトマスクを用いた半導体装置の製造方法
JPH01293616A (ja) 半導体集積回路の製造方法
KR100330967B1 (ko) 반도체 장치의 제조 공정을 위한 블라인드 시스템
JP2878551B2 (ja) 露光方法
KR100422267B1 (ko) 그래픽처리장치
JPH07283106A (ja) 露光装置及び露光方法
JPS61283125A (ja) 半導体装置の製造方法及びそれに使用する露光用フオトマスク
KR100303799B1 (ko) 반도체소자용마스크패턴
JP2871617B2 (ja) 電子線露光方法
JP2001215685A (ja) レチクルパターンの作成方法及びその作成装置
CN1184665C (zh) 接触孔洞光刻的辅助设计方法
CN1185550C (zh) 多重曝光方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090406

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee