KR0144497B1 - 신호선 구동회로의 충전 및 방전 보조 장치 - Google Patents
신호선 구동회로의 충전 및 방전 보조 장치Info
- Publication number
- KR0144497B1 KR0144497B1 KR1019940040574A KR19940040574A KR0144497B1 KR 0144497 B1 KR0144497 B1 KR 0144497B1 KR 1019940040574 A KR1019940040574 A KR 1019940040574A KR 19940040574 A KR19940040574 A KR 19940040574A KR 0144497 B1 KR0144497 B1 KR 0144497B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- output terminal
- signal line
- line driver
- driver circuit
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/22—Control and timing of internal memory operations
- G11C2207/2272—Latency related aspects
Landscapes
- Static Random-Access Memory (AREA)
- Dram (AREA)
Abstract
본 발명은 반도체 메모리 소자에 있어서 신호선 구동회로의 충전 및 방전 보조장치에 관한 것으로, 신호선 구동회로의 출력단이 큰 저항과 커패시터를 가지고 있는 경우에 충전 및 방전의 속도를 빠르게 할 수 있도록 회로를 구현함으로써, 상기 출력단자의 신호전달속도를 향상시킨 신호선 구동회로의 충전 및 방전 보조 장치에 관한 것이다.
Description
제1도는 종래의 신호선 구동회로를 도시한 회로도.
제2도는 본 발명의 제1실시예에 따른 신호선 구동회로 및 방전 보조장치의 회로도.
제3도는 본 발명의 제2실시예에 따른 신호선 구동회로 및 충전 보조 장치의 회로도.
제4도는 본 발명에 사용된 신호 지연 회로의 제2실시예를 도시한 회로도.
제5도는 본 발명의 제3실시예에 따른 컬럼 디코더 및 충전 및 방전 보조 장치의 개념도.
*도면의 주요부분에 대한 부호의 설명
101:신호선 내부의 저항 및 커패시터 102:지연회로도
103:충전 및 방전 보조장치부 104:셀 어레이부
105:컬럼 디코더부
본 발명은 반도체 메모리 소자에서 신호선 구동회로의 충전 및 방전 보조장치에 관한 것으로, 특히 상기 신호선 구동회로의 출력단이 큰 저항과 커패시터(capacitor)를 가지고 있는 경우에 충전 및 방전의 속도를 빠르게 할 수 있도록 구현함으로써, 출력단자의 신호전달속도를 향상시킨 신호선 구동회로의 충전 및 방전 보조 장치에 관한 것이다.
본 발명의 신호선 구동회로의 충전 및 방전 보조 장치는 워드라인(Word line) 구동회로나 컬럼 디코더(Column decoder)의 출력신호 또는 저항이 큰 데이타 전송회로에 사용할 수 있다.
제1도는 종래의 신호선 구동회로를 도시한 회로도로서, 신호선을 구동시키기 위한 신호전달회로와, 상기 신호전달회로에 의해 구동되는 상기 신호선의 내부에 존재하는 저항 및 커패시터 성분으로 구성되어 있다.
상기 신호전달회로는 전원전위(Vcc) 및 노드(N2) 사이에 접속된 PMOS트랜지스터(Q1)와, 상기 노드(N2) 및 접지전위(Vss) 사이에 접속된 NMOS트랜지스터(Q2)와, 상기 PMOS트랜지스터(Q1)와, 상기 PMOS트랜지스터(Q1) 및 상기 NMOS트랜지스터(Q2)의 게이트가 공통으로 신호를 입력하는 입력단자(N1)에 연결되어 있고, 상기 신호선(N2)의 내부에 존재하는 저항 및 커패시터 성분의 구조는 노드(N2) 및 노드(N3) 사이에 접속된 저항(R1)과, 상기 노드(N3)및 접지전위(Vss) 사이에 접속된 커패시터(C1)로 구성된다.
상기 신호전달회로는 상기 입력단자(in)로 부터의 신호의 크기에 따라 상기 신호선(N2)으로 데이타를 전달하게 된다. 상기 입력단자(in)로 부터 '하이'의 신호가 들어오면 상기 풀-다운 트랜지스터(Q2)가 동작하여 상기 신호선(N2)의 전위를 접지전위(Vss)로 만들고, 상기 입력단자(in)로 '로우'의 신호가 들어오게되면 상기 풀-업 트랜지스터(Q1)가 동작을 하여 전원전위(Vcc)를 상기 신호선(N2)에 공급하게 된다.
이때 상기 신호선(N2)의 내부에 존재하게 되는 상기 저항(R1) 및 커패시터(C1) 성분중 어느 한쪽이 크게 되면 상기 신호선(N2)으로 신호를 전달하는데 지연시간이 걸리게 되고 그리고 신호의 라이징 타임(rising time)과 폴링 타임(falling time)이 증가되는 문제점이 생기게 된다.
그리고 상기의 신호전달회로와 같이 CMOS 소자를 신호선 구동장치로 이용하는 경우에는, 일반적으로 전원전위로 충전되어 있는 출력단을 접지전위로 방전할때는 상기 출력단의 전위가 높으면 방전속도가 빠르지만 차츰 출력단의 전위가 낮아지면서 상기 출력단의 전위가 감소하는비율은 감소하게 된다.
상기와 같은 종래의 출력단을 반도체 기억소자의 컬럼 디코더의 출력신호라고 하는 경우에는 상기 신호선들이 서로 중첩됨이 없이 동작할 것이 요구되는데, 이를 만족 하기 위해서 상기 종래의 회로에서는 긴 저항으로 인하여 방전속도가 느린 경우에 있어서는 신호선의 중첩을 방지하기 위하여 동작속도를 느리게 하는 방식을 사용하였다. 이럴 경우 동작속도가 지연되는 문제점이 발생하게 된다.
따라서, 본 발명의 목적은 신호선 구동회로의 출력단이 큰 저항 및 커패시터를 가지고 있는 경우에 방전의 속도를 빠르게 할 수 있도록 회로를 구현함으로써, 출력단자의 신호전달속도를 향상시킨 신호선 구동회로의 방전 보조 장치를 제공하는데 그 목적이 있다.
본 발명의 다른 목적은 신호선 구동회로의 출력단이 큰 저항 및 커패시터를 가지고 있는 경우에 충전의 속도를 빠르게 할 수 있도록 회로를 구현함으로써, 출력단자의 신호전달속도를 향상시킨 신호선 구동회로의 충전 보조 장치를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여, 본 발명의 신호선 구동회로의 충전 및 방전 보조 장치는 전원전위(Vcc)를 구동하는 경우는 동작의 초기에는 빠르게 전위가 변하고, 전위가 상승하는 속도가 점차로 감소하는 특성을 이용하여 출력단이 방전 동작을 하는 경우에는 방전속도를 빠르게 하고, 상기 출력단이 충전 동작을 하는 경우에는 충전속도를 빠르게 하도록 회로를 구현하였다.
이하, 본 발명을 첨부한 도면을 참조하여 더 상세히 설명하기로 한다.
제2도는 본 발명의 제1실시예에 따른 신호선 구동회로 및 방전 보조장치의 회로도로서, 외부로 부터 신호를 입력하는 입력단자(in)와, 상기 입력단자로 부터의 신호를 반전하여 신호선으로 전달하는 신호전달회로와, 상기 신호선에 실린 데이타를 출력하는 출력단자와, 상기 출력단자의 신호선 내부에 존재하는 저항성분(101)과, 상기 출력단자의 전위가 충전 또는 방전할 경우 충전 및 방전의 동작을 하기 위한 방전 보조 장치부(103)를 구비한다.
상기 신호전달회로 및 상기 신호전달회로의 출력단자의 출력단자에 연결된 신호선 내부에 존재하는 저항성분은 그 구성과 동작에 있어서 종래의 기술과 동일하다.
단지, 본 발명의 신호선 구동회로는 상기 신호전달회로의 출력노드(N5) 및 상기 저항성분(101)의 입력노드(N6) 사이에 인버터(G1)가 추가로 접속되었다.
상기 방전 보조 장치부(103)는 노드(N7) 및 노드(N9) 사이에 직렬접속된 인버터(G2,G3)와, 상기 노드(N11) 사이에 접속되며 게이트가 상기 노드(N7)에 연결된 PMOS트랜지스터(Q5)와, 상기 노드(N7) 및 접지전위(Vss) 사이에 접속되며 게이트가 상기 노드(N11)에 연결된 NMOS트랜지스터(Q6)와, 상기 노드(N11) 및 접지전위(Vss)사이에 접속되며 게이트가 상기 노드(N10)에 연결된 NMOS트랜지스터(Q7)로 구성된다.
그 동작을 살펴보면, 우선 디램(DRAM)이 대기시에는 상기 출력단(N7)의 전위가 접지전위(Vss)이고, 상기 인버터(G2 및 G3)로 구성된 지연회로부(102)로 부터 출력된 지연신호(N9) 또한 접지전위(Vss)이다. 그리고 상기 노드(N10)는 전원전위(Vcc)가 되어 상기 NMOS트랜지스터(Q7)를 턴-온시킨다. 따라서 상기 노드(N11)의 전위는 접지전위(Vss)가 된다. 이상태에서 상기 노드(N7)가 게이트에 접속된 상기 PMOS트랜지스터(Q5)의 양 단자가 모두 접지전위(Vss)이므로 상기 트랜지스터를 통하여는 전류가 흐르지 않는다. 그리고 상기 노드(N7) 및 접지전압(Vss) 사이에 접속된 상기 NMOS트랜지스터(Q6)는 상기 게이트 신호(N11)가 접지전위(Vss)이므로 턴-오프되어 있다.
상기 출력단(N7)으로 전원전위(Vcc)가 인가되는 경우는 상기 PMOS트랜지스터(Q5)는 턴-오프되고 따라서 상기 NMOS트랜지스터(Q6)의 게이트 신호도 접지전위(Vss)를 유지하게 된다. 그리고 상기 지연회로부(102)는 상기 인버터(G2,G3)로 인해 일정시간 지연된 이후에 상기 노드(N9)로 전원전위(Vcc)를 전달한다.
상기 출력단(N7)의 전위가 저전위로 변하는 동작에 있어서, 상기 출력단(N7)의 전위가 상기 PMOS트랜지스터(Q5)가 턴-온되어서 상기 출력단(N7)의 전위를 접지전위(Vss)로 방전하게 된다. 따라서 상기 출력단(N7)의 전위가 방전되는 속도를 빠르게 한다. 상기 NMOS트랜지스터(Q6)를 통하여 방전된 상기 출력단의 노드(N7)가 저전위로 변하면, 상기 지연회로부(102)를 통하여 일정시간 지연후 저전위로 변하게 되고, 상기 노드(N10)의 전위는 고전위로 바뀌게 된다. 상기 노드(N10)가 고전위로 바뀌게 되면서 상기 NMOS트랜지스터(Q7)가 턴-온되어 상기 노드(N11)의 전위는 접지전위(Vss)로 변하게 된다. 이때 상기 PMOS트랜지스터(Q5)는 턴-오프된 상태에 있다. 그리고 상기 NMOS트랜지스터(Q6)는 자신의 게이트쪽으로 인가 되는 접지전위(Vss)에 의해 턴-오프되어 처음 대기 상태로 돌아가게 된다.
제3도는 본 발명의 제2실시예에 따른 신호선 구동회로 및 충전 보조 장치의 회로도로써, 외부로 부터 신호를 입력하는 입력단자(in)와, 상기 입력단자로 부터의 신호를 반전하여 신호선으로 전달하는 신호전달회로와, 상기 신호선에 실린 신호를 출력하는 출력단자와, 상기 출력단자의 신호선 내부에 존재하는 저항성분(101)과, 상기 출력단자의 전위가 충전 또는 방전할 경우 충전 및 방전의 동작을 하기 위한 충전 보조 장치부(103)를 구비한다.
상기 신호전달회로 및 상기 신호전달회로의 출력단자에 연결된 신호선 내부에 존재하는 저항성분은 그 구성과 동작에 있어서 종래의 기술과 동일하다.
상기 충전 보조 장치부(103)는 노드(N14) 및 노드(N16) 사이에 직렬접속된 인버터(G5,G6)와, 상기 노드(N16) 및 노드(N17) 사이에 접속된 인버터(G7)와, 상기 노드(N16) 및 노드(N18) 사이에 접속되며 게이트가 상기 노드(N14)에 연결된 NMOS트랜지스터(Q10)와, 전원전압(Vcc) 및 상기 노드(N14) 사이에 접속되며 게이트가 상기 노드(N18)에 연결된 PMOS트랜지스터(Q11)와, 전원전위(Vcc) 및 상기 노드(N18) 사이에 접속되며 게이트가 상기 노드(N17)에 연결된 PMOS트랜지스터(Q12)로 구성된다.
그 동작을 살펴보면, 우선 디램(DRAM)이 대기시에는 상기 출력단(N14)의 전위가 접지전위(Vss)이고, 상기 인버터(G5 및 G6)로 구성된 지연회로부(102)로 부터 출력된 지연신호(N16) 또한 접지전위(Vss)이다. 그리고 상기 출력단의 노드(N14)가 게이트에 접속된 상기 NMOS트랜지스터(Q10)는 턴-오프 상태가 되어 동작을 하지 않게 된다.
전원전위(Vcc) 및 상기 출력단(N14) 사이에 접속된 상기 PMOS트랜지스터(Q11)는 게이트 신호(N18)가 접지전위(Vss)이므로 턴-온되어 상기 출력단(N14)으로 전원전위(Vcc)를 인가한다. 그리고 상기 NMOS트랜지스터(Q10)는 자기자신쪽으로 인가되는 상기 노드(N14)의 전위가 상기 지연회로부(102)를 통하여 일정시간 지연후에 상기 노드(N16)로 전원전위(Vcc)를 전달하게 되면 상기 NMOS트랜지스터는 턴-오프하게 된다. 상기 노드(N17)는 전위가 접지전위(Vss)로 변하면서 상기 PMOS트랜지스터(Q12)를 턴-온시켜 상기 노드(N18)의 전위를 전원전위(Vcc)로 바뀌게 한다. 따라서 상기 PMOS트랜지스터(Q11)는 자기자신으로 인가되는 상기 게이트 신호(N18)에 의해 턴-오프하게 된다.
상기 출력단(N14)의 전위가 저전위로 변하는 동작에 있어서, 상기 출력단(N14)의 전위가 상기 NMOS트랜지스터(Q10)의 문턱전위로 변하는 경우는 상기 NMOS트랜지스터(Q10)가 턴-온되어 상기 노드(N18)를 저전위로 만들게 된다. 그리고 상기 노드(N18)의 전위를 게이트를 입력하는 상기 PMOS트랜지스터(Q11)가 턴-온되어서 상기 출력단(N14)의 전위를 전원전위(Vcc)로 충전하게 된다. 따라서 상기 출력단(N14)의 전위가 충전되는 속도를 빠르게 한다. 상기 PMOS트랜지스터(Q11)를 통하여 충전된 상기 출력단의 노드(N14)가 고전위로 변하면, 상기 지연회로부(102)를 통하여 일정시간 지연후 고전위로 변하게 되고, 상기 노드(N17)의 전위는 저전위로 바뀌게 된다. 상기 노드(N17)가 저전위로 바뀌게 되면서 상기 PMOS트랜지스터(Q12)가 턴-온되어 상기 노드(N18)의 전위는 전원전위(Vcc)로 변하게 된다. 이때 상기 NMOS트랜지스터(Q10)는 턴-오프된 상태에 있다. 그리고 상기 PMOS트랜지스터(Q11)는 자신의 게이트쪽으로 인가되는 전원전위(Vcc)에 의해 턴-오프되어 처음 대기 상태로 돌아가게 된다.
제4도는 본 발명에 사용된 신호지연회로의 제2실시예를 도시한 회로도로서, 노드(A) 및 노드(B) 사이에 접속된 저항(R4)과, 상기 노드(B) 및 접지전위(Vss) 사이에 접속된 커패시터(C4)로 구성되어 있다.
상기 신호지연회로는 상기 저항(R4) 및 커패시터(C4)의 크기에 따라 상기 노드(A)에서 상기 노드(B)로 전달하는 신호의 지연시간을 결정하게 된다.
상기 신호전달회로는 본 발명의 제1 및 제2실시예에 따른 신호선 구동회로 및 충전 및 방전 보조장치의 회로도에서 사용된 지연회로부(102) 대신에 사용된다.
제5도는 본 발명의 제3실시예에 따른 컬럼 디코더 및 충전 및 방전 보조장치를 나타낸 개념도로서, 데이타를 저장하는 적어도 두개 이상의 셀 어레이부(104)와, 상기 적어도 두개 이상의 셀 어레이부(104)를 구동시키기 위한 컬럼 디코더부(105)와, 상기 컬럼 디코더부(105)의 출력신호(yi)를 입력신호로 하여 출력단의 충전 또는 방전 속도를 빠르게 하는 충전 및 방전 보조 장치부(103)를 구비한다.
상기 충전 및 방전 보조 장치부(103)는 본 발명의 제1, 제2실시예에서 사용된 충전 및 방전 보조 장치부(103)와 그 구성 및 동작이 동일하다.
상기 회로는 특별히 워드라인(Word line)이나 저항 및 커패시터가 큰 경우에 상기 컬럼 디코더부(105)출력신호(N20)를 상기 본 발명의 충전 및 방전 보조 장치부(103)의 입력신호로 하여 출력단의 충전 및 방전속도를 빠르게 할 수가 있다. 그리고 상기 회로는 완전한 턴-오프(turn-off) 동작을 필요로 하거나 아니면 동작속도를 빠르게 하거나 하는 회로등에 사용할 수가 있다.
이상에서 설명한 본 발명의 신호선 구동회로의 충전 및 방전 보조장치를 반도체 소자의 내부에 구현하게 되면, 출력단이 큰 저항 및 커패시터를 가지고 있는 경우에 충전 또는 방전의 속도를 빠르게 할 수 있는 효과가 있다.
Claims (8)
- 반도체 기억소자의 데이타 라인 구동장치로 부터 전달된 데이타를 출력하는 출력단자가 큰 저항과 커패시터를 가지고 있는 경우에 상기 출력단자로 부터의 신호 전달 속도를 향상시키기 위하여, 상기 출력단자의 신호를 게이트의 입력신호로 하고 상기 지연수단으로 부터의 출력신호를 트랜지스터의 소오스 노드로 하는 스위치 수단과, 상기 스위치 수단의 출력신호를 게이트 입력신호로 하고 상기 출력단자 및 전원전위 사이에 접속된 방전 수단을 구비하는 것을 특징으로 하는 신호선 구동회로의 방전 보조 장치.
- 상기 방전 수단의 게이트 입력신호 및 접지전위 사이에 접속되고, 게이트로 상기 지연수단의 출력신호가 반전된 신호를 입력하는 NMOS트랜지스터를 추가로 구비하는 것을 특징으로 하는 신호선 구동회로의 방전 보정 장치.
- 제1항에 있어서, 상기 방전 소자의 게이트 입력신호 및 전원전위 사이에 접속되고, 게이트로 상기 지연수단의 출력신호가 반전된 신호를 입력하는 PMOS트랜지스터를 추가로 구비하는 것을 특징으로 하는 신호선 구동회로의 방전 보조 장치.
- 제1항에 있어서, 상기 지연수단은 짝수개의 인버터로 구성된 것을 특징으로 하는 신호선 구동회로의 방전 보조 장치.
- 제1항에 있어서, 상기 지연수단은 저항소자 및 커패시터 소자로 구성된 것을 특징으로 하는 신호선 구동회로의 방전 보조 장치.
- 제1항에 있어서, 상기 스위치 수단은 PMOS트랜지스터로 구성되고, 상기 방전 수단은 NMOS트랜지스터로 구성된 것을 특징으로 하는 신호선 구동회로의 방전 보조 장치.
- 제1항에 있어서, 상기 스위치 수단은 NMOS트랜지스터로 구성되고, 상기 방전 소자는 PMOS트랜지스터로 구성된 것을 특징으로 하는 신호선 구동회로의 방전 보조 장치.
- 반도체 기억 소자에 있어서, 적어도 두개 이상의 셀 어레이를 구동하는 컬럼 디코더의 출력단자가 큰 저항과 커패시터를 가지고 있는 경우에 상기 출력단자로 부터의 신호 전달 속도를 향상시키기 위하여, 상기 출력 단자로부터 출력되는 출력신호를 지연시키기 위한 지연수단과, 상기 출력단자의 신호를 게이트의 입력신호로 하고 상기 지연수단으로 부터의 출력신호를 트랜지스터의 소오스 노드로 하는 스위치 수단과, 상기 스위치 수단의 출력신호를 게이트 입력신호로 하고 상기 출력단자 및 전원전위 사이에 접속된 충전수단을 구비하는 것을 특징으로 하는 신호선 구동회로의 충전 보조 장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940040574A KR0144497B1 (ko) | 1994-12-31 | 1994-12-31 | 신호선 구동회로의 충전 및 방전 보조 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940040574A KR0144497B1 (ko) | 1994-12-31 | 1994-12-31 | 신호선 구동회로의 충전 및 방전 보조 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960025768A KR960025768A (ko) | 1996-07-20 |
| KR0144497B1 true KR0144497B1 (ko) | 1998-08-17 |
Family
ID=19406211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940040574A KR0144497B1 (ko) | 1994-12-31 | 1994-12-31 | 신호선 구동회로의 충전 및 방전 보조 장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0144497B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100587590B1 (ko) * | 1999-08-18 | 2006-06-08 | 매그나칩 반도체 유한회사 | 전자기 장애 방지 포트 회로 |
-
1994
- 1994-12-31 KR KR1019940040574A patent/KR0144497B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960025768A (ko) | 1996-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4661928A (en) | Output buffer in which inductive noise is suppressed | |
| KR980011424A (ko) | 디지털 신호 전달 장치 | |
| KR100223675B1 (ko) | 고속동작용 반도체 메모리 장치에 적합한 데이터 출력관련 회로 | |
| KR0146387B1 (ko) | 플립플롭형 증폭 회로 | |
| US6084459A (en) | Voltage level shifting circuit | |
| KR100202645B1 (ko) | 프리차지회로를 내장한 씨모스 출력회로 | |
| US5420823A (en) | Semiconductor memory with improved power supply control circuit | |
| KR100567497B1 (ko) | 버스 인터페이스 회로 및 리시버 회로 | |
| KR100276563B1 (ko) | 출력버퍼회로 | |
| KR0144497B1 (ko) | 신호선 구동회로의 충전 및 방전 보조 장치 | |
| US6084455A (en) | High-speed CMOS latch | |
| JP2527050B2 (ja) | 半導体メモリ用センスアンプ回路 | |
| JP2000182380A (ja) | 半導体記憶装置 | |
| US5469402A (en) | Buffer circuit of a semiconductor memory device | |
| JP3190086B2 (ja) | 昇圧回路 | |
| KR19980052695A (ko) | 반도체 메모리 장치의 데이터 출력버퍼 제어회로 | |
| US6657912B1 (en) | Circuit for optimizing power consumption and performance | |
| KR100434966B1 (ko) | 출력 드라이버 | |
| EP0489734B1 (en) | High-speed dynamic cmos circuit | |
| KR19980057056A (ko) | 고속 출력버퍼 회로 | |
| KR20020022919A (ko) | 씨모스 버퍼회로 | |
| JPH0576811B2 (ko) | ||
| KR100474587B1 (ko) | 센스앰프출력회로 | |
| JP3083654B2 (ja) | 出力回路 | |
| US4805153A (en) | Input buffer circuit of a MOS memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060320 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |