KR0139953Y1 - 딜레이 타임 측정 장치 - Google Patents

딜레이 타임 측정 장치 Download PDF

Info

Publication number
KR0139953Y1
KR0139953Y1 KR2019950036674U KR19950036674U KR0139953Y1 KR 0139953 Y1 KR0139953 Y1 KR 0139953Y1 KR 2019950036674 U KR2019950036674 U KR 2019950036674U KR 19950036674 U KR19950036674 U KR 19950036674U KR 0139953 Y1 KR0139953 Y1 KR 0139953Y1
Authority
KR
South Korea
Prior art keywords
pulse signal
delay time
sample end
end hold
hold pulse
Prior art date
Application number
KR2019950036674U
Other languages
English (en)
Other versions
KR970026219U (ko
Inventor
이건희
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR2019950036674U priority Critical patent/KR0139953Y1/ko
Publication of KR970026219U publication Critical patent/KR970026219U/ko
Application granted granted Critical
Publication of KR0139953Y1 publication Critical patent/KR0139953Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/745—Circuitry for generating timing or clock signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G11C27/024—Sample-and-hold arrangements using a capacitive memory element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/40—Monitoring; Error detection; Preventing or correcting improper counter operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)

Abstract

본 고안은 딜레이 타임 측정 장치에 관한 것으로, 특히 채널간의 지연 시간차를 측정하는 장치에 관한 것이다.
본 발명의 목적을 위하여 딜레이 시간 검사 모드에 의해 상기 샘플 엔드 홀드 펄스 신호와 제어 펄스 신호를 발생하는 타이밍 발생 수단과, 타이밍 발생 수단에서 발생되는 샘플 엔드 홀드 펄스 신호를 진폭 감쇄시켜 출력하는 감쇄 수단과, 정상 모드시에는 타이밍 발생 수단에서 발생되는 샘플 엔드 홀드 펄스 신호에 의하여 촬상 소자의 출력을 샘플링하고, 딜레이 시간 검사 모드시에는 입력되는 신호를 차단하는 제1스위칭 소자와, 감쇄 수단에서 출력된 감쇄된 샘플 엔드 홀드 펄스 신호를 딜레이 시간 검사용 펄스로 이용하기 위하여 상기 타이밍 발생 수단에서 발생된 제어 펄스 신호에 따라서 주파수 다운된 샘플 엔드 홀드 펄스 신호를 출력하는 제2스위칭 수단을 포함하는 것을 특징으로 한다.
본 고안에 의하면, 별도의 검사 환경을 구축하지 않고도 자체적인 모드의 선택으로 각 채널간의 지연 특성을 쉽게 알 수있다.

Description

딜레이 타임 측정 장치
제1도는 종래의 CCD로부터 출력되는 광전변환된 신호로부터 유효 영상 신호를 추출하기 위해 사용되는 상관 이중 샘플링 회로의 실시예를 도시한 것이다.
제2도는 본 발명의 딜레이 시간 검사를 위한 샘플 엔드 홀드 회로를 도시한 블럭도이다.
제3a도는 제2도의 타이밍 발생기에서 출력된 샘플엔드홀드 펄스 신호의 파형도를 도시한 것이다.
제3b도는 제2도의 타이밍 발생기에서 출력된 펄스 신호의 파형도를 도시한 것이다.
제3c도는 제2도의 출력의 샘플엔드홀드 펄스 신호 파형도를 도시한 것이다.
제4a도는 제3b도의 1H 구간에서의 펄스 신호의 파형도이다.
제4b도는 제3b도의 1V 구간에서의 펄스 신호의 파형도이다.
본 고안은 딜레이 타임 측정 장치에 관한 것으로, 특히 채널간의 지연 시간차를 측정하는 장치에 관한 것이다.
제1도는 종래의 CCD(Charge Coupled Device:전하 결합 소자)로부터 출력되는 광전변환된 신호로부터 유효 영상 신호를 추출하기 위해 사용되는 상관 이중 샘플링 회로의 실시예를 도시한 것이다.
제1도는 광전 변환된 신호를 출력하는 CCD(102)와, 버퍼(104), 지연라인(106), 버퍼(108)를 거쳐 유효 영상 신호를 추출하기 위해 샘플엔드 홀드 펄스(115)가 인가되는 스위칭 소자(112), 버퍼(114)로 이루어진 샘플 엔드 홀드부(110)를 거치며 아날로그 전처리 회로(120), 아날로그-디지탈 변환기(130)를 거쳐 영상 신호가 출력되도록 구성된다.
제1도에 도시한 바와 같이 추출된 영상 신호 각 픽셀의 신호를 유지하기 위해 샘플엔드 홀드 회로(110)를 사용하고 있다.
샘플엔드 홀드회로(110)에서 추출된 영상 신호는 아날로그 전 처리 회로(120)에서 필요한 이득의 확보 및 불필요한 신호 성분들을 제거하기 위한 과정등을 거쳐 아날로그-디지탈 변환기(130)에 입력된다.
3판식 카메라의 경우 R(Red:적), G(Green:녹), B(Blue:청)의 각 신호를 각각의 CCD를 통해서 독립적으로 촬상한 후 처리를 행하는데, CCD 자체의 분광 감도 특성의 차이로 광전 변환된 신호는 G 성분이 R, B에 비해 상대적으로 크고, B 성분이 가장 작게 된다.
이러한 R, G, B의 각 신호 출력은 아날로그-디지탈 변환기에 입력되기 전에 아날로그-디지탈 변환기의 풀(Full) 입력 레인지에 맞도록 증폭 과정을 거치게 되는데, 동일한 촬상 조건에서 R, G, B의 출력 신호량이 각기 다르기 때문에 일정한 아날로그-디지탈 변환기의 입력 영역에 맞추기 위한 각 채널의 이득 또한 서로 다를 수 밖에 없다.
통상적인 예로는 표준 촬상 상태에서 B 출력은 G의 약1/4, R 출력도 B에 비해서는 크지만 G에 대해서는 비교적 작은 값을 갖는다.
일반적으로 증폭기의 입력에 대한 출력의 지연 시간은 이득에 따라서 달라지게 된다. 따라서, 각기 이득이 다른 R, G, B 채널 역시 서로 다른 지연 시간을 갖게 되는데 이득의 차이에 따라 B 채널의 지연 시간이 다른 채널에 비해 비교적 커지게 된다.
HD 카메라와 같이 1 픽셀의 주기가 짧은 경우에, 더구나 공간 화소 이동법을 이용해 CCD 자체의 해상도보다 더 높은 해상도를 얻고자 하는 경우에는 각 채널간의 지연 시간 차이에 대해 엄격한 제한이 가해지게된다. 지연 시간의 차이가 허용 범위 이내를 벗어나게 되면 해상도 또한 거기에 비례해서 떨어지게 된다.
130만 화소 CCD에 공간 화소 이동법을 적용하여 HD 카메라를 구성하는 경우의 예로는 채널간 지연 시간의 차가 대략 +, -1ns 정도를 허용 범위로 했을 때 원하는 해상도를 얻을 수 있다.
제1도에 도시한 바와 같은 아날로그 전 처리부(120)에서 각 채널간의 지연시간을 검사하기 위해서는 신호 발생기(도시 안됨)에서 필요한 테스트 신호를 인가하여 각 채널의 출력을 오실로스코프에서 관찰하게 된다.
그러나 이러한 검사 방법은 아날로그 전 처리부(120)가 바뀔 때마다 전체적인 검사 시스템 구성을 다시 해야 하는등 불편한 점이 있었다.
따라서 본 고안의 목적은 각 채널간의 지연 시간차를 측정 할 때, 매번 검사 환경을 구축 할 필요 없이 기본적으로 이용되는 펄스를 이용함으로서, 자체적으로 각 채널간의 지연 특성을 측정하는 장치를 제공하는 데있다.
상기의 목적을 달성하기 위한 본 고안에 의한 R, G, B의 각 신호를 촬상 소자를 통해 광전 변환된 신호에서 영상 신호를 추출하기 위해 사용하는 샘플 엔드 홀드 펄스 신호로부터 정상 모드와 딜레이 시간 검사 모드를 두고 R, G, B의 각 채널의 딜레이 시간을 검사하는 장치에 있어서, 상기 딜레이 시간 검사 모드에 의해 상기 샘플 엔드 홀드 펄스 신호와 제어 펄스 신호를 발생하는 타이밍 발생 수단; 상기 타이밍 발생 수단에서 발생되는 상기 샘플 엔드 홀드 펄스 신호를 진폭 감쇄시켜 출력하는 감쇄 수단; 상기 정상 모드시에는 타이밍 발생 수단에서 발생되는 상기 샘플 엔드 홀드 펄스 신호에 의하여 상기 촬상 소자의 출력을 샘플링하고, 상기 딜레이 시간 검사 모드시에는 입력되는 신호를 차단하는 제1스위칭 소자; 상기 감쇄 수단에서 출력된 감쇄된 샘플 엔드 홀드 펄스 신호를 딜레이 시간 검사용 펄스로 이용하기 위하여 상기 타이밍 발생 수단에서 발생된 제어 펄스 신호에 따라서 주파수 다운된 샘플 엔드 홀드 펄스 신호를 출력하는 제2스위칭 수단을 포함하는 것을 특징으로 하는 딜레이 타임 측정 장치이다.
이하에서 첨부한 도면을 참조하여 본 고안의 실시예를 상세히 설명한다.
제2도는 본 발명의 딜레이 시간 검사를 위한 샘플 엔드 홀드 회로를 도시한 블록도이다.
제2도는 CCD 출력을 샘플링하기 위하여 스위칭하는 제1스위칭 소자(202)와, 절환 신호(202)에 의해 게이트 제어 신호(P3)와 샘플엔드홀드 펄스 신호(P1)를 발생하는 타이밍 발생기(206)와, 상기 게이트 제어 신호(P3)와 상기 샘플엔드홀드 펄스 신호(P1)의 입력에 따라 상기 제1스위칭 소자(202)를 제어하는 게이트부(204)와, 상기 샘플엔드홀드 펄스 신호(P1)를 감쇄하는 감쇄기(208), 상기 감쇄기(208)의 출력 신호를 버퍼링하는 버퍼(212)와, 상기 타이밍 신호에 의해 발생하는 펄스 신호(P2)에 따라 상기 버퍼(212)에 출력된 샘플엔드홀드 신호를 스위칭하는 제2 스위칭 소자(210)와, 신호 홀드용 콘덴서(C)로 구성된다.
제3a도는 제2도의 타이밍 발생기(206)에서 출력된 샘플엔드홀드 펄스 신호의 파형도를 도시한 것이다.
제3b도는 제2도의 타이밍 발생기(206)에서 출력된 펄스 신호(P2)의 파형도를 도시한 것이다.
제3c도는 제2도의 출력의 샘츨엔드홀드 펄스 신호 파형도를 도시한 것이다.
제4a도는 제3b도의 1H 구간에서의 펄스 신호(P2)의 파형도이다.
제4b도는 제3b도의 1V 구간에서의 펄스 신호(P2)의 파형도이다.
제2도는 종래 기술의 제1도에서의 샘플엔드홀드부를 변형한 것이다. 제2도에서 제1스위칭 소자(202)와 제2스위칭 소자(210)는 샘플엔드홀드부의 모드를 설정하기 위해 사용한다. 즉, 영상 신호를 출력하는 정상 모드에서는 제1스위칭 소자(202)는 샘플엔드홀드 펄스 신호(P1)에 의해 구동되고 제2스위칭 소자(210)는 오프 상태를 유지하며, 딜레이 시간 검사 모드에서는 제1스위칭 소자(202)은 오프되어 CCD로부터의 신호를 차단하고 제2스위칭 소자(210)는 타이밍 발생기(206)에서 출력된 펄스 신호( P2)에 의해 구동된다.
절환 신호에 의해 딜레이 시간 검사 모드로 전환되면, 타이밍 발생기(206)는 게이트 제어 신호(P3)를 온(ON)시켜 샘플엔드홀드 펄스 신호(P1)이 제1스위칭 소자(202)에 가해지는 것을 차단하여 제1스위칭 소자(202)를 오프 상태로 유지한다. 동시에 오프 상태를 유지하고 있던 펄스 신호(P2)는 제3b도의 형태로 출력한다.
샘플엔드홀드 펄스 신호(P1)은 감쇄기(208)에서 적절한 양만큼 감쇄된 다음 버퍼(212)를 거쳐 제2스위칭 소자(210)의 한쪽 단자에 입력된다. 제2스위칭 소자(210)는 제3b도에 도시된 펄스 신호(P2)에 의해서 온(ON)(310), 오프(OFF)(320)되기 때문에 펄스 신호(P2)가 하이(HIGH)(310) 상태인 경우에만 샘플엔드홀드 펄스 신호(P1)의 펄스(330,340)가 출력된다.
여기서 샘플엔드홀드 펄스 신호(P1)을 딜레이 시간 검사용 펄스로 직접 출력 할 수 없는 이유는 다음과 같다. 즉, 종래 회로 제1도의 아날로그 전처리부(120)에 있는 로우패스 필터에 의해 샘플엔드홀드 클럭주파수는 제거되게 되어 있기 때문이며, 대신 퍼스 신호(P2)의 온, 오프 주기를 조절함으로서 샘플엔드홀드 클럭 주파수의 주파수를 떨어뜨려 로우패스 필터에 의해 제거되지 않게 한다.
제3b도의 펄스 신호(P2)의 타이밍은 샘플엔드홀드 펄스 신호(P1)의 주파수를 1/2로 떨어뜨리도록 구동되고 있지만 오프 타임을 늘림으로 인해서 출력되는 딜레이 시간 검사용 펄스의 주파수는 더욱 더 떨어지게 된다.
대부분의 경우 샘플엔드홀드 펄스는 수평블랭킹(H-Blanking), 수직블랭킹(V-Blanking) 구간에도 출력되기 때문에 이 구간에서 제4a도 및 제4b도에 도시한 바와 같이 수평블랭킹(H-Blanking), 수직블랭킹(V-Blanking) 구간인 1H, 1V의 구간에서 제2 스위칭 소자(210)가 오프(410,420)되도록 펄스 신호(P2)를 구동한다. 이러한 과정이 필요한 것은 후단의 아날로그 전처리부(도시 안됨)에서는 클램프 동작을 다수 사용하게 되는데 그 과정에서 일종의 기준 레벨을 제공하기 위해서다.
상기와 같은 과정을 거쳐 출력된 딜레이 시간 검사용 펄스 즉, 주파수 다운된 샘플엔드홀드 펄스는 아날로그 전처리부의 R, G, B 각 채널을 거쳐 출력되게 된다. 이 출력을 오실로스코프로 관찰하게 되면 각 채널간의 시간 지연 특성을 알 수 있게 된다.
상술한 바와 같이 본 고안에 의하면, 별도의 검사 환경을 구축하지 않고도 자체적인 모드의 선택으로 각 채널간의 지연 특성을 쉽게 알 수 있다.

Claims (4)

  1. R, G, B의 각 신호를 촬상 소자를 통해 광전 변환된 신호에서 영상 신호를 추출하기 위해 사용하는 샘플 엔드 홀드 펄스 신호로부터 정상 모드와 딜레이 시간 검사 모드를 두고 R, G, B의 각 채널의 딜레이 시간을 검사하는 장치에 있어서, 상기 딜레이 시간 검사 모드시에 상기 샘플 엔드 홀드 펄스 신호와 제어 펄스 신호를 발생하는 타이밍 발생 수단; 상기 타이밍 발생 수단에서 발생되는 상기 샘플 엔드 홀드 펄스 신호를 진폭 감쇄시켜 출력하는 감쇄 수단; 상기 정상 모드시에는 상기 타이밍 발생 수단에서 발생되는 상기 샘플 엔드 홀드 펄스 신호에 의하여 상기 촬상 소자의 출력을 샘플링하고, 상기 딜레이 시간 검사 모드시에는 입력되는 신호를 차단하는 제1스위칭 소자; 상기 감쇄 수단에서 출력된 감쇄된 샘플 엔드 홀드 펄스 신호를 딜레이 시간 검사용 펄스로 이용하기 위하여 상기 타이밍 발생 수단에서 발생된 제어 펄스 신호에 따라서 주파수 다운된 샘플 엔드 홀드 펄스 신호를 출력하는 제2스위칭 수단을 포함하는 것을 특징으로 하는 딜레이 타임 측정 장치.
  2. 제1항에 있어서, 상기 제2스위칭 수단은 상기 샘플엔드홀드펄스가 수평 블랭킹 기간에 출력되면 수평 블랭킹 기간에 오프가 되는 것을 특징으로 하는 딜레이 타임 측정 장치.
  3. 제1항에 있어서, 상기 제2스위칭 수단은 상기 샘플엔드홀드펄스가 수직 블랭킹 기간에 출력되면 수직 블랭킹 기간에 오프가되는 것을 특징으로 하는 딜레이 타임 측정 장치.
  4. 제1항에 있어서, 상기 제2스위칭 수단은 상기 타이밍 발생수단에서 발생하는 제어 펄스 신호의 하이 레벨 기간 동안에 상기 샘플 엔드 홀드 펄스를 출력하는 것을 특징으로 하는 딜레이 타임 측정 장치.
KR2019950036674U 1995-11-29 1995-11-29 딜레이 타임 측정 장치 KR0139953Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019950036674U KR0139953Y1 (ko) 1995-11-29 1995-11-29 딜레이 타임 측정 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019950036674U KR0139953Y1 (ko) 1995-11-29 1995-11-29 딜레이 타임 측정 장치

Publications (2)

Publication Number Publication Date
KR970026219U KR970026219U (ko) 1997-06-20
KR0139953Y1 true KR0139953Y1 (ko) 1999-05-01

Family

ID=19430985

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019950036674U KR0139953Y1 (ko) 1995-11-29 1995-11-29 딜레이 타임 측정 장치

Country Status (1)

Country Link
KR (1) KR0139953Y1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100446276B1 (ko) * 1997-08-13 2005-04-20 페어차일드코리아반도체 주식회사 펄스 신호 발생기

Also Published As

Publication number Publication date
KR970026219U (ko) 1997-06-20

Similar Documents

Publication Publication Date Title
JP4011818B2 (ja) 半導体固体撮像装置
US5250824A (en) Ultra low-noise charge coupled device
JPH07264491A (ja) 固体撮像装置の出力回路
JPH0670238A (ja) 固体撮像装置の欠陥修正装置
KR19980032462A (ko) 고체 촬상 장치, 그 신호 처리 방법 및 카메라
JP2008035395A (ja) 固体撮像装置
KR0139953Y1 (ko) 딜레이 타임 측정 장치
US6546150B2 (en) Analogue signal processing circuit
JP2005210335A (ja) 相関二重サンプリング回路、信号処理回路及び固体撮像装置
JP3064703B2 (ja) サンプルホールド回路
US6055016A (en) L-C low pass filter correlator
JP2003530781A (ja) ハイブリッドサンプラを備えるｃｃｄ用のフロントエンド装置
JP4227274B2 (ja) 固体撮像装置
JP2703886B2 (ja) 電荷結合素子の信号処理回路
JP2755514B2 (ja) Ｃｃｄ固体撮像装置
US20030021487A1 (en) Digital fir filter for CCD imaging systems
US8169526B2 (en) Low noise signal reproducing method for a solid state imaging device
KR20020026792A (ko) 전자 스틸 카메라
JPH08338954A (ja) 撮像装置の信号処理回路
KR100195223B1 (ko) 비디오 카메라의 수평 윤곽 보상장치
JP2805984B2 (ja) 電荷結合素子の信号処理装置
JP3967906B2 (ja) 相関２重サンプリング回路およびそれを用いた増幅型固体撮像装置
JP3287483B2 (ja) サンプルホールド回路及び出力回路
JP3988114B2 (ja) 撮像装置
JPS6033783A (ja) 撮像装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20041129

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee