KR0138842B1 - 이종접합 바이폴라 트랜지스터의 제조방법 - Google Patents
이종접합 바이폴라 트랜지스터의 제조방법Info
- Publication number
- KR0138842B1 KR0138842B1 KR1019940014064A KR19940014064A KR0138842B1 KR 0138842 B1 KR0138842 B1 KR 0138842B1 KR 1019940014064 A KR1019940014064 A KR 1019940014064A KR 19940014064 A KR19940014064 A KR 19940014064A KR 0138842 B1 KR0138842 B1 KR 0138842B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- emitter
- collector
- base
- electrode
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 125000005842 heteroatom Chemical group 0.000 title 1
- 238000000034 method Methods 0.000 claims abstract description 48
- 238000005530 etching Methods 0.000 claims abstract description 35
- 239000002184 metal Substances 0.000 claims abstract description 30
- 229910052751 metal Inorganic materials 0.000 claims abstract description 30
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 4
- 239000000758 substrate Substances 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 9
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 6
- 238000002955 isolation Methods 0.000 claims description 6
- 125000006850 spacer group Chemical group 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 abstract description 6
- 229910001111 Fine metal Inorganic materials 0.000 abstract description 5
- 150000001875 compounds Chemical class 0.000 abstract description 5
- 150000002739 metals Chemical class 0.000 abstract 1
- 239000010953 base metal Substances 0.000 description 3
- 230000008021 deposition Effects 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- 206010020710 Hyperphagia Diseases 0.000 description 1
- 238000004871 chemical beam epitaxy Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 239000011796 hollow space material Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 235000003170 nutritional factors Nutrition 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 235000020830 overeating Nutrition 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66242—Heterojunction transistors [HBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
화합물 반도체를 이용한 이종접합 바이폴라 트랜지스터(Heterojunction Bipolar Transistor, HBT)의 제조방법에 관한 본 발명은 공정의 신뢰성에 막대한 영향을 미치는 활성 영역들, 즉 에미터, 베이스 및 콜렉터 전극 형성시에 각 패드금속들 동시에 형성시킴과 아울러 각 전극들과 각 패드 사이를 미세한 금속배선에 의해 접속시키고, 이어서 수차례의 메사식각에 의해 각각의 전극들과 패드영역을 분리시킴으로써, 미세한 전극패턴 상에 배선을 위한 더욱 미세한 접촉창을 형성할 필요를 없애공정을 단순화시키고, 1마이크로미터 이하의 에미터를 갖는 소자에서도 신뢰성있는 배선의 확보가 가능하다.
Description
본 발명은 화합물 반도체를 이용한 이종접합 바이폴라 트랜지스터(He-terojunction Bipolar Transistor,HBT)의 제조방법에 관한 것으로,특히공정의 신뢰성에 막대한 영향을 미치는 활성 영역들, 즉 에미터,베이스 및 콜렉터 전극 형성시에 각 패드금속을 동시에 형성시킴과 아울러 각 전극들과 각 패드 사이를 미세한 금속배선에 의해 접속시킴으로써 각 전극간의 배선의 신뢰성 및 제조수율을 향상시킨 이종접합 바이폴라트랜지스터의 제조방법에 관한 것이다.
(발명의 배경)
최근, 에피택셜(이하,에피로 약함)성장기술들, 예를들어 분자선에피택시(Molecular Beam Epitaxy)법, 유기금속 화학증착(Metal-organic Chemical Vapor Deposition)법, 및 화학선 에피택시(Chemical Beam Epitaxy)방법 등의 기술개발이 이루어지면서, HBT소자에 대한 관심이 집중되고 있다. HBT소자의 기본 개념은 에미터 효율을 높이기 위하여 에미터/베이스 접합에서 광폭의 에너지 갭을 갖는 에미터를 사용하는 것이다.
AlGaAs/GaAs의 이종접합의 경우, 광폭의 에너지 갭을 갖는 에미터로 인하여 높은 에미터 주입효율을 얻을 수 있다.
또한,HBT소자는 높은 캐리어 이동도와 광 특성을 갖는 화합물 반도체를 이용하기 때문에 실리콘에 의한 동종접합 트랜지스터에 비해 전류이득이 증대되며 차단주파수가 높고 동작전압이 조절이 용이하여, 고속의 아날로그 및 디지탈 소자, MMIC(Monolithic Microwave IC) 및 OEIC(Opto electronic IC)등에 광범위하게 응용되고 있다. 그러나 이러한 장점에도 불구하고 HBT소자는 제조공장상 몇가지 문제점을 안고 있다. 특히,HBT소자 제작시 공정의 신뢰성에 가장 큰 영양을 미치는 요소중의 하나는 메사식각을 주로 사용하여 소자의 활성영역들,예컨데 에미터 베이스 및 콜렉터 전극들을 형성하기 때문에 발생하는 단차문제이다.
이러한 단차 문제를 극복하기 위해, 종래에는 공중교각(air-bridge)이나 금속간 유전절연막의 접촉 창(via-open)과 같은 난이도가 큰 배선방법을 사용해야 하기 때문에 각 전극간의 배선의 재현성이 떨어지고 공정이 복잡해져 비싼 제조원가에 더하여 제조수율 역시 저하되는 문제점이 있었다.또한 최근의 전력소모가 작은 저전류구동소자에 대한 소비자의 요구에 부응하기 위해서는 마이크로미터 이하의 상당이 미세한 크기의 에미터를 구비한 HBT의 제작이 필수적이다.따라서, 종래의 공중교각(air - bridge)이나 접촉창과 같은 배선방법으로는 sub-um크기의 미세한 에미터의 제조에 한계성을 갖는 문제점이 있다.
(발명의 요약)
본 발명은 상술한 문제점들을 해소하기 위해 안출된 것으로써, 이종접합 의 다층 에피구조를 갖는 화합물반도체 기판을 사용하여 미세패턴의 에미터,베이스 및 콜렉터 전극 형성시에 각 패드금속을 동시에 형성시킴과 아울러 각 전극들과 각 패드 사이를 미세한 금속배선에 의해 접속시키고, 메사식각에 의해 각각의 전극들과 패드영역을 분리시킴으로써, 미세한 전극패턴 상에 배선을 위한 더욱 미세한 접촉창의 형성없이 배선공정을 단순화하여, 배선의 신뢰성 및 제조수율을 향상시킨 이종접합 바이폴라 틀랜지스터의 제조방법을 제공하는 것이다.
상기 목적을 달성하기 위해 본 발명은, 반절연성 GaAs 기판위에 이종접합의 다층 에피구조를 형성하기 위하여 버퍼층,부콜렉터층,콜렉터층,베이스층,스페이서층,에미터층, 및 갭층을 순차적으로 형성하는 공정과, 상기 고농도 캡층 상부에 미세패턴의 에미터 전극을 소정패턴의 에미터 패드와 동시에 형성하는 공정과,사진식각 공정에 의해 에미터메사여역을 정의한 후,상기 베이스층이 노출되도록 상기 에미터와 메사영역이외의 부분을 메사 식각하는 공정과, 상기 노출된 베이스층표면위에 상기 에미터 전극을 둘러싸도록 베이스전극을 증착함과 동시에 베이스 패드를 증착하는 공정과, 상기 부콜렉터층이 일부만 노출되도록 상기 에미터와 베이스영역 이외의 층들을 메사 식각하는 공정과, 상기 일부만 노출된 부콜렉터층 상부에 콜렉터 전극을 증착함과 동시에 콜렉터패드를 증착하는 공정과,상기 기판이 노출되도록 소자분리를 위한 메사식각 공정으로 이루어진다.
본 발명의 이종접합 바이폴라 트랜지스터의 제조방법에 따르면, 각각의 전극 형성시 전극패드가 동시에 형성됨으로써 추가적인 금속간 배선 공정이 불필요하다.
(발명의 구체적 실시예에 대한 설명)
이하, 본 발명의 바람직한 실시예를 첨부도면을 참조하여 보다 상세히 설명한다.
제 1(A)내지 1(F)도는 본 발명에 의한HBT소자의 제조공정을 나타낸 단면도 및 평면도이다.
제 1공정은 반절연성 화합물 반도체기판(8)위에 이종접합의 다층 에피구조를 형성하는 공정으로서, 제 1(A)도에 도시한 바와 같이,GaAs기판(8)위에 버퍼층(butter layer)(7),부콜렉터층(subcollector layer)(6),콜랙터층(collector layer)(5),베이스층(base layer)(4),스페이스층(space layer)(3),에미터층(emitter layer)(2) 및 캡층(cap layer)(1)을 순차적으로 에피 성장시킨다.상기 캡층(1)은 하부에 있는 에미터층(2)이 식각시 산화되는 것을 방지하며, 또한 오믹접촉을 얻기위한 것으로 고농도의 GaAs로 이루어진다.제 2공정은 상기 제 1공정을 통하여 형성된 이종접합 구조의 에피를 사용하여 불순물(GaAs)이 고농도로 도핑된 상기 캡층(1)상부에 에미터(9)를 형성하는 공정으로서, 상기 에미터(9)는 제1(B)도에 도시한 바와 같이, 1㎛ 이하의 미세한 크기를 갖는 실질적인 에미터 전극(9a)과 바이어스를 인가하기 위해 필요한 에미터 패드(9b)그리고 이들 사이를 전기적으로 연결하는 금속배선(9c)으로 구성된다.
이때 상기 에미터 전극(9a),에미터 패드(9b),에미터 금속 배선(9c)은 에미터(9)를 증착할 때, 하나의 마스크로 구성하여 동시에 증착되어 형성된다.또한 상기 금속 배선(9c)은 베 1B도의 오른쪽 평면도에 도시된 바와 같이 실질적인 에미터 전극(9a)와 에미터 패드(9b)를 전기적으로 연결하는 역할을 하며, 이후 메사식각 공정과, 베이스 식각 공정, 소자분리 메사 식각 공정시 화공약품에 의한 측방향 과식각( lateral over -ethching)즉, 수직방향과 수평방향으로 동시에 수행되는 식각에 의해 금속배선 아래의 반도체 에피층이 제거도될 수 있도록 대략 1 ㎛ 이내에 미세 패턴폭으로 설계되었다. 따라서 추후 실질적인 에미터 전극(9a)과 에미터 패드(9b)간에 추가적인 배선공정 즉, 절연막의 증착, 초미세 금속 접촉창 형성, 배선 금속 증착등을 생략할 수 있는 장점을 갖는다.
제 3공정은 상기 제 2공정을 통하여 형성된 에미터(9)를 마스크로이용하여 상기 베이스층(4)의 표면을 노출시키기 위한 에미터 메사식각공정으로서, 제 1(c)도에 도시한 바와 같이, 통상의 사진식각(PHOTO-lithograph)공정에 의해 에미터 메사영역, 즉 베이스 패드 영역(10a),콜렉트 패드 영역(10b),상기 에미터 금속 배선(9c) 및 추후 형성될 베이스 금속 배선과 콜렉트 금속 배선을 지지하기 위한 지지수단 영역(9d,11d,12d)을 정의한 후, 상기 베이스층(4)이 노출될때까지 전기적으로 불필요한 에피층들 예컨데, 캡층(1),에미터층(2) 및 스페이서층(3)을 상기 정의된 에미터 메사영역에 따라 선택적으로 삭각하여 제거한다.
이때 상기 지지수단 영역(9d,11d,12d)은 에미터 전극(9a)과 패드(9b) 사이를 연결하는 금속배선(9c) 및 후술할 베이스와 콜렉터의 전극과 패드 사이를 연결하는 금속 배선이 공정 진행중에 파손되지 않도록 하기 위해 각 금속배선의 소정 위치에 형성된다.이는 상기 각 금속배선의 두께가 수천 A 이내로 얇고 폭이 1 ㎛ 이 내로 좁으며, 길이는 100 ㎛이상으로 길기 때문에 자체무게에 의한 붕괴 또는 세정작업이나 건조작업등 공정 진행중에 공중에 노출되는 금속배선이 단락되거나 손상될 우려가 있기 때문이다. 제4공정은 상기 제 3공정을 통하여 노출된 베이스층(4)표면위에 베이스(11)를 형성하는 공정으로서, 제1(D)도에 도시한 바와같이, 상기 에미터전극 (9a)을 둘러싸는 베이스 전극(11a)과 베이스 패드(11b)그리고, 이들은 전기적으로 연결하는 미세한 베이스 금속배선(11c)을 하나의 마스크에 의해 동시에 증착한다. 이때 상기 베이스 금속배선(11c)은 제 3공정에서 형성된 지지수단(11d)에 의해 지지된다.
제5공정은 제 1(E)도에 도시한 바와 같이,상기 부콜렉터층(6)을 일부 노출시키기 위한 베이스 메사식각 공정이다.이 공정에서의 베이스 메사식각은 제2단계로 나누어진다.
제 1단계 식각은 상기 콜렉터층 (5)의 중간부까지만 식각한다.즉, 베이스층(4)전부와 콜렉터층(5)의 중간정도에서 1단계 식각을 종료한 후, 후술되는 콜렉터전극(12a) 패턴을 이용해 부콜렉터층(6)의 일부만 노출되도록 2단계 식각한다.
본 베이스 메사식각 공정에서 2단계로 식각하는 이유는 후속의 소자분리 메사식각 공정시 기판(8)의 내부까지 깊게 식각하지 않고도 활성영역(특히 ,콜렉터영역)과 비활성영역간의 전기적 절연이 가능하도록 하기 위한 것이다.
따라서, 소자분리(isolation)를 위한 과도식각을 없앨수 있다.
제6공정은 상기 제 5공정을 통하여 2단계 식각되어 일부 노출된 부콜렉터층 (6)표면위에 콜렉터전극(12a)을,상기 제 1단계 식각된 부위에는 콜렉터패드(12b)를 그리고 콜렉터전극(12a)과 패드(12b)가 미세한 금속배선(12d)에 의해 전기적으로 접속되도록 소정 금속을 증착하여 콜렉터(12)를 형성하는 공정이다(제 1E도).
제 7공정은 활성영역과 비활성영역간의 소자분리(isolation)위한 메사식각 공정으로서,제 1(F)도에 도시한 바와 같이, 반절연성GaAs기판(8)이 노출될 수 있도록 상기 잔류된 콜렉터층(5)과 부콜렉터층(6) 버퍼층(7)을 메사식각하여 소자분리를 위한 메사영역(13)을 형성한다. 이때 식각은 수직방향과 수평방향의 식각이 동시에 이루어지는 측방향 과식각(later over - etching)을 이용하여 상기 에미터(9),베이스(11) 및 콜렉터(12)의 금속배선(9c,11c,12c)하부에 빈공간이 생성되도록하며, 이에 의해 활성영역과 비활성영역을 전기적으로 절연시킨다.
제 1(F)도를 참조하여 상기의 예를 설명하면, 상기 측방향 과식간에 의해 콜렉터층(5),부콜렉터층(6) 및 버퍼층(7)이 식각되고, 이에 의해 상기 콜렉터 전극(12a)과 금속배선(12c) 이 일종의 공중교각(airbridge) 형태로 배선되도록 한다. 즉, 상기 콜렉터 전극(12a)과 금속배선(12c) 하부에 빈공간이 공중교각공간(14)이 형성된다.
이와 같이 콜렉터(12)하부에 형성된 공중교각 공간(14)에 의해 활성영역과 비활성영역을 전기적으로 절연시키면,제 1(F)도에 도시된 바와 같은, 이종접합 바이폴라 트랜지스터가 제작된다. 이때 제 1도의 단면도상에는 도시되어 있지 않지만 실제적으로 상기 에미터전극 (9a)과 베이스전극(11a)과의 배선을 위한 금속배선들(9c)(11c)도 상기 콜렉터전극 (12a)의 금속배선 (12a)과 같은 공중교각 형태로 배선을 형성하여, 그 하부에 공중교각 공간이 존재한다. 이상 설명한 바와 같이 본 발명에 의하면, 미세패턴이 에미터, 베이스 및 콜렉터전극간의 금속 배선공정을 각각의 전극 형성시에 각 패드금속 및 그 사이를 연결하는 금속배선을 동시에 형성시키고, 이어서 수차례의 메사식각에 의해 각각의 전극들과 패드영역을 분리시킴으로써, 미세한 전극패턴 상에 배선을 위한 더욱 미세한 접촉창을 형성할 필요가 없어져 공정을 단순화시킬 수 있을뿐만 아니라 배선의 신뢰성과 제조수율을 향상시킬 수 있는 효과를 발휘한다.
제 1(A)내지 1(F)도는 본 발명에 의한 이종접합 바이폴라 트랜지스터의 제조방법을 도시한 공정 단면도이다.
*도면의 주요부분에 대한 부호의 설명*
1 : 캡층, 2 : 에미터층,
3 : 스페이서층,4 : 베이스층,
5 : 콜렉스층, 6 : 부콜렉터층,
7 : 버퍼층,8 : 반절연성기판,
9 : 에미터,10a : 베이스 패드 메사 영역,
10b : 콜렉터 패드 메사 영역,11 : 베이스,
12 : 콜렉터,
9a,11a,12a : 에미터 베이스 및 콜렉터 전극,
9b,11b,12b : 에미터,베이스 및 콜렉터 패드,
9c,11c,12c : 에미터,베이스 및 콜렉터 금속 배선,
9d,11d,12d : 에미터,베이스 및 콜렉터 금속 배선의 지지수단
Claims (2)
- 반절연성GaAs기판(8)우에 이종접합의 다층 에피구조를 형성하기 위하여 버퍼층(7), 부콜렉터층(6) 콜렉터층(5), 베이스층(4), 스페이서층(3), 에미터층(2) 및 캡층(1)을 순차적으로 형성하는 공정, 상기 캡층(1)상부에 미세패턴의 에미터(9)를 형성하되, 미세한 크기를 갖는 에미터 전극(9a)과, 에미터 패드(9b)그리고 상기 에미터 전극 (9a)과 에미터 패드(9b)를 전기적으로 연결하는 금속 배선(9c)을 하나의 마스크로 구성하여 동시에 증착하는 에미터 형성 공정, 상기 베이스층(4)을 노출시키기 위해 상기 형성된 에미터(9)를 마스크로 하여 상기 캡층(1), 에미터층(2), 스페이서층(3)을 식각하는 에미터 메사식각 공정, 상기 노출된 베이스층(4)표면 위에 베이스전극(11a)이 상기 에미터전극(9a)을 둘러싸도록 베이스(11)를 형성하되, 상기 베이스 전극(11a)과, 베이스패드(11b)그리고 상기 베이스전극(11a)과 베이스패드(11b)를 전기적으로 연결하는 금속배선(11c)을 하나의 마스크로 구성하여 동시에 증착하는 베이스형성 공정, 상기 부콜렉터층(6)의 일부를 노출시키기 위해 상기 베이스층(4) 및 콜렉터층(5)을 식각하되, 상기 콜렉터층(5)은 2단계로 나누어 1단계 식각은 상기 콜렉터층(5)의 중간부까지만 식각하고,2단계 식각은 부콜렉터층(6)의 일부만 노출되도록 상기 콜렉터층(5)을 일부 식각하는 베이스 메사식각 공정, 상기 노출된 부콜렉터층(6) 표면위에 콜렉터(12)를 형성하되, 상기 콜렉터전극(12a)과, 콜렉터패드(12b)그리고, 상기 콜렉터전극 (12a)과 콜렉터패드(12b)를 전기적으로 연결하는 금속배선(12c)을 하나의 마스크로 구성, 하여 동시 증착하는 콜렉터 형성공정 및 소자분리(isolation)을 위해 전류된 콜렉터층(5)과 부콜렉터층(6) 및 버퍼층(7)을 측방향 과식각에 의해 식각하여, 상기 에미터(9)와 베이스(11)과 콜렉터(12)의 금속배선들(9c,11c,12c)하부에 빈공간(14)이 형성되도록하는 메사식각 공정을 포함하는 이종접합 바이폴라 트랜지스터의 제조방법
- 제1항에 있어서, 상기 에미터 메사 식각 공정은 상기 에미터,베이스,콜렉터의 전극(9a,11a,12a)과 패드(9b,11b,12b)를 전기적으로 연결하는 금속배선들(9c,11c,12c)이 공정증에 파손되는 것을 방지하기 위하여 상기 금속배선들의 소정위치에 파손방지를 위한 지지수단(9d,11d,12d)을 미리 형성하는 것을 특징으로 하는 이종접합 바이폴라 트랜지스터의 제조방법
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940014064A KR0138842B1 (ko) | 1994-06-21 | 1994-06-21 | 이종접합 바이폴라 트랜지스터의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940014064A KR0138842B1 (ko) | 1994-06-21 | 1994-06-21 | 이종접합 바이폴라 트랜지스터의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960002807A KR960002807A (ko) | 1996-01-26 |
| KR0138842B1 true KR0138842B1 (ko) | 1998-04-27 |
Family
ID=19385773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940014064A KR0138842B1 (ko) | 1994-06-21 | 1994-06-21 | 이종접합 바이폴라 트랜지스터의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0138842B1 (ko) |
-
1994
- 1994-06-21 KR KR1019940014064A patent/KR0138842B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960002807A (ko) | 1996-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5512496A (en) | Method of making collector-up bipolar transistor having improved emitter injection efficiency | |
| US6031255A (en) | Bipolar transistor stabilized with electrical insulating elements | |
| US6680494B2 (en) | Ultra high speed heterojunction bipolar transistor having a cantilevered base | |
| US20030085412A1 (en) | Fabrication of a heterojunction bipolar transistor with integrated MIM capacitor | |
| US7354820B2 (en) | Heterojunction bipolar transistor with dielectric assisted planarized contacts and method for fabricating | |
| JP3507828B2 (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| US6870184B2 (en) | Mechanically-stable BJT with reduced base-collector capacitance | |
| JP2001308108A (ja) | 電界効果トランジスタおよびその製造方法 | |
| US5625206A (en) | High-speed double-heterostructure bipolar transistor devices | |
| US5656515A (en) | Method of making high-speed double-heterostructure bipolar transistor devices | |
| JPH1051012A (ja) | ＧａＡｓ基体をベースとする高周波ショットキーバリアダイオードの製造方法 | |
| KR20110064889A (ko) | 단일 기판 집적 회로 장치 및 그 제조 방법 | |
| JP3078420B2 (ja) | 半導体デバイス | |
| US6495869B2 (en) | Method of manufacturing a double-heterojunction bipolar transistor on III-V material | |
| KR0138842B1 (ko) | 이종접합 바이폴라 트랜지스터의 제조방법 | |
| SE509780C2 (sv) | Bipolär effekttransistor och framställningsförfarande | |
| JP2007273538A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| US5387808A (en) | Heterojunction bipolar transistors with sloped regions | |
| EP1471580A2 (en) | Bipolar transistor and method of producing same | |
| JPH0588541B2 (ko) | ||
| JP4783601B2 (ja) | 光電子集積回路とその製造方法 | |
| JP3730873B2 (ja) | 片持ちベースを有する超高速ヘテロ接合バイポーラ・トランジスタ | |
| JP2976664B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2526627B2 (ja) | バイポ―ラトランジスタ | |
| JP2000138226A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20030130 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |