KR0136480B1

KR0136480B1 - 내용 주소화 기억 장치의 쿼드 값 인코딩 방법

Info

Publication number: KR0136480B1
Application number: KR1019940028656A
Authority: KR
Inventors: 박태근
Original assignee: 김주용; 현대전자산업주식회사
Priority date: 1994-11-02
Filing date: 1994-11-02
Publication date: 1999-05-15
Also published as: KR960018894A

Abstract

본 발명은 저장된 자료를 기억된 내용에 의해 찾을 수 있는 내용 주소화 기억 장치(Content Addressable Memory; CAM이라 칭함)의 쿼드 값 인코딩 방법에 관한 것으로, 데이터와 마스크 값을 인코딩 함으로써 한 워드 내에 있는 두 이진 내용 주소화 기억 장치(CAM)셀을 이용하여 쿼드값(0, 1, *, N)을 읽고, 쓰고, 검색하는 것을 특징으로 한다.

Description

내용 주소화 기억 장치(CAM)의 쿼드 값 인코딩 방법

제1도는 1비트 CAM 셀의 회로도.

제2도는 종래의 일반적인 CAM의 쿼드 값 인코딩 회로도.

제3도는 본 발명에 따른 CAM의 쿼드 값 인코딩 회로도.

본 발명은 저장된 자료를 기억된 내용에 의해 찾을 수 있는 내용 주소화 기억 장치(Content Addressable Memory; 이하 CAM이라 칭함)에 관한 것으로서, 특히 내용 주소화 기억 장치에 저장되는 데이터를 쿼드(quad)값으로 인코딩(encoding)하는 방법에 관한 것이다.

최근 정보의 포맷이 종래의 0과 1의 이진표현에서 벗어나 여러 가지의 다양한 포맷으로 변해 가고 있다. 예를 들어, 종래의 0과 1만을 이용하여 나타내던 영상데이터를 0,1,*,N으로 구성되는 쿼드 값으로 인코딩함으로써 처리 속도와 알고리즘 등에서 여러 가지 이점을 기대할 수 있고 ,패턴 매칭이나 로직 최소화 분야에서도 정보를 쿼드값으로 인코딩함으로써 처리능력의 향상을 얻을 수 있다. 쿼드 값이란 0, 1, *, N의 네 값을 말하며, 0과 1은 기존의 이진 값이고, *는 어떤 값과도 매치(match)가능한 무정의(don't care) 값이고, N은 무정의 값 이외에 모든 값과 매치 되지 않는 비매치(never match)값이다.

이러한 요구로부터, 본 발명은 상기 쿼드 값을 저장된 자료를 주소에 의해서 읽고 쓰는 기존의 RAM구조와는 달리 외부의 정보를 저장된 내용과 비교함으로써 읽고 쓰는 연관 기억장치(associative memory)구조의 CAM에 효과적인 인코딩하는 방법을 제공한다.

제1도는 1비트 CAM셀의 회로도를 도시한 것으로, CAM 에스렘(SRAM)셀(10) 및 비트라인/비트_바 라인을 통해 입력되는 데이터와 에스램 셀(10)에 저장되어 있는 데이터를 서로 비교하기 위한 비교기(12)로 구성되어 읽기/쓰기 기능 이외에 저장된 정보와 외부에서 주어진 데이터 값을 매칭할 수 있는 기능도 함께 갖는 메모리이다. 먼저, 매치 라인이 프리 차지(precharge) 되었다가 저장된 정보와 외부에서 주어진 데이터 값을 비교하여 선택적으로 방전(discharge)됨으로써 매치 수행이 이루어진다. 메모리 코어 상단에 데이터 레지스터와 마스크 레지스터(도면에는 도시되어 있지 않음)가 있어 비교하고자 하는 데이터와 마스크 값이 저장되어 있고, 데이터의 특정한 비트의 마스크 값을1로 세트함으로써 그 비트를 매치 수행으로부터 제외할 수 있다.

제2도는 종래의 일반적인 CAM의 쿼드 값 인코딩 회로도로, 쿼드 값이 저장되어 있으며, 비트라인과 비트-바 라인을 서로 공유하고 있는 두 개의 캠 셀(20,24) 및 두 캠 셀 사이에 위치하며 4개의 트랜지스터로 이루어진 쿼드 매치 회로(22)로 이루어진다.

별도의 추가된 쿼드 매치 회로(22)는 상하 두 CAM셀에 쿼드 값이 각각 저장되어 있을 경우(00, 01, 10, 11)중간에 위치해 쿼드 값 매칭을 수행한다.

이러한 종래의 인코딩 방법은 첫째, 4개의 트랜지스터가 첨가되므로 하드웨어상으로 비경제적이며, 둘째, 쿼드 값을 쓸 때 다른 선택 라인(도면에서 워드i, 워드 i+1)을 가지는 두 개의 상, 하 CAM 셀에 써야하므로 2단계의 쓰기 동작이 필요하고, 셋째, 쿼드 매치 회로(22)의 매치 라인을 프리 차지해 주어야 하므로 전력 소모가 있고, 넷째, 쿼드 값 매칭은 이진 값 매칭과 다른 매치 라인을 사용하므로 별도의 명령어가 필요한 등의 많은 문제점을 안고 있다.

상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은 부수적인 하드웨어의 첨가 없이 같은 워드 내에 있는 두 이진 CAM셀을 이용하여 효과적으로 인코딩하는 내용 주소화 기억 장치의 쿼드 값 인코딩 방법을 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위하여 본 발명은 정 비트 라인과, 부 비트 라인과 ,상기 정 및 부 비트라인을 데이터 입출력 라인으로 하는 에스램 셀 및 비교 수단으로 이루어진 다수개의 내용 주소화 기억 셀을 포함하는 내용 주소화 기억 장치의 쿼드값 인코딩 방법에 있어서, 별도의 하드웨어 추가 없이 동일 워드 라인에 존재하는 제 1내용 주소화 기억 셀 및 제2 내용 주소화 기억 셀에 각각 저장되어 있는 이진 데이터 정보에 따라 쿼드 값을 인코딩하는 내용 주소화 기억장치의 쿼드 값 인코딩 방법을 포함하여 이루어진다.

이하, 본 발명을 상술한다.

본 발명은 쿼드 값의 특성을 연구하여 부수적인 하드웨어의 첨가없이 마스크와 데이터값을 인코딩 함으로써 한 워드 상에 있는 보편적인 두 이진 CAM셀만으로 쿼드 값을 읽고, 쓰고, 매치할 수 있게 하는 방법이다.

상술한 바와 같이, 쿼드 값이란 0, 1, *, N의 네 값을 말하며, 0과 1은 기존의 이진 값이고, *는 어떤 값과도 매치(match) 가능한 무정의(don't care)값이고, N은 무정의 값 이외에 모든 값과 매치 되지 않는 비매치(never match)값으로 이들 4가지 쿼드 값 사이의 매치 진리표는 아래 표 1과 같다.

상기 표 1에서 1은 비교되는 쿼드값이 서로 매치되었음을 나타내고, 0은 비교되는 쿼드 값이 매치되지 않음을 나타낸다.

또한, 네가지 스테이트를 갖는 쿼드 값을 정의하기 위해서는 최소한 2비트가 필요하기 때문에 아래 표2와 같이 쿼드 값을 정의한다. 표2는 한 워드 내의 두 CAM셀(제1 캠 셀 및 제2 캠 셀)에 저장된 각 이진 정보가 의미하는 쿼드 값을 정의한 것으로서, 제1 캠 셀에 저장된 값이 0이고, 제2 캠 셀에 저장된 값이 0일 경우 그 두 캠 셀에 의해 저장된 데이터의 쿼드 값은 0이며, 제1 캠 셀에 저장된 값이 1이고, 제2 캠 셀에 저장된 값이 1일 경우 그 두 캠 셀에 의해 저장된 데이터의 쿼드 값은 1이며, 제 1 캠 셀에 저장된 값이1이고, 제2 캠 셀에 저장된 값이 0일 경우 그 두 캠 셀에 의해 저장된 데이터의 쿼드 값은 *이며, 제 1캠 셀에 저장된 값이 0이고, 제2 캠 셀에 저장된 값이 1일 경우 그 두 캠 셀에 의해 저장된 데이터의 쿼드 값은 N을 각각 나타낸다.

표 3은 본 발명의 핵심으로서, 외부에서 입력되는 데이터와 마스크 값에 따른 쿼드 값을 나타낸 것이다.

표 3에서 *로 표시된 데이터 비트는 그의 마스크 비트가 1이므로 0이나 1의 어떤 값을 가져도 상관없다는 것을 의미한다. 제1 데이터 및 마스크 값이 각각 1, *이고 , 제2데이터 및 마스크 값이 각각 0, 0 일경우에 쿼드 값 0라 하고, 제1 데이터 및 마스크 값이 각각 0, 1이고, 제2 데이터 및 마스크 값이 각각 0, 0일 경우에 쿼드 값 1라 하고, 이런 방법으로 제1 데이터 및 마스크 값과, 제2 데이터 및 마스크 값을 인코딩하여 쿼드 값을 정한다.

두 개의 캠 셀 내에 저장된 이진 정보에 의해 인코딩된 데이터 쿼드 값과 입력되는 데이터 쿼드값 사이의 비교는, 표 2의 제1 캠 셀에 저장된 이진 정보는 표 3의 제1 데이터 및 마스크 값과, 표 2의 제2캠 셀에 저장된 이진 정보는 표 3의 제2 데이터 및 마스크 값과 표 1에 따른 매치 수행에 의해서 이루어지고, 그 매치 수행 결과는 아래 표 4와 같다.

표 4에서 세로축은 제1 캠 셀 및 제2 캠 셀에 저장된 이진 정보로 인코딩된 쿼드 값을, 가로축은 데이터 값과 마스크 값에 의해 인코딩 된 쿼드 값을, M은 마스크 값을, D는 데이터 값을 각각 나타낸다. 표 4에 도시된 매치 수행 결과를 살펴보자. 우선 제1 및 제2캠 셀을 통해 0의 쿼드 값으로 인코딩된 경우를 살펴보면, 제1 캠셀에 저장된 이진 정보0과 제1 마스크 값 및 데이터 값 M=1, D=*를 비교하면 마스크 값이 1이므로 데이터 값에 상관없이 매치가 되고, 제2 캠 셀에 저장된 이진정보0과 제2 마스크 값 및 데이터 값 M=0, D=0을 비교하면 마스크 값이 0이므로 데이터 값을 비교하면 동일한 0 값으로 매치가 된다. 여기서, 제1 및 제2 캠셀에서 모두 매치가 되었으므로 최종적으로 매치 되었음을 알린다. 다음으로, 제1 및 제2 캠셀을 통해 1의 쿼드 값으로 인코딩된 경우를 살펴보면, 제1 캠 셀에 저장된 이진정보 1과 제1 마스크 값 및 데이터 값 M=1, D=*를 비교하면 마스크 값이 1이므로 데이터 값에 상관없이 매치가 되고, 제2 캠셀에 저장된 이진 정보 1과 제2마스크 값 및 데이터 값 M=0,D=0을 비교하면 마스크 값이 0이므ㅀ 데이터 값을 비교하면 1과 0으로 다르기 때문에 매치되지 않는다. 여기서, 제1 캠 셀에서는 매치가 되었고, 제2 캠 셀에서는 매치가 되지 않았음으로 최정 매치결과는 매치가 되지 않았음을 알린다. 왜냐하면, 각 캠 셀이 동일한 매치 라인에 연결되어 있음으로해서 두 캠 셀이 모두 매치 되어야만 최종 매치가 되는 것이고, 두 셀 중 어느 하나라도 매치가 되지 않으면 최종적으로 매치가 되지 않는 것이다. 이와 같이 모든 경우에 대하여 최종 매치 수행 결과를 얻을 수 있다.

다음으로, 제3도는 본 발명에 따른 CAM의 쿼드 값 인코딩 회로도로, 도면에 도시된 바와 같이 한 워드 내에 있는(동일한 선택 라인을 가진)두 CAM 셀(20 및 30)을 이용하여 하드웨어의 첨가 없이 쿼드 값을 인코딩 할 수 있다. 이때 두 CAM셀은 동일 워드 내에 있으며 반드시 인접할 필요는 없으며, 동일 워드 내의 어떤 셀이어도 가능하다.

상기 표 4와 제3도를 참조하여 최종 매치 수행 결과의 일예를 설명한다.

마스크 값 및 데이터 값에 관련된 비트 라인과 비트_바 라인에 실리는 값은 먼저 마스크 값이 1인 경우에는 데이터 값에 상관없이 캠 셀에 저장된 데이터와 매치가 되어야함으로 항상 비트 라인 및 비트_라인에 0의 값이 실리고, 마스크 값이 0, 데이터 값이 0인 경우에는 비트 라인에는0, 비트_바 라인에는 1의 값이 실리고, 마스크 값이0, 데이터값이 1인 경우에는 비트 라인에는1, 비트_바 라인에는 0의 값이 실린다.

두 캠 셀의 쿼드 값 0이 인코딩되어 있는 경우에 먼저, 제1 캠 셀(20)의 매치 동작을 살펴보면, 쿼드 값이 0이므로 제1 캠 셀(20)에 저장된 이진 정보는 0이다. 이때. 마스크 값이 1, 데이터 값이 *이 입력되었다면, 우선 제1 캠 셀(20)의 비트 라인 및 비트_바 라인에 0의 값이 실린다. 이때 비교기의 제1 및 제2 트랜지스터(31,33)가 턴-오프가 되어 매치 라인은 프리차지된 상태 그대로를 유지하게 되어 셀에 저장된 데이터에 상관없이 제1 캠 셀(20)은 매치된다. 다음으로, 제2 캠 셀(30)의 매치동작을 살펴보면, 쿼드 값이 0이므로 제2 캠 셀(30)에 저장된 이진 정보 역시 0이다. 이때, 마스크 값이 0, 데이터 값이 0이 입력되었다면, 제2 캠셀(30)의 비트 라인에는 0, 비트_바 라인에는 1의 값이 실린다. 이때 비교기의 제5 트랜지스터(35)는 턴-오프가 되고, 제6 트랜지스터(37)는 턴-온이 된다. 제7 트랜지스터(36)는 셀에 저장되어 있는 0의 값의 반전된 값을 게이트 입력으로 받아 턴-온 되고, 제8 트랜지스터(38)는 셀에 저장되어 있는 0의 값을 게이트 입력으로 받아 턴-오프되어, 매치 라인은 프리차지된 상태 그대로를 유지하게 되어 제2 캠 셀(30)역시 매치된다. 따라서, 제1 및 제2 캠 셀(20,30)에 인코딩 된 쿼드 값과 매치됨을 알 수 있다.

다음으로, 마스크 값이 0, 데이터 값이1이 입력되었을 경우의 매치 동작을 살펴본다. 이때, 제1 캠 셀(20)의 비트 라인에1, 비트_바 라인에 0의 값이 각각 실리게 되어 제1 및 제3 트랜지스터(31,32)는 턴-온 되어 매치 라인이 디스차지된다. 쿼드 값에 대한 매치동작은 제1 및 제2 캠 셀(20,30) 모두에서 매치되어야 하기 때문에, 제1 및 제2 캠 셀(20,30)에 인코딩된 쿼드 값과 매치되지 않음을 알 수 있다.

제3도 및 표 4를 통해 쿼드 값 매치는 그를 위한 부수적인 하드웨어나 특정한 명령어 필요없이 마스크와 데이터 값을 표2와 표3의 방법으로 인코딩함에 의하여 가능하며, 그의 매치 수행방식은 이진 매치 방식과 동일하며, 매치 결과도 쿼드 매치 결과인 표 1과 동일하므로 모든 것이 만족된다.

본 발명에 의하여 기대되는 효과 및 이점은 다음과 같다.

첫째, 일반적인 이진 값과 쿼드 값이 동일한 워드에 존재하므로 두 워드를 이용하는 종래의 방법에 비해 스페이스를 절약할 수 있다.

둘째, 쿼드 값을 위한 부수적인 하드웨어의 추가가 필요치 않으므로 CAM 코어의 구조가 간단해지고 면적과 소비전력을 줄일 수 있다.

셋째. 쿼드 값을 나타내기 위한 두 CAM 셀은 반드시 인접해 있을 필요는 없으므로 다이나믹한 인코딩 방법을 사용할 수 있다.

네째, 쿼드 값도 이진 값과 같은 방법으로 매치 되므로 매치 방법이 일원화되고 단순화 된다. 그러므로 쿼드 값 매치를 위한 특별한 명령어가 필요치 않다.

Claims

정 비트 라인과, 부 비트 라인과, 상기 정 및 부 비트라인을 데이터 입출력 라인으로 하는 에스램 셀 및 비교 수단으로 이루어진 다수개의 내용 주소화 기억 셀을 포함하는 내용 주소화 기억 장치의 쿼드 값 인코딩 방법에 있어서, 별도의 하드웨어 추가없이 동일 워드 라인에 존재하는 제1 내용 주소화 기억 셀 및 제2 내용 주소화 기억 셀에 각각 저장되어 있는 이진 데이터 정보에 따라 쿼드값을 인코딩하는 내용 주소화 기억 장치의 쿼드 값 인코딩 방법.
제1항에 있어서, 상기 제1 내용 주소화 기억 셀의 내용과 비교하기 위해 입력되는 제1 마스크 값 및 데이터 값이 각각 1, 무정의값이고, 상기 제2 내용 주소화 기억 셀의 내용과 비교하기 위해 입력되는 제2 마스크 값 및 데이터 값이 각각 0, 0일 때 상기 제1 및 제2 내용 주소화 기억 셀과 비교하기 위한 쿼드 값을 0으로 인코딩하는 내용 주소화 기억 장치의 쿼드 값 인코딩 방법.
제1항에 있어서, 상기 제1 내용 주소화 기억 셀의 내용과 비교하기 위해 입력되는 제1 마스크 값 및 데이터 값이 각각 0, 1이고, 상기 제2 내용 주소화 기억 셀의 내용과 비교하기 위해 입력되는 제2 마스크 값 및 데이터 값이 각각 1, 무정의값일 때 상기 제1 및 제2 내용 주소화 기억 셀과 비교하기 위한 쿼드 값을 1로 인코딩하는 내용 주소화 기억 장치의 쿼드 값 인코딩 방법.
제1항에 있어서, 상기 제1 내용 주소화 기억 셀의 내용과 비교하기 위해 입력되는 제1 마스크 값 및 데이터 값이 각각 1, 무정의값 이고, 상기 제2 내용 주소화 기억 셀의 내용과 비교하기 위해 입력되는 제2 마스크 값 및 데이터 값이 각각 1. 무정의값일때 상기 제1 및 제2 내용 주소화 기억 셀과 비교하기 위한 쿼드 값을 무정의값으로 인코딩하는 내용 주소화 기억 장치의 쿼드 값 인코딩 방법.
제2항 또는 제4항에 있어서, 상기 내용 주소화 기억 셀에 입력된 마스크 값이 1인 경우에는 상기 입력되는 데이터 값에 상관없이 상기 내용 주소화 기억 셀에 저장된 데이터와 매치가 되도록, 상기 해당 내용 주소화 기억 셀의 정비트 라인 및 부 비트 라인은 항상 0의 값을 갖는 것을 특징으로 하는 내용 주소화 기억 장치의 쿼드 값 인코딩 방법.
제1항에 있어서, 상기 제1 내용 주소화 기억 셀의 내용과 비교하기 위해 입력되는 제1 마스크 값 및 데이터 값이 각각 0, 1이고, 상기 제2 내용 주소화 기억 셀의 내용과 비교하기 위해 입력되는 제2 마스크 값 및 데이터 값이 각각 0, 0일 때 상기 제1 및 제2 내용 주소화 기억 셀과 비교하기 위한 쿼드 값을 비매치값으로 인코딩하는 내용 주소화 기억 장치의 쿼드 값 인코딩 방법.
제6항에 있어서, 상기 내용 주소화 기억 셀에 입력된 마스크 값이 0이고, 데이터 값이 0인 경우에는 상기 해당 내용 주소화 기억 셀의 정 비트 라인을 0으로, 부 비트 라인을 항상 1의 값을 갖도록 하는 것을 특징으로 하는 내용 주소화 기억 장치의 쿼드값 인코딩 방법.
제6항에 있어서, 상기 내용 주소화 기억 셀에 입력된 마스크 값이0이고, 데이터 값이 1인 경우에는 상기 해당 내용 주소화 기억 셀의 정 비트 라인을 1로, 부 비트 라인을 항상 0으로 하는 것을 특징으로 하는 내용 주소화 기억 장치의 쿼드 값 인코딩 방법.
제5항, 제7항 및 제8항 중 어느 한 항에 있어서, 하나의 쿼드 값으로 인코딩하는 상기 제1 내용 주소화 기억 셀 및 상기 제2 내용 주소화 기억 셀에 각각 저장되어 있는 이진 정보와 상기 제1 내용 주소화 기억 셀 및 상기 제2 내용 주소화 기억 셀의 각 정 비트 라인 및 부 비트 라인을 통해 입력 되는 이진 정보를 상기 비교 수단을 통해 각각 비교한 후 상기 두 기억 셀에 대해 모두 매치가 되었을 경우에 쿼드 값이 매칭되는 것으로 하는 내용 주소화 기억 장치의 쿼드 값 인코딩 방법.