KR0135840B1 - 개구부 매몰(filling)장치와 이를 이용한 반도체소자 제조방법 - Google Patents
개구부 매몰(filling)장치와 이를 이용한 반도체소자 제조방법Info
- Publication number
- KR0135840B1 KR0135840B1 KR1019940018077A KR19940018077A KR0135840B1 KR 0135840 B1 KR0135840 B1 KR 0135840B1 KR 1019940018077 A KR1019940018077 A KR 1019940018077A KR 19940018077 A KR19940018077 A KR 19940018077A KR 0135840 B1 KR0135840 B1 KR 0135840B1
- Authority
- KR
- South Korea
- Prior art keywords
- opening
- substrate
- rotating
- rotating shaft
- material layer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 238000000034 method Methods 0.000 title claims description 25
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 238000010438 heat treatment Methods 0.000 claims abstract description 18
- 239000000463 material Substances 0.000 claims abstract description 14
- 239000007789 gas Substances 0.000 claims description 14
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 12
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 10
- 229910052782 aluminium Inorganic materials 0.000 claims description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 9
- 238000002347 injection Methods 0.000 claims description 8
- 239000007924 injection Substances 0.000 claims description 8
- 229910052786 argon Inorganic materials 0.000 claims description 6
- 229910052736 halogen Inorganic materials 0.000 claims description 6
- 150000002367 halogens Chemical class 0.000 claims description 6
- 238000002955 isolation Methods 0.000 claims description 6
- 229910052757 nitrogen Inorganic materials 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 17
- 239000011800 void material Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000005054 agglomeration Methods 0.000 description 2
- 230000002776 aggregation Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000005484 gravity Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000004040 coloring Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 230000009969 flowable effect Effects 0.000 description 1
- -1 for example Inorganic materials 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67098—Apparatus for thermal treatment
- H01L21/67115—Apparatus for thermal treatment mainly by radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67092—Apparatus for mechanical treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Element Separation (AREA)
Abstract
개구부 매몰(filling) 장치와 이를 이용한 반도체소자 제조방법이 개시되어 있다. 회전축, 모터, 회전축을 중심으로 회전축과 연결된 다수개의 플레이트 및 가열장치를 구비하는 챔버와 가스 주입부를 구비한 반도체 제조장치를 이용하여 반도체소자 개구부를 매몰시킨다. 반도체소자의 개구부, 예컨대 트랜치 혹은 콘택홀 매몰시 기판을 회전시켜 발생되는 원심력을 이용하여 매몰시키고자 하는 물질이 아래로 내려가도록 하여 개구부를 보이드 없이 완전히 매몰시킬 수 있다.
Description
제1A도 내지 제1C도는 종래의 트랜치 매몰 방법에 의한 문제점을 설명하기 위한 도면도.
제2A도 및 제2B도는 종래의 콘택 매몰 방법에 의한 문제점을 설명하기 위한 도면도.
제3도는 본 발명에서 사용되는 반도체 제조장치를 도시.
제4A도 내지 제4D도는 본 발명에 의한 제1실시예를 설명하기 위한 단면도.
제5A도 내지 제5C도는 본 발명에 의한 제2실시예를 설명하기 위한 단면도.
본 발명은 개구부 매몰(filling)장치 및 이를 이용한 반도체소자 제조방법에 관한 것으로, 특히 트랜치 혹은 콘택홀과 같은 개구부 매몰시 매몰 특성을 향상시킬 수 있는 제조장치 및 그를 이용한 반도체소자 제조방법에 관한 것이다.
반도체장치가 고집적화됨에 따라 소자와 소자를 절연시키는 데 사용되는 소자분리영역의 면적뿐만 아니라 콘택의 크기도 감소하게 되었다. 이에 따라, 각각의 소자를 절연시키기 위한 트랜치, 혹은 매몰콘택 형성시 보이드(void)없이 이들을 매몰시키는 방법은 반도체 제조공정에 있어서 큰 과제로 대두되어 왔다.
제1A도 내지 제1C도는 종래의 트랜치 매몰 방법에 의한 문제점을 설명하기 위한 도면들이다.
제1A도를 참조하면, 참조부호 10은 반도체 기판을, 참조부호 15는 절연막을, 참조부호 20은 단차도포성 불량으로 인해 형성된 보이드를 나타낸다. 통상적으로 상기 절연막(15), 예컨대 산화막은 화학기상 증착방법으로 산화물을 증착하고 트랜치를 매몰시켜 형성하는데, 고집적화에 따른 단차도포성 불량으로 상기 절연막(15) 중앙에 보이드(void, 20)가 형성된다. 상기 보이드(20)는 후속 열처리공정이 진행됨에 따라 표면적을 줄이려는 방향으로 진행되어 동그란 구멍 모양의 보이드(25)을 형성하게 된다(제1B도 참조).
제1B도는 열처리가 진행됨에 따라 형성된 구멍 모양의 보이드(25)를 도시한 것이며, 제1C도는 실제 공정에서 발생된 상기 구멍 모양의 보이드를 촬영한 SEM사진이다. 상기 SEM 사진에서 나타난 보이드는 콘트라스트 조정을 위해 산화막에 착색 처리한 후 수득하여, 실제 크기보다 확대되어 보여진다.
상기와 같은 보이드(25)는 공정의 마진이 작을 경우 에칭 단계에서 표면에 노출되는 부분이 발생하게 되고, 노출된 부분에 게이트 물질이 채워져 게이트 스트링거가 발생되거나 혹은 이온주입시 노출된 보이드 측벽이나 아래에 원하지 않는 도핑이 되어 소자의 동작에 악영향을 미칠 수 있다.
제2A도 및 제2B도눈 종래의 콘택 매몰 방법에 의한 문제점을 설명하기 위한 도면들이다.
제2A도를 참조하면, 참조부호 50은 반도체 기판을, 참조부호 55는 콘택홀이 형성되어 있는 절연층을, 참조부호 60은 콘택홀을 형성하기 위한 배선층을 나타낸다. 통상적으로, 상기 배선층(60), 예컨대 알루미늄층은 알루미늄을 증착하고 콘택홀을 매몰시켜 형성하는데, 이 또한 상기 소자분리영역 형성시와 마찬가지로 고집적화에 따른 콘택 사이즈의 감소로 인해 단차도포성 불량이 발생하게 되고 후속되는 열처리 공정에서 상기 알루미늄이 콘택홀의 윗부분에 뭉쳐지는 응집현상(agglomeration)이 발생되어, 콘택불량을 유발하게 된다(제2B도 참조).
따라서, 본 발명의 목적은 상기한 문제점들을 해결하여 매몰 특성을 향상시킬 수 있는 반도체 제조장치를 제공하는 것이다.
본 발명의 다른 목적은 상기 제조장치를 이용하여 반도체소자를 제조하는 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여 본 발명은, 회전축, 상기 회전축을 회전시키는 모터, 상기 회전축을 중심으로 회전축과 평행한 상태로 원을 이루도록 연결된 다수개의 플레이트들 및 상기 플레이트를 향해 설치되어 있는 가열장치를 구비하는 챔버와 상기 챔버에 가스를 주입하는 가스 주입부를 구비하는 것을 특징으로 하는 개구부 매몰장치를 제공한다.
상기 장치는 상기 챔버를 개폐하는 웨이퍼 로드락(load lock) 시스템과 챔버내에서 웨이퍼를 장착시키는 웨이퍼 운반시스템을 더 구비할 수 있다. 상기 가열장치는 할로겐 램프를 사용하는 것이 바람직하고, 상기 가스주입부는 질소 또는 아르곤 가스 주입부이다.
상기 다른 목적을 달성하기 위하여 본 발명은, 반도체 기판에 개구부를 형성하는 공정, 상기 개구부상에 상기 개구부를 채우도록 물질층을 도포하는 공정 및 상기 기판을 고속으로 회전시킴과 동시에 상기 물질층이 플로우(flow)될 수 있는 온도까지 가열하여 상기 물질층이 상기 개구부를 완전히 채우는 공정을 구비하는 것을 특징으로 하는 반도체소자 제조방법을 제공한다.
상기 개구부가 소자분리를 위해 형성된 트랜치일 경우, 상기 물질층은 실리콘 산화물로 형성하는 것이 바람직하며, 상기 개구부가 콘택홀인 경우, 상기 물질층은 알루미늄으로 형성하는 것이 바람직하다. 한편 상기 회전 및 가열공정은 질소 또는 아르곤 가스 분위기에서 진행하여 기판의 산화를 방지한다.
본 발명에서는 개구부, 예컨대 트랜치 혹은 콘택홀 매몰시 기판을 회전시켜 발생되는 원심력을 이용하여 매몰시키고자 하는 물질이 아래로 내려가도록 하여 개구부를 보이드 없이 완전히 매몰시킬 수 있다.
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명하고자 한다.
제3도 및 제5C도는 본 발명에 따르는 제조장치 및 제조방법을 설명하기 위한 도면들이다.
제3도는 본 발명에서 사용되는 반도체 제조장치를 도시한 것으로, 참조부호 100은 회전축을, 참조부호 105는 회전축을 회전시키기 위한 모터를, 참조부호 110은 회전축에 평행하게 연결된 플레이트를, 참조부호 115는 웨이퍼를, 참조부호 120은 가열장치를, 참조부호 125는 가스주입부를, 참조부호 130은 웨이퍼 운반 시스템을, 참조부호 135는 웨이퍼 로드락(load lock) 시스템을, 140은 챔버(chamber)를 나타낸다.
웨이퍼 운반 시스템(130)에 의해 웨이퍼(115) 플레이트(110)에 장착되고, 웨이퍼 로드락 시스템(135)에 의해 상기 챔버(140)가 닫히게 된다. 모터(105)에 의해 회전축(100)이 회전하면, 상기 회전축(100)을 중심으로 회전축(100)과 평행한 상태로 원을 이루도록 연결된 다수개의 플레이트들(110) 역시 회전하게 된다. 이때, 회전하는 도중 가열장치(120), 예컨대 할로겐 램프로 웨이퍼(115)를 가열한다. 상기 할로겐 램프는 필요에 따라 다수개를 설치할 수 있다. 한편, 이러한 공정은 가열장치(120)에 의한 고온진행이 포함되므로 공정중 산화반응이 일어나지 않도록 가스주입부(125)로부터 질소가스나 아르곤가스를 주입하는 것이 바람직하다.
제4A도 내지 제4D도는 본 발명에 의한 제1실시예를 설명하기 위한 단면도들이다.
제4A도를 참조하면, 반도체기판(150)의 소자 분리영역에 원하는 깊이의 트랜치(155)를 형성한다. 반도체소자가 고집적화됨에 따라 상기 트랜치(155)의 폭은 점차 감소하게 된다.
제4B도를 참조하면, 트랜치(155)가 형성된 상기 기판(150) 전면에 절연막, 예컨대 산화막(160)을 형성한다. 상기 산화막(160)은 화학기상증착방법으로 산화물을 상기 기판 전면에 증착하고 트랜치를 매몰시켜 형성하는데, 고집적화에 따른 단차도포성 불량으로 상기 산화막(160)중앙에 보이드(void, 165)가 형성될 수 있다.
제4C도를 참조하면, 상기 산화막(160)이 형성되어 있는 상기 기판(150)을 제3A도의 제조장치에 장착한 다음, 고속도로 회전시킨다. 이때, 상기 기판(150)은 회전하는 축의 방향과 평행하게 장착하거나 또는 중력 영향으로부터 완전 수직방향의 원심력을 갖도록 약간 기울어지게 장착한다. 동시에, 가열장치, 예컨대 할로겐 램프를 이용하여 회전하는 상태의 상기 기판을 상기 산화물이 플로우(flow)될 수 있는 정도의 온도로 가열시킨다. 회전에 의한 원심력에 의해 상기 플로우 가능한 산화물은 트랜치 내부의 아래로 내려가게 되고 형성되어 있던 상기 보이드(165)를 채우게 된다. 따라서, 기판 상의 상기 산화막(160)의 두께는 다소 감소하게 된다. 이때, 상기 회전 및 가열 공정은 질소 혹은 아르곤 가스 분위기에서 실시하여 상기 기판의 산화반응으로 보호하여야 한다.
제4D도를 참조하면, 상기 산화막(160)을 에치백하여 상기 기판(150)에 소자분리영역(170)을 완성한다.
제5A도 내지 제5C도는 본 발명에 의한 제2실시예를 설명하기 위한 단면도들이다.
제5A도를 참조하면, 반도체 기판(200) 상에 절연막(205)을 형성하고, 상기 절연막(205)에 개구부, 예컨대 콘택홀(210)을 형성한다.
제5B도를 참조하면, 콘택홀(210)이 형성되어 있는 기판(200) 전면에 금속, 예컨대 알루미늄을 증축하여 알루미늄층(215)을 형성한다.
제5C도를 참조하면, 상기 알루미늄층(215)이 형성되어 있는 상기 기판(200)을 제3A도의 제조장치에 장착한 다음, 고속도로 회전시킨다. 이때, 제1실시예에서와 마찬가지로 상기 기판(200)은 회전하는 축의 방향과 평행하게 장착하거나 또는 중력의 영향으로부터 완전 수직방향의 원심력을 갖도록 약간 기울어지게 장착한다. 동시에, 가열장치, 예컨대 할로겐 램프를 이용하여 회전하는 상태의 상기 기판을 상기 알루미늄이 플로우(flow) 될 수 있는 정도의 온도로 가열시킨다. 회전에 의한 원심력에 의해 상기 플로우 가능한 금속물은 콘택홀(210)내부의 아래로 내려가 상기 콘택홀(210)을 채우게 된다.
본 발명에 의하면, 물질층으로 개구부, 예컨대 트랜치 또는 콘택홀을 매몰시키는 공정에 있어서 기판을 회전시킴과 동시에 가열함으로써 물질층이 플로우되도록 하여 종래의 고집적화된 반도체소자 제조공정에서 발생하던 보이드 또는 응집현상을 방지할 수 있다.
본 발명은 상기 실시예에만 한정되지 않으면, 많은 변형이 본 발명이 속한 기술적 사상내에서 당 분야에서 통상의 지식을 가진 자에 의해 가능함은 명백하다.
Claims (10)
- 회전축; 상기 회전축을 회전시키는 모터; 상기 회전축을 중심으로 회전축과 평행한 상태로 원을 이루도록 연결된 다수개의 플레이트들 및 상기 플레이트를 향해 설치되어 있는 가열장치를 구비하는 챔버와; 상기 챔버에 가스를 주입하는 가스 주입부를 구비하는 것을 특징으로 하는 개구부 매몰장치.
- 제1항에 있어서, 상기 장치는 상기 챔버를 개폐하는 웨이퍼 로드락(load lock) 시스템과 챔버내에서 웨이퍼를 장착시키는 웨이퍼 운반시스템을 더 구비하는 것을 특징으로 하는 개구부 매몰장치.
- 제1항에 있어서, 상기 가열장치는 할로겐 램프를 사용하는 것을 특징으로 하는 개구부 매몰장치.
- 제1항에 있어서, 상기 가스 주입부는 질소 또는 아르곤가스가 주입부인 것을 특징으로 하는 개구부 매몰장치.
- 반도체 기판에 개구부를 형성하는 공정; 상기 개구부 상에 상기 개구부를 채우도록 물질층을 도포하는 공정; 및 상기 기판을 고속으로 회전시킴과 동시에 상기 물질층이 플로우(flow)될 수 있는 온도까지 가열하여 상기 물질층이 상기 개구부를 완전히 채우는 공정을 구비하는 것을 특징으로 하는 반도체소자 제조방법.
- 제5항에 있어서, 상기 개구부는 소자분리를 위해 형성된 트랜치인 것을 특징으로 하는 반도체소자 제조방법.
- 제5항 또는 제6항에 있어서, 상기 물질층은 실리콘 산화물로 형성하는 것을 특징으로 하는 반도체소자 제조방법.
- 제5항에 있어서, 상기 개구부는 콘택홀인 것을 특징으로 하는 반도체소자 제조방법.
- 제5항 또는 제8항에 있어서, 상기 물질층은 알루미늄인 것을 특징으로 하는 반도체소자 제조방법.
- 제5항에 있어서, 상기 회전 및 가열공정은 질소 또는 아르곤 가스분위기에서 진행하는 것을 특징으로 하는 반도체소자 제조방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940018077A KR0135840B1 (ko) | 1994-07-26 | 1994-07-26 | 개구부 매몰(filling)장치와 이를 이용한 반도체소자 제조방법 |
| JP7207635A JPH08181047A (ja) | 1994-07-26 | 1995-07-21 | 開口部埋没装置およびこれを利用した半導体素子 製造方法 |
| US08/506,654 US5824562A (en) | 1994-07-26 | 1995-07-25 | Manufacturing method for filling a trench or contact hole in a semiconductor device |
| US08/925,264 US5985034A (en) | 1994-07-26 | 1997-09-08 | Opening filling apparatus for manufacturing a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940018077A KR0135840B1 (ko) | 1994-07-26 | 1994-07-26 | 개구부 매몰(filling)장치와 이를 이용한 반도체소자 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960005796A KR960005796A (ko) | 1996-02-23 |
| KR0135840B1 true KR0135840B1 (ko) | 1998-04-29 |
Family
ID=19388825
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940018077A KR0135840B1 (ko) | 1994-07-26 | 1994-07-26 | 개구부 매몰(filling)장치와 이를 이용한 반도체소자 제조방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US5824562A (ko) |
| JP (1) | JPH08181047A (ko) |
| KR (1) | KR0135840B1 (ko) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08222564A (ja) * | 1995-02-15 | 1996-08-30 | Yamaha Corp | 半導体装置の製造方法および半導体製造装置 |
| US6162299A (en) * | 1998-07-10 | 2000-12-19 | Asm America, Inc. | Multi-position load lock chamber |
| TW434786B (en) * | 1999-03-04 | 2001-05-16 | Mosel Vitelic Inc | Method for fabricating a trench isolation |
| US6046097A (en) * | 1999-03-23 | 2000-04-04 | United Microelectronics Corp. | Deposition method with improved step coverage |
| US6174802B1 (en) * | 1999-06-28 | 2001-01-16 | Taiwan Semiconductor Manufacturing Company | Method for fabricating a self aligned contact which eliminates the key hole problem using a two step contact deposition |
| US6362098B1 (en) * | 2001-02-28 | 2002-03-26 | Motorola, Inc. | Plasma-enhanced chemical vapor deposition (CVD) method to fill a trench in a semiconductor substrate |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5093274A (en) * | 1990-02-02 | 1992-03-03 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method for manufacture thereof |
| EP0465152B1 (en) * | 1990-06-29 | 1996-03-20 | Canon Kabushiki Kaisha | Method for producing semiconductor device having alignment mark |
| US5175125A (en) * | 1991-04-03 | 1992-12-29 | Chartered Semiconductor Manufacturing Ltd. Pte | Method for making electrical contacts |
| JP3230836B2 (ja) * | 1992-04-09 | 2001-11-19 | 東京エレクトロン株式会社 | 熱処理装置 |
| US5444217A (en) * | 1993-01-21 | 1995-08-22 | Moore Epitaxial Inc. | Rapid thermal processing apparatus for processing semiconductor wafers |
-
1994
- 1994-07-26 KR KR1019940018077A patent/KR0135840B1/ko not_active IP Right Cessation
-
1995
- 1995-07-21 JP JP7207635A patent/JPH08181047A/ja active Pending
- 1995-07-25 US US08/506,654 patent/US5824562A/en not_active Expired - Fee Related
-
1997
- 1997-09-08 US US08/925,264 patent/US5985034A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5985034A (en) | 1999-11-16 |
| US5824562A (en) | 1998-10-20 |
| JPH08181047A (ja) | 1996-07-12 |
| KR960005796A (ko) | 1996-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5527561A (en) | Method for filing substrate recesses using elevated temperature and pressure | |
| JP3105643B2 (ja) | 半導体ウェハの処理方法 | |
| EP0212149B1 (en) | Planarization process for semiconductor structures | |
| US5932289A (en) | Method for filling substrate recesses using pressure and heat treatment | |
| US5422310A (en) | Method of forming interconnection in semiconductor device | |
| US5304515A (en) | Method for forming a dielectric thin film or its pattern of high accuracy on substrate | |
| KR100250919B1 (ko) | 금속접점 형성 방법 | |
| US6614119B1 (en) | Semiconductor device and method of fabricating the same | |
| EP0720212B1 (en) | Method of manufacturing semiconductor devices | |
| EP0895283A2 (en) | Method of forming multi-level coplanar metal/insulator films using dual damascene with sacreficial flowable oxide | |
| WO2006083769A2 (en) | N2-based plasma treatment for porous low-k dielectric films | |
| KR0135840B1 (ko) | 개구부 매몰(filling)장치와 이를 이용한 반도체소자 제조방법 | |
| US6130158A (en) | Filling connection hole with wiring material by using centrifugal force | |
| US6136729A (en) | Method for improving semiconductor dielectrics | |
| US6448183B1 (en) | Method of forming contact portion of semiconductor element | |
| WO1994013008A2 (en) | Forming a layer | |
| JPH0587133B2 (ko) | ||
| JPH08330424A (ja) | 半導体集積回路装置およびその製造方法ならびにそれに用いる製造装置 | |
| JPH053257A (ja) | 半導体装置の被膜形成方法 | |
| KR100187687B1 (ko) | 반도체 소자의 금속층 형성방법 | |
| KR0172722B1 (ko) | 금속배선간 절연막 형성방법 | |
| KR100204009B1 (ko) | 반도체소자 제조방법 | |
| KR19980017453A (ko) | 금속배선층의 형성방법 | |
| JPH05144765A (ja) | 半導体装置の製造方法 | |
| KR19980054455A (ko) | 반도체 소자의 금속 배선 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080102 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |