KR0135495B1 - 펄스폭 변조 인버터의 전류 검출 방법 - Google Patents

Abstract

PWM 인버터의 출력의 전류 검출 방법은 PWM 인버터의 2개의 제로 벡터의 타이밍에서 전류를 샘플링하는 단계, 잡음에 의해 영향을 받는 최종 샘플값으로 검출된 전류 샘플값으로서 선택하는 단계, 및 2개의 벡터들 간의 시차가 큰 경우, 2개의 샘플값들의 평균값을 선택하는 단계를 포함한다.

Description

펄스폭 변조 인버터의 전류 검출 방법

제1도는 본 발명의 양호한 실시예에 따른 전류 검출 방법의 동작을 도시한 블럭도.

제2도는 본 발명의 양호한 실시예에 따른 동작 타이밍도.

제3도는 본 발명의 양호한 실시예에 따른 동작 타이밍을 도시한 설명도.

제4도는 전류 검출에 이용되는 PWM 인버터의 블럭도.

제5도는 전압 패턴 및 전류를 나타내는 동일 주기의 전류 샘플링의 파형도.

*도면의 주요 부분에 대한 부호의 설명*

1 : 벡터 제어부

2 : ACR부

3 : PWM 패턴 발생기

4 : 주 회로

5 : 유도 모터

6 : 속도 검출기

7 : 가산기

8 : 전류 검출 홀 소자

9 : 샘플/보유 회로

10 : A/D 변환기

11 : CPU

12 : 샘플/보유 신호 발생 회로

본 발명은 펄스폭 변조에 이용되는 전류 검출 방법에 관한 것으로, 특히 높은 반송 주파수가 이용되는 경우 펄스폭 변조(Pulse Width Modulation : PWM) 인버터를 이용하는 디지탈 전류 제어 응용의 전류 제어 방법에 관한 것이다.

변속(variable speed) 모터 구동 장치, 비-중단 전원 장치 등과 같은 장치에 있어서, PWM 인버터는 파형 인식을 개선하는데 종종 이용되었다. 더욱이, 절연 게이트 바이폴라 트랜지스터(Insulated-Gate Bipolar Transistor : IGBT), FET-MOS, 고속 전환 단자 등이 PWM 인버터의 주 회로로 이용되는 경우, 이 회로의 신뢰성을 더욱 높일 수 있다.

PWM 인버터에 있어서, 전압 제어 및 벡터 제어가 수동으로 이루어진다. 예를 들어, 제4도를 참조하면, 전류 제어용 PWM 인버터의 블럭도가 도시되어 있다. 알 수 있는 바와 같이, 벡터 제어부(1)는 제어 주파수(ws) 뿐만 아니라 속도 전류 디멘드, 토크 전류 디멘드를 요구하며, 자기 유도 전류 디멘드(i1d) 및 수직 토크 디멘드(i1q)를 ACR부(2)에 출력시킨다. ACR(디지탈 전류 제어)부(2)는 자기 유도 전류 디멘드(i1d) 및 토크 전류 디멘드(i1q)와, 검출된 전류 변동을 수신하고, 비례 적분(PI) 전류 제어를 행한다. 그 다음, ACR은 전압 디멘드(V_U, V_V, V_W) (및 자표 신호)의 형태로 PWM(펄스폭 변조) 패턴 발생기(3)에 2상 입력을 3상 출력으로 변환시킨다. PWM 패넌 발생기에서, 각 위상에 대한 전압 디멘드, 패턴 발생기(3)으로 부터의 반송 주파수 및 패턴 데이터로부터, 각 위상에 대한 PWM 패턴이 발생되고, 출력 전압 및 위상을 결정하여 유도 모터(5)로 공급하는 주 회로(4)에 출력된다.

유도 모터(5)에 관련되 속도 검출기(6)는 각속도 신호(wr)를 가산기(7)에 출력한다. 각속도 신호(wr) 및 제어 주파수(ws)에 기초하여, 가산기(7)는 전원 각속도 신호(wo)를 ACR부(2)에 출력한다. 또한, 전류 검출 홀(hall) 소자(8) 등은 주 회로(4)와 유도 모터(5) 사이에 배치되어 샘플/보유 회로(9)를 통해 각각의 위상에 대해 검출된 전류값의 샘플을 제공한다.

샘플/보유 회로(9)에 의해 샘플화된 각각의 위상에 대한 전류값은 아날로그/디지탈(Analog/Digital : A/D) 변환기(10)에서 디지탈 값으로 변환되어, 이 디지탈 값은 3상 입력 좌표가 디지탈 전류 제어를 행하기 위해 2상 좌표로 변환되는 ACR부(2)에 공급된다.

그러나, 이러한 장치에 따르면, PWM 전류가 샘플/보유 회로의 샘플링 타이밍에서 리플(ripple) 성분에 의해 영향을 받을 경우, 인버터의 진(true) 전류 출력은 확실하게 검출될 수 없는데, 그 이유는 샘플링 타이밍에 존재하는 리플 잡음이 후속 샘플링에 걸쳐 부가되기 때문이다.

이러한 문제점(결점)을 극복하기 위해, 본 발명의 출원인은 전류 샘플링 타이밍이 PWM 패턴의 출력과 일치할 경우, 샘플링 타이킹의 적절한 제어가 실행되어, 하나의 PWM 싸이클 주기의 평균값 및 한 번의 샘플링 동작시의 등가 검출 전류값을 검출할 수 있음을 이미 제안한 바(즉, 일본 특허 출원 제1 공보 제3-215182호)있다.

상술한 전류 검출 방법에 있어서, PWM의 리플 성분의 변동 세력이 제거될 수 있고, 전류를 확실하게 검출할 수 있으며, 저역 통과 필터 등을 사용할 필요가 없기 때문에, 검출시의 응답 시간이 상당히 단출될 수 있다.

하지만, 이러한 종래의 전류 검출 방법에 있어서, 인버터의 주 회로는 PWM 파형 발생부가 비교적 높은 반송 주파수를 이용하는 경우, IGBT 전환 소자의 규모가 상당히 커야 하는 (즉, 1∼3 μsec의 폭을 갖는) IGBT 고속 전환 소자를 이용한다. 부가적으로, 높은 반송 주파수를 제5도에 관련하여 후술한 바와 같이, 샘프링 지점에서 전압이 전환되기 때문에 리플 잡음이 축적되게 하는 높은 전환 주파수를 수반한다.

도면을 참조하면, 전형적인 3상 전압 패턴 및 U상 전류 파형이 도시되어 있다. 각각의 PWM 샘플링 주기(Tc)에 있어서, 동일 파형이 반복적으로 샘플화된다. 따라서, 각각의 샘플링 주기에 있어서, 대칭 전압 파형이 나타나고, 반송 주파수의 1 싸이클은 PWM 파형의 최소 단위의 1/2로 제한된다.

여기에서, 전류 파형 내부에서, PWM 싸이클 주기(Tc)는 전류 파형의 U상 성분(Iu)에 대응하고, PWM 파형의 최소 단위 또는 전류 리플(△I)의 1/2을 나타내는(화살표로 표시된) 중단 지점에서, 샘플링은 전류 리플의 평균값을 제공함으로써 달성될 수 있다.

상술한 동일 주기의 전류 샘플링에 있어서, 검출 신호는 전류의 각 위상, 즉, 파형(I_U, I_V및 I_W)에 대해 발생되는데, 제5도에서는 파형(Iu)만을 도시하고 있다. 각 위상에 대한 전압 전환 타이밍은 부가된 전류 리플 잡음이 축적되게 한다. 화살표로 표시된 전류 샘플링 지점이 기본 PWM 싸이클 주기(Tc)와 상이한 경우, 높은 반송 주파수에서 검출 주기시 리플 잡음이 나타나지 않는다 하더라도, 샘플링 지점 및 잡음 발생 지점은 부적절하게 서로 가까와진다. 따라서, 지연 기간이 수 μsec에서 수집 μsec인 IGBT 전환의 지연이 발생되는데, 그 이유는 샘플링 지점의 진폭이 IGBT의 고유 전환 속도에 가깝기 때문이다. 이러한 경향을 PWM 전압 디멘드가 높아질 때, 즉, 전압 제어 인자가 1에 근사할 때 두드러진다. 따라서, 전류 검출시 동작에 따른 응답 시간을 지연시키지 않고 잡음 필터를 제고아하는 것이 요구되고 있다.

따라서, 본 발명의 목적은 종래의 결점을 극복하기 위한 것이다.

본 발명의 다른 목적은 전류 검출시 동작에 따른 응답 시간의 지연없이 잡음 필터를 제공할 수 있는 PWM 전류 검출 방법을 제공하는 것이다.

상기 목적 및 그 밖의 다른 목적을 달성하기 위해, PWM 인버터 출력의 동일 주기 전류 샘플링이 이용되는 전류 검출 방법은 2개의 제로(0) 벡터 타이밍에 따라 PWM 인버터의 출력 전류를 샘플링하는 단게; 샘플링 단계에서 획득된 2개의 샘플값들 사이의 시차(time difference) 및 PWM 인버터 출력의 전압 전환 타이밍을 결정하는 단계ㅣ 및 전류 검출값으로서 잡음의 최소 영향을 나타내는 샘플값들 중 하나를 선택하는 단계를 포함한다.

이하, 첨부 도면을 참조하여 본 발명의 실시예에 관하여 보다 상세하게 설명하고자 한다.

도면 특히, 제1도를 참조하면, 본 발명에 따른 전류 검출 방법은 제4도에 도시된 벡터 제어부(1) 및 전류 제어부(2)의 기능들을 디지탈적으로 실행하기 위한 CPU(11)(즉, 컴퓨터)를 이용한다. CPU(11)는 PWM 패턴 데이터가 저장되어 있는 PWM 패턴 발생기(3)에 접속되고, 그 속도 제어 접속부는 도면에서 도시되어 있지 않다.

샘플/보유 신호 발생 회로(12)의 타이밍은 CPU(11)에 의해 설정된다. 이러한 타이밍 뿐만 아니라 PWM 패턴 발생기(3)의 PWM 타이밍은 샘플/보유 신호 발생 회로로부터 샘플/보유 회로(9)로 전송되는 샘플/보유 신호 및 CPU(11)에 대한 인터럽트 신호에 의해 결정된다.

샘플/보유 신호 발생 회로의 샘플/보유 타이밍은 PWM 전압 펄스의 각 위상에 대한 2개의 제로 벡터(V₀, V₇)에 따라 변한다. 두 제로 벡트(V₀및 V₇)의 타이밍은 CPU(11)에 의해 출력된 타이밍 설정 신호 내에 포함된다. 샘플링 주기가 완료될 경우, 인터럽트 신호 타이밍은 CPU(11)에 의해 획득되고, 제로 벡터(V₀및 V₇)에 대한 A/D 변동 및 샘플 데이터는 각 싸이클마다 CPU(11)에 입력된다.

제2도를 참조하면, 본 발명의 양호한 실시예에 따른 샘플/보유 타이밍도는 CPU(11)의 내부 연산 및 입력 인터럽트 신호에 따라 출력된 U상 전압 및 U상 전류를 도시하고 있는데, 이와 유사한 처리가 V상 및 W상 성분에 대해서도 달성된다.

PWM 파형의 싸이클 주기의 1/2은 전류 제어의 최소 시간 단위이다. PWM 파형의 싸이클 주기는 전류 제어 동작 싸이클 주기(ACR 싸이클 주기)의 절단(1/2)과 동일하다. 이러한 최소 단위는 N회 (예를 들면, 도면에서 N=4) 반복된다. 전류 샘플링은 제로 벡터 (V₀및 V₇)에 대한 벡터 타이밍에 기초하여 달성한다.

(1) 제1 전류 샘플링[샘플/보유 회로(9)에 의한 제1 보유 작동]시에, 즉 시간(ta)에서, 인터럽트 신호가 CPU(11)에 입력된다. 이때, 전류 샘플링은 A/D 변환기(10)로부터의 제1 인터럽트 변소(I_A)에 따라 설정된다. 그 후, 다음 인터럽트 타이밍 및 전류 샘프링 타이밍은 샐플/보유 신호 발생 회로(12)에서 [PWM 싸이클 주기 (Tc)의 1/2과 동일한] 시간(tb)으로 설정된다.

(2) 시간(tb)이 제2 전류 샘플링을 실행하기 위한 제1 샘플링시에 설정되고, 제2 전류 샘프링은 제2 인터럽트 변수(I_B)에 의해 영향을 받는다.

(3) 제2 샘플링의 완료 후에, CPU(11)는 PWM 패턴 발생기(3)로부터의 PWM 패턴 및 전류 샘플링 지점(ta 및 tb) 사이의 시차를 통해 시간(T_A및 T_B)에서의 펄스 목과, 전환 소자의 전환 타이밍을 설정한다. 시간(T_A및 T_B)로부터, 각 전류 샘플값을 위해 채택된 변수(I_A및 I_B)가 결정된다.

시간(T_B)이 결정되고, 장기간 동안 리플 잡음의 간섭이 없었다는 것이 결정되면, 변수(I_B)는 전류 샘플링값 용으로 채택되는 한편, 단기간 동안 리플 잡음의 영향이 있었다는 것이 결정되면, 변수(I_A)는 전류 샘플링값으로서 채택된다. 가본적으로, 제2 샘플링의 샘플링값은 양호하게 채택된다.

그러나, 제1 샘플링의 제1 인터럽트 변수(I_A)가 채택될 경우, I_A의 샘플링 타이밍이 I_B의 샘플링 타이밍보다 진행하기 때문에, T_A+ T_B의 샘플링 타이밍은 존재하게 된다. 이에 기초하여, 제3도에 도시된 바와 같이 시간 보간(Time Interpolation)이 달성된다.

제3도를 참조하면, 이전의 샘플링 싸이클(n-1)의 경우, 전류 샘플링값(변수 I_B)전류 제어용으로 채택되고, 전류 검출 시간(tb')에서 전류값(I_B)의 현재 싸이클의 검출은 샘플링 레벨(In)로서 채택된다. 반대로, 이전의 샘플링 싸이클(n-1)의 경우, 전류 샘플링값(변수 I_A)는 전류 제어용으로 채택되고, 전류 검출 시간(ta')에서 전류값(I_A)의 현재 싸이클의 검출은 샘플링 레벨(In)로서 채택된다.

여기에서, 시간(ta')에서 이전에 선택된 데이터[I(n-1)] 및 현재 데이터(I_A)에 대한 보정으로 다음과 같이 표현될 수 있다.

In = (N/N-1) × [I_A-I(n-1)] + I(n-1)

이에 따르면, 시간(tb)에서 계속 존재하는 샘플값(In)개략적으로 획득될 수 있다.

(4) 제2도를 참조하면, 변수(I_A및 I_B)사이의 보간으로 전류 제어(ACR) 동작 타이밍과 PWM 전압 디멘드 동작 타이밍 사이의 전류 디멘드의 검출된 전류값(In)를 획득한다.

(5) PWM 전압 디멘드로부터, 등가 PWM 패턴은 PWM 패턴 발생기(3)의 메모리 레지스터 내에 기입되도록 다음 싸이클용으로 연산될 수 있다. 또한, 다음 싸이클의 전류 샘플링 및 인터럽트 시간도 결정될 수 있다.

따라서, 본 발명에 따른 전류 제어를 위해 반복되는 상술한 처리 단계(1)-(5)에 따르면, 샘플링은 2개의 벡터 타이밍(V₀및 V₇)에 따라 선택가능하게 제어될 수 있으므로, 전류 샘플링 에러의 영향을 최소화되고, 전류 검출 신호의 리플 성분은 제거되어, 진 전류를 확실하게 검출할 수 있게 된다.

또한, PWM 인버터의 전압 출력이 낮은 경우, 전압 제어 디멘드가 제로에 가까와지도록 전환 및 샘플링 간의 충분한 시차가 존재한다. 또한, 동작에 있어서 전류 디멘드의 변동은 낮은 상태로 유지되는데, 그 이유는 2개의 제로 벡터 샘플링 지점으로부터의 전류 샘플링 데이터가 리플 잡음의 영향을 방지하기 때문이다. 두 샘플값들간의 평균값은 전류 검출의 정확도를 증가시킬 수 있다.

이러한 회로에 따르면, 동일한 주기 샘플링 검출 에러 뿐만 아니라 A/D 변이 에러와 같은 잡음을 감소시켜, 고속 응답 시간을 보존할 수 있게 된다.

본 발명은 보다 쉽게 이해하기 위해 양호한 실시예에 관하여 설명하였으나, 본 발명은 본 발명의 원리 및 첨부된 특허 청구의 범위 내에서 여러가지 방식으로 실시될 수 있다. 그러므로, 본 발명은 첨부된 특허 청구의 범위에 기재된 본 발명의 원리를 벗어나지 않고 실시할 수 있는 실시예에 모든 가능한 변형을 포함하고 있다.

Claims (2)

1. 유도 모터(4)에 대한 PWM 인버터(3)의 각 위사으이 출력 전류값을 검출하기 위한 전류 검출 방법에 있어서,

   (a) 2개의 제로 벡터(V₇, V₀)가 상기 PWM 인버터(3)로부터 출력되는 타이밍(ta, tb)에 따라 출력된 상기 PWM 인버터(3)의 각 위상의 전류(I_U, I_V및 I_W)의 두 값(I_A, I_B)을 샘플링 및 보유(holding)하는 단계,

   (b) 상기 샘플링 단계 (a)에서 두 샘플 값(I_A, I_B)의 제1 샘플값(I_A)이 타이밍 (ta, tb) 중 한 타이밍(ta)에서 획득되는 타이밍과, 두 제로 벡터(V₇, V₀) 중 제1 벡터(V₇)출력될 때 상기 PWM 인버터 출력(3)의 대응 위상의 출력 전압이 제로로 전환되는 타이밍 간의 제1 시간 펄스폭(T_A)을 결정하는 단계,

   (c) 상기 PWM 인버터 출력(3)의 대응 위상의 출력 전압이 제로로 전환되는 타이밍과, 상기 두 제로 벡터(V₇, V₀)의 제2 벡터(V₀)가 출력될 때 상기 샘플링 단계(a)에서 상기 두 샘플값(I_A, I_B) 중 제2 샘플값(I_B)이 상기 타이밍(ta, tb) 중 다른 타이밍(tb)에서 획득되는 타이밍 간의 제2 시간 펄스폭(T_B)을 결정하는 단계, 및 (d) 상기 제1 및 제2 시간 펄스폭(T_A, T_B)에 따라 출력되는 PWM 인버터(3)의 대응 위상의 전류 검출값으로서 상기 샘플값(I_A, I_B) 중 하나 또는 상기 두 샘플값(I_A, I_B)의 평균값을 선택하는 단계를 포함하는 것을 특징으로 하는 전류 검출 방법.
2. 제1항에 있어서, 상기 제2 샘플값(I_B)은 출력 전압이 전환되는 타이밍에서 발생되는 리플 잡음에 의해 상기 제2 샘플값(I_B)이 영향을 받지 않을 만큼 상기 제2 시간 펄스폭(T_B)이 길 경우에 선택되고, 상기 제1 샘플값(I_B)은 상기와 같은 리플 잡음에 의해 영향을 받을 만큼 상기 제2 시간 펄스폭(T_B)이 짧을 경우에 선택되는 것을 특징으로 하는 전류 검출 방법.