KR0131594Y1 - 입력신호 절환회로 - Google Patents

입력신호 절환회로 Download PDF

Info

Publication number
KR0131594Y1
KR0131594Y1 KR2019940008186U KR19940008186U KR0131594Y1 KR 0131594 Y1 KR0131594 Y1 KR 0131594Y1 KR 2019940008186 U KR2019940008186 U KR 2019940008186U KR 19940008186 U KR19940008186 U KR 19940008186U KR 0131594 Y1 KR0131594 Y1 KR 0131594Y1
Authority
KR
South Korea
Prior art keywords
input signal
input
signal
switching
buffer
Prior art date
Application number
KR2019940008186U
Other languages
English (en)
Other versions
KR950031610U (ko
Inventor
최진호
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR2019940008186U priority Critical patent/KR0131594Y1/ko
Publication of KR950031610U publication Critical patent/KR950031610U/ko
Application granted granted Critical
Publication of KR0131594Y1 publication Critical patent/KR0131594Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used

Landscapes

  • Electronic Switches (AREA)
  • Amplifiers (AREA)

Abstract

본 고안에 따른 입력신호 절환회로는 소정의 선택제어전압에 따라 복수개의 입력신호를 절환하고, 절환된 신호를 전류구동력이 크고 전압이득이 1인 버퍼에 입력하므로써 로딩효과에 의해 절환신호에 발생하는 에러를 감소시킬 수 있는 효과가 있다.

Description

입력신호 절환회로
제1도는 본 고안에 따른 입력신호 절환회로를 나타낸 블록도이다.
제2도는 제1도에 도시된 입력신호 절환회로의 일실시예이다.
* 도면의 주요부분에 대한 부호의 설명
10 : 입력신호 절환부 20 : 절환제거부
30 : 버퍼
본 고안은 입력신호 절환회로에 관한 것으로, 특히 복수개의 입력신호원 중에서 원하는 신호를 절환하여 출력할 때 절환된 신호를 입력으로 하는 회로가 높은 전류량을 필요로 하거나 임피던스에 따른 로딩효과 등으로 인하여 절환된 신호의 레벨이 변동하는 것을 방지하기 위한 입력신호 절환회로에 관한 것이다.
일반적으로 입력신호 절환회로는 가전기기 또는 산업용 기기에 있어서 복수개의 입력신호원 중에서 원하는 신호를 절환하여 출력하기 위한 회로로서, 종래에는 절환된 신호를 입력으로 하는 회로가 요구하는 전류량이 크거나, 입력신호 절환회로의 부하저항과 절환된 신호를 입력으로 하는 회로의 입력저항의 임피던스 비매칭(Mismatching)에 의한 로딩효과(Loading Effect) 등으로 인하여 절환된 신호에 왜곡이 발생하거나 레벨이 변동하여 후단에 에러를 유발시키는 문제점이 있었다.
따라서 본 고안의 목적은 상술한 문제점을 해결하기 위하여 입력되는 복수개의 신호중에서 원하는 신호만을 절환하여 후단으로 출력할 때 절환된 신호에 발생하는 에러를 최소화하기 위한 입력신호 절환회로를 제공하는데 있다.
상기 목적을 달성하기 위하여 본 고안에 의한 입력신호 절환회로는
N개의 입력신호를 각기 N개의 증폭기의 한 입력단자에 인가하고, 하기 버퍼에서 피드백되는 신호를 상기 N개의 증폭기의 다른 입력단자에 인가하고, 절환제어신호에 따라서 상기 N개의 증폭기 중의 하나의 증폭기만을 동작시켜 출력시키기 위한 입력신호 절환부(10);
소정의 절환제어전압으로부터 상기 입력신호 절환부(10)에서의 절환을 제어하기 위한 절환제어신호를 발생시키기 위한 절환제어부(20); 및
상기 입력신호 절환부(10)에서 절환되어 출력되는 신호를 버퍼링하여 후단으로 출력하는 동시에 상기 입력신호 절환부(10)로 피드백시키기 위한 버퍼(30)를 포함하는 것을 특징으로 한다.
이하 첨부된 제1도와 제2도를 참조하여 본 고안에 대하여 상세히 설명하기로 한다.
제1도는 본 고안에 따른 입력신호 절환회로를 나타낸 블록도이다.
제1도에 도시된 블록도의 구성은, 절환제어신호에 따라서 N개의 입력신호 중 하나를 절환하여 출력하기 위한 입력신호 절환부(10)와, 소정의 절환제어전압으로부터 입력신호 절환부(10)에서의 절환을 제어하기 위한 절환제어신호를 발생시키기 위한 절환제어부(20)와, 입력신호 절환부(10)에서 절환되어 출력되는 신호를 버퍼링하여 후단으로 출력하는 동시에 입력신호 절환부(10)로 피드백시키기 위한 버퍼(30)로 이루어진다.
제2도는 제1도에 도시된 입력신호 절환회로의 일실시예이다.
제2도에 도시된 회로도의 구성은, 2개의 입력신호를 각 비반전 입력단자에 인가하고, 버퍼(30)의 출력신호를 각 반전입력에 인가하는 2개의 증폭기(AMP1, 2)로 구성되는 입력신호 절환부(10)와, 베이스 단자에는 선택제어전압의 양극단자를 접속하고, 에미터단자에는 전류원을 접속하고, 콜렉터단자에는 증폭기(AMP1)의 바이어스전류 인가단자를 접속하는 트랜지스터(Q1)와, 베이스단자에는 선택제어전압의 음극단자를 접속하고, 에미터단자에는 전류원을 접속하고, 콜렉터단자에는 증폭기(AMP2)의 바이어스전류인가단자를 접속하는 트랜지스터(Q2)로 구성되는 절환제어부(20)와, 입력신호 절환부(10)의 출력을 1의 전압이득으로 증폭하여 후단으로 출력하는 동시에 증폭기(AMP1, 2)의 반전입력단자(-)로 인가하는 버퍼(30)로 이루어진다.
이하 상술한 구성에 의거하여 본 고안의 바람직한 일실시예의 동작에 대하여 설명하기로 한다.
우선 본 실시예에서는 입력신호가 V1, V2두가지인 경우를 예로 든 것이다.
입력신호 절환부(10)에서는 절환하고자 하는 입력신호 V1, V2를 각각 제1,2증폭기(AMP1, AMP2)의 비반전입력단자(+)에 인가한다. 이때 제1,2증폭기(AMP1, AMP2)는 바이어스전류인가단자에 인가하는 바이어스 전류에 의해 동작이 제어되어 입력신호 V1, V2중 하나를 절환하여 버퍼(30)로 출력한다.
절환제어부(20)에서는 두 입력신호 V1, V2중 원하는 신호를 선택하기 위한 선택제어전압(VSEL)의 양극전압과 음극전압을 트랜지스터(Q1, Q2)의 각 베이스단자에 인가한다.
이때 VSEL》VT(VT≒26㎷) 이면 트랜지스터(Q1)는 턴오프상태, 트랜지스터(Q2)는 턴온상태가 되고 I1=0, I2=IEE가 된다. 즉, 제2증폭기(AMP2)에만 바이어스전류(IEE)가 흐르게 되어 제2증폭기(AMP2)는 액티브상태가 되고, 제1증폭기(AMP1)는 오프상태가 된다. 즉, 입력신호 절환부(10)에서는 입력신호 V2를 제2증폭기(AMP2)에 의해 소정의 증폭율(A)로 증폭하고, 증폭된 전압(VA)을 출력한다.
한편, VSEL《VT(VT≒26㎷) 이면 트랜지스터(Q1)는 턴온상태, 트랜지스터(Q2)는 턴오프상태가 되고 I1=IEE, I2=0 가 된다. 즉, 제1증폭기(AMP1)에만 바이어스전류(IEE)가 흐르게 되어 제1증폭기(AMP1)는 액티브상태가 되고, 제2증폭기(AMP2)는 오프상태가 된다. 즉, 입력신호 절환부(10)에서는 입력신호 V1를 제1증폭기(AMP1)에 의해 소정의 증폭율(A)로 증폭하고, 증폭된 전압(VA)을 출력한다.
버퍼(30)는 입력신호 절환부(10)에서 절환된 출력신호(VA)를 버퍼링하고, 버퍼링된 신호(VO)를 후단과 제1,2증폭기(AMP1, 2)의 각 반전입력단자(-) 로 피드백시킨다. 즉, 전압이득이 1이고 전류구동능력이 큰 버퍼(30)를 최종 드라이브로 사용하므로써 버퍼(30)가 출력측 부하의 전류원으로서 동작하여 출력단에 연결된 부하에 의한 출력 임피던스의 영향이 적어지므로 로딩효과에 따른 출력신호의 에러를 줄일 수 있게 된다.
지금까지의 신호 흐름을 수식으로 나타내면 다음과 같다.
먼저 VSEL》VT(VT≒26㎷) 인 경우,
이고, 증폭율 A가 매우 크다고 가정할 때
이 된다.
한편 VSEL《VT(VT≒26㎷)인 경우 VO≒V1이 됨을 쉽게 알 수 있다.
상술한 바와 같이 본 고안에 따른 입력신호 절환회로는 소정의 선택제어전압에 따라 복수개의 입력신호를 절환하고, 절환된 신호를 전류구동력이 크고 전압이득이 1인 버퍼에 입력하므로써 로딩효과에 의해 절환신호에 발생하는 에러를 감소시킬 수 있는 효과가 있다.
상기 일실시예에서는 두개의 입력신호중에서 하나의 신호를 절환하는 예에 대하여 설명하였는데 복수개의 입력신호에 대해서도 상기 두개의 입력신호에 대한 회로의 조합으로 상술한 바와 같은 작용효과를 갖는다.

Claims (1)

  1. N개의 입력신호를 각기 N개의 증폭기의 한 입력단자에 인가하고, 하기 버퍼에서 피드백되는 신호를 상기 N개의 증폭기의 다른 입력단자에 인가하고, 절환제어신호에 따라서 상기 N개의 증폭기 중의 하나의 증폭기만을 동작시켜 출력시키기 위한 입력신호 절환부(10); 소정의 절환제어전압으로부터 상기 입력신호 절환부(10)에서의 절환을 제어하기 위한 절환제어신호를 발생시키기 위한 절환제어부(20); 및 상기 입력신호 절환부(10)에서 절환되어 출력되는 신호를 버퍼링하여 후단으로 출력하는 동시에 상기 입력신호 절환부(10)로 피드백시키기 위한 버퍼(30)를 포함하는 것을 특징으로 하는 입력신호 절환.
KR2019940008186U 1994-04-19 1994-04-19 입력신호 절환회로 KR0131594Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019940008186U KR0131594Y1 (ko) 1994-04-19 1994-04-19 입력신호 절환회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019940008186U KR0131594Y1 (ko) 1994-04-19 1994-04-19 입력신호 절환회로

Publications (2)

Publication Number Publication Date
KR950031610U KR950031610U (ko) 1995-11-22
KR0131594Y1 true KR0131594Y1 (ko) 1999-03-20

Family

ID=19381294

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019940008186U KR0131594Y1 (ko) 1994-04-19 1994-04-19 입력신호 절환회로

Country Status (1)

Country Link
KR (1) KR0131594Y1 (ko)

Also Published As

Publication number Publication date
KR950031610U (ko) 1995-11-22

Similar Documents

Publication Publication Date Title
JP2713167B2 (ja) 比較器
US4498057A (en) Power amplifier with power supply switching
KR910021020A (ko) 프로그래머블 지연회로
US4367419A (en) Analog switch
JPH04286408A (ja) 増幅回路
KR0131594Y1 (ko) 입력신호 절환회로
US4864155A (en) Circuitry for suppressing audible noise
US5128564A (en) Input bias current compensation for a comparator
KR960020602A (ko) 이퀄라이저 및 그것을 사용하는 오디오장치
KR100232242B1 (ko) 스위칭 브릿지 증폭기
US4520323A (en) Emitter follower type SEPP circuit
EP3910791A1 (en) Class-d amplifier with high dynamic range
KR0149636B1 (ko) 증폭기회로
JP2008016927A (ja) 増幅回路
EP1157389B1 (en) Double input buffer for track-and-hold amplifier
US4631490A (en) Audio output amplifying device
US5166983A (en) Mute circuit for audio amplifiers
US6766152B2 (en) Signal treating circuit with a class A/B output stage connectable to a source of multiple supply voltages
JPH071864Y2 (ja) レベル判別回路
JPS60217709A (ja) 演算増幅回路
KR920009106B1 (ko) 다입력 증폭기용 팝노이즈 제거회로
JPH10232266A (ja) 半導体試験装置
KR100211751B1 (ko) 출력 직류 전압 변동 방지를 위한 뮤팅 회로
JP3115612B2 (ja) 増幅回路
KR940002028Y1 (ko) 오디오기기의 출력 안정화 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20050830

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee